FR2988934A1 - Dispositif de communication et procede de programmation ou de correction d'erreur d'un ou plusieurs participants du dispositif de communication - Google Patents

Abstract

Dispositif de communication en forme d'anneau ayant au moins deux participants (201, 202) reliés en série un participant (201) étant le maître et les autres participants (202) les esclaves. Le maître transmet un paquet de données vers un ou plusieurs esclaves, et chaque esclave dispose d'un registre à décalage (21). Un participant (201) comporte un composant à circuit logique programmable, et un participant (201) comporte un moyen de mémoire . Le composant à circuit logique programmable permet de configurer par la lecture de données du moyen de mémoire.

Description

Domaine de l'invention La présente invention se rapporte à un dispositif de communication en forme d'anneau et à un procédé de programmation de correction d'erreur d'un ou plusieurs participants d'un dispositif de communication. Etat de la technique Des interfaces séries sont utilisées dans de nombreux ré- seaux à la place des interfaces parallèles. La raison est celle de la réduction du coût de construction et de liaison par exemple du nombre de branches, la simplification de la conception du système et un travail de mise à l'échelle de la largeur de bandes pour les données de transmission grâce à l'utilisation en parallèle de plusieurs interfaces série. Cette tendance apparaît notamment dans le domaine de l'électronique de loisir pour un grand nombre d'interfaces série stan- dards. Celles-ci sont, en général, utilisées pour communiquer avec des périphériques, par exemple des disques durs ou des moyens d'affichage. Indépendamment du nombre réduit de broches, de telles interfaces utilisent toutefois des protocoles complexes nécessitant des moyens d'implémentation importants. Pour la transmission des données entre les composants logiques, par exemple sur la carte mère d'un PC ou dans une tablette numérique, les interfaces actuelles regroupent plusieurs flux de données de série par exemple « PCI-Express » ou « Quickpath » et permettent le cadrage de la largeur de bandes par la conception du système.

Dans le domaine de la technique automobile, on utilise la transmission de données entre des composants logiques en forme de circuit intégrée (circuit IC) dans les appareils de commande à interface série (SPI, interface périphérie série). Ce standard décrit une transmission bidirectionnelle synchro des séries de données entre un composant fonctionnant comme maître et différents composants fonctionnant comme esclaves. Une interface comporte alors au moins trois lignes entre le maître et un esclave ; en général, il s'agit de deux lignes de transmission de données et d'une ligne de transmission d'horloge. Dans le cas de plusieurs esclaves, chacun des composants nécessite une ligne de sélection supplémentaire pour le maître. L'interface SPI permet de convertir une topologie en marguerite ou en bus. Dans quelques cas, l'interface SPI ne convient pas pour la transmission de signaux de commande, critiques dans le temps, pour respecter les exigences de fonctionnement en temps réel des applica- tions habituelles dans le domaine de la sécurité, par exemple les systèmes ESP. Souvent avec une interface SPI, on ne peut échanger des informations de diagnostics ou d'état. Les signaux de commande critique dans le temps sont transmis, en général, en utilisant des unités d'horloge et/ou des interfaces propriétaires avec des moyens importants en composants pour les actionneurs et/ou les circuits d'exploitation des capteurs. Dans l'application des interfaces SPI sous la forme d'une topologie de bus à débit de données élevé, on a de plus en plus une mauvaise intégrité des signaux et une forte influence parasite à cause des mauvaises caractéristiques de protection contre les ondes électromagnétiques (protection EMV). En outre, seul le signal d'émission est transmis en synchronisme avec le signal d'horloge alors que la transmission synchrone en phase du signal de réception devient de plus en plus difficile du fait des temps de retard internes dans l'esclave pour les débits de données élevés et les erreurs générées dans la transmission des données. Dans les applications des interfaces SPI dans une topolo- gie de marguerite, c'est-à-dire une topologie en anneau, on a des temps de latence très importants et c'est pourquoi cette solution ne peut être utilisée actuellement de manière efficace dans les appareils de commande des véhicules automobiles. Le document DE 10 2010 041427 décrit un dispositif de communication qui a des avantages significatifs vis-à-vis des dispositifs connus. Ce dispositif de communication est sous la forme d'un anneau (de préférence une topologie de marguerite) et il comporte au moins deux participants reliés en série (de préférence par une liaison point par point). L'un des participants est un maître et le ou les autres sont des esclaves. Chaque esclave a un registre à décalage de préférence un re- gistre à décalage 1 bit ce qui permet de transmettre les données par le dispositif de communication, c'est-à-dire par l'anneau d'un participant à l'autre avec un retard minimum égal à 1 bit. Depuis des décennies, on utilise des composants logiques programmables (par exemple des composants FPGA) pour la construc- tion de prototypes jusqu'à des produits en série moyenne. Pour cela, la logique programmables est mise en forme fonctionnelle par la configuration, c'est-à-dire la modification du contenu d'éléments de mémoire commandant la fonction du circuit. Les données pour la configuration sont extraites de composants de mémoire (par exemple, des mémoires Flash) et sont fournies au composant FPGA. Cette opération commande directement le composant FPGA (mode maître) ou est initiée et effectuée par un contrôleur externe (mode esclaves) (par exemple un micro contrôleur ou autre composant programmable). Selon l'état de la technique, on extrait les données de configuration (flux de bits) par une interface série (interface série SPI) ou par transmission de données en parallèle à partir de la mémoire. Dans le cas d'un contrôleur externe, on inscrit ensuite les données par une interface spécifique au fabricant dans le composant FPGA. Pour cela, il faut, au moins, une ligne d'horloge, une ligne de données et une ligne de confirmation (accusé réception ou si- gnal prêt). Si d'autres composants interviennent dans ce chemin de transmission (par exemple, une seconde mémoire ou plusieurs composants FPGA), il faut multiplier les lignes. Selon le document US 7,265,578 Bl, on connaît par exemple, un procédé pour une programmation dans système par SPI et JTAG. Le document US 7,554,357 B2 décrit une configuration efficace de composants logiques programmable dans une disposition en marguerite. Exposé et avantages de l'invention La présente invention a pour but de remédier aux incon- vénients des solutions connues et a ainsi pour objet un dispositif de communication en forme d'anneau ayant au moins deux participants du type défini ci-dessus caractérisé en ce que le composant à circuit logique programmable comporte une logique programmable notamment un composant FPGA (circuit logique programmable).

Le dispositif de communication selon l'invention est principalement de forme annulaire (de préférence sur une topologie en marguerite) qui comporte au moins deux participants reliés en série de préférence par une liaison point par point). Un participant est de préfé- rence le maître et les autres participants sont les esclaves. Le maître est notamment, un micro contrôleur, des composants logiques et des composants FPGA. Les esclaves sont de préférence des étages de puissance, fonctionnels. Le maître est de plus conçu pour transmettre un paquet de données vers un ou plusieurs esclaves et chaque esclave dispose d'un registre à décalage à travers lequel passe le paquet de données. Une telle disposition permet un mode de transmission qui ne nécessite que deux broches/ signaux par participant et permet en outre d'intégrer d'autres composants dans le chemin de transmission. Selon l'invention, au moins un participant du dispositif de communication est un compo- sant à circuit logique programmable (par exemple un composant FPGA) et au moins un participant du dispositif de communication est un composant de mémoire. Le composant à circuit logique programmable est configurable par la lecture de données dans le composant de mémoire. L'invention a également pour objet un procédé de configuration d'un composant à circuit logique programmable avec au moins deux partici- pants dans un dispositif de communication en anneau et qui sont reliés en série, - un participant fonctionnant comme maître et les autres participants comme esclaves, - le maître transmettant des paquets de données à un ou plusieurs esclaves et, - les paquets de données passant dans un registre à décalage dans les esclaves, - le composant à circuit logique programmable comporte un partici- pant du dispositif de communication pour lire les données d'un moyen de mémoire d'un participant du dispositif de communication. Pour la configuration d'un composant à circuit logique programmable, on peut avoir plusieurs participants dans une disposition de communication en anneau avec une liaison série. De façon pré- férentielle, un participant est le maître et les autres participants sont les esclaves. Le maître transmet les paquets de données vers un ou plusieurs esclaves et les paquets de données passent dans un registre à décalage dans les esclaves. Le composant à circuit logique programmable d'un participant du dispositif de communication est configuré ensuite par la lecture des données dans une mémoire d'un participant du dispositif de communication. Un tel dispositif de communication ou un procédé de configuration effectué dans un tel dispositif de communication, ont de nombreux avantages vis-à-vis des dispositifs connus de configuration de composants à circuit logique programmable. Par exemple, le disposi- tif a un très faible nombre de lignes (il est possible de se limiter à deux lignes) pour sa configuration ce qui se traduit par une réduction considérable de moyens et de coût en particulier pour des systèmes complexes. Chaque autre composant de la chaîne de configuration ne nécessite qu'une ligne en plus. Le dispositif, selon l'invention, permet également la réalisation d'une configuration variable pour des composants FPGA. Par comparaison à une configuration par SPI (interface périphérique série), on peut avoir un débit de données plus élevé pour plus de participants et de plus on peut avoir des lignes plus longues tout en conservant le même débit de données et les mêmes caractéris- tiques de protection contre les ondes électromagnétiques (protection EMV). Les lignes de données de configuration peuvent en outre servir à la mise en oeuvre d'autres buts de transmission de données. Un dispositif avec un contrôleur de configuration flottant (config-Master) qui n'a pas de position fixe dans l'anneau de données est possible dans le cadre de la présente invention. La commande de la configuration de la programmation du dispositif de communication proposé se réalise d'une manière très souple et peut se transposer par exemple à un maître ayant une confi- guration spéciale mais aussi à un participant ayant un composant à circuit logique programmable ou à configurer. On a des avantages d'efficacité très particuliers grâce au faible nombre de lignes par comparaison aux systèmes connu pour le dispositif de communication en forme d'anneau si le dispositif est utilisé dans une configuration dans laquelle on a soit plusieurs moyens de mémoire notamment répartis entre plusieurs participants ou plusieurs composants de circuit logique programmable notamment répartis entre plusieurs participants. De façon correspondante, les gains en efficacité sont particulièrement importants dans les systèmes ayant à la fois plus de moyens de mémoire et aussi plus de composants à circuit logique programmable ou configurable. Le maître qui commande la configuration ou la program- mation peut rester en permanence dans le système (et assurer d'autres fonctions une fois la configuration réalisée) ou encore il peut être sim- pleurent utilisé dans le système pour la phase de configuration pour être ensuite de nouveau extrait de l'anneau après la phase de configuration et on referme de nouveau l'anneau. Cela permet une utilisation souple du maître servant à la configuration de sorte que par exemple, on pourra toujours réutiliser un maître pour la configuration de diffé- rents composants de circuit dans différents dispositifs en anneau. Dessins La présente invention sera décrite ci-après de manière plus détaillée à l'aide d'un dispositif de communication en anneau et d'un procédé de configuration d'un composant à circuit logique pro- grammable représenté dans les dessins annexés dans lesquels : - la figure 1 montre un dispositif de communication série en anneau, - la figure 2 montre un dispositif de communication conçu pour la configuration d'un composant à circuit logique programmable avec un maître ayant un composant à circuit logique programmable et un esclave avec des moyens de mémoire, - La figure 3 montre un dispositif de communication conçu pour la configuration d'un composant à circuit logique programmable avec un maître pour la configuration, - La figure 4 montre un dispositif de communication conçu pour la configuration d'un composant à circuit logique programmable avec plusieurs participants qui ont des composants de circuit logique programmable, - la figure 5 montre un dispositif de communication conçu pour la configuration d'un composant à circuit logique programmable avec deux participants ayant des moyens de mémoire, - la figure 6 montre un dispositif de communication conçu pour la configuration d'un composant à circuit logique programmable dans une phase de configuration, - la figure 7 montre un dispositif de communication conçu pour la configuration d'un composant à circuit logique programmable après la phase de configuration. Description de modes de réalisation de l'invention On procèdera tout d'abord à la description du dispositif de communication série, en anneau, à la base de l'invention. Comme participants du dispositif, il y a au moins un esclave notamment un composant logique discret (composant ASIC) ainsi qu'un maître notamment un composant logique et un micro contrôleur pour contrôler, c'est-à-dire commander et/ou réguler au moins un esclave. Cela permet une implémentation simple et économique sur des composants lo- is gigues, c'est-à-dire des micro contrôleurs et/ou des composants ASIC avec des débits de données élevés ; cette implémentation se réalise avec très peu de lignes de liaison sur une plaque de circuit et peu de broches pour le composant logique, c'est-à-dire un coût de réalisation et de liaison réduit. 20 Les participants sont installés dans le dispositif de com- munication sous la forme d'une topologie en anneau ; les participants sont reliés par des liaisons point par point avec un nombre minimum de broches. Dans la topologie en anneau, le participant le plus lent détermine la vitesse du bus. Le cas échéant, on peut prévoir une réunion ou 25 un groupage de participants dans des anneaux différents et chaque an- neau aura un dispositif de communication selon l'invention avec une forme fermée sur elle-même pour la mise en oeuvre du procédé de l'invention. Dans le cas de plusieurs groupes fonctionnels intégrés dans l'appareil de commande par exemple un micro contrôleur qui commu- 30 nique avec au moins un composant ASIC ayant des unités fonction- nelles différentes, alors les groupes de fonction respectifs utilisent de manière caractéristique chaque fois un dispositif en anneau, distinct. Un micro contrôleur agit, en général, comme maître ce qui évite l'arbitrage du bus. Selon le procédé SPI actuel qui est égale- ment un concept maître-esclave, le maître peut interroger les esclaves par une élection dite cyclique. Selon le standard SPI, on peut avoir une transmission synchrone des données sans nécessiter de lignes séparées pour les données et l'horloge. L'interface prévoit une transmission codée de l'horloge dans le signal de données par exemple un codage 8B/ 10B, un codage Manchester ou un codage Miller ou une modulation modifiée en fréquence. En conséquence, pour les faibles débits de données, il suffit de deux broches par participant avec chaque fois une ligne reliée au participant en amont et une ligne reliée au participant en aval. Les forts débits de données prévoient une transmission différentielle par quatre broches par participant avec chaque fois deux lignes vers le participant en amont et une ligne vers le participant en aval. La transmission codée de l'information d'horloge, non seulement réduit le coût mais évite le retard entre l'horloge et les données sur un chemin de transmission entre les participants. L'horloge systématique est donnée par le maître et tous les esclaves sont synchronisés par un module propre, local, de récupération d'horloge, par exemple une boucle à régulation de phase ou encore par surdétection avec synchronisation correspondante sur le signal d'information. Pendant l'initialisation au début de la transmission, le maître partant de sa propre interface à partir de laquelle sont envoyés les paquets de données, émet un signal de synchronisation par exemple le symbole de trame intermédiaire à destination du premier esclave dans le dispositif de communication réalisé par exemple sous la forme d'un anneau. Dès que l'horloge systématique du premier esclave, c'est-à-dire du récepteur est en phase avec le maître, la ligne de transmission du signal de synchronisation passe à l'esclave suivant. Cette procédure se poursuit dans tout le dispositif de communication. Après la synchro- nisation de tous les esclaves dans le dispositif de communication, par exemple, en forme d'anneau, un récepteur dans le maître peut être adapté, habituellement une seconde interface recevant des paquets de données. Du fait, du retard inconnu du maître, pour la transmission des trames de données ou des trames vides dans l'anneau, et du dé- phasage consécutif par rapport à la propre horloge systématique, dans une dernière étape de l'initialisation, le maître subi un asservissement de phase. Après avoir l'asservissement de la phase dans le récepteur du maître, tous les participants sont en phase et peuvent transmettre des paquets de données en synchronisme.

Pour éviter des variations de fréquences dans le module de récupération d'horloge dans les esclaves par une resynchronisation permanente, on peut utiliser une transmission continue de données et ainsi de paquets de données pour un mode de fonctionnement dit permanent. Ainsi, on supprime tout d'abord le débordement pour le motif de synchronisation de début d'un paquet de données pour lequel il y a une transmission orientée paquet (c'est-à-dire en mode de transmission de salve) contrairement à la transmission continue (mode de transmission continue). Grâce à la possibilité de la synchronisation continue, les esclaves n'ont pas besoin d'une autre horloge systématique qu'il fau- drait, en général, fournir en plus à côté des étapes de communication. En conséquence, on économise d'autres lignes et d'autres broches. En option, le fonctionnement permanent prévoit l'utilisation d'un procédé d'étalement de spectre pour améliorer les caractéristiques de compatibilité aux ondes électromagnétiques EMV. En outre, on peut également appliquer une transmission orientée paquet (par exemple mode de transmission de salve) même si pour cela il faut le cas échéant, une ligne supplémentaire pour la transmission de l'horloge du maître vers les esclaves. Selon d'autres développements, les participants du dis- positif de communication comportent un des registres à décalage. Il en résulte une mise en cadence automatique des registres à décalage et par l'intermédiaire d'un module de récupération d'horloge, on récupère l'horloge sur la base de temps du maître qui émet émise comme micro contrôleur. Le registre à décalage transmet automatiquement les don- nées avec un signal de cette horloge. Comme les bits sont traités sépa- rément, on n'aura un temps de latence minimum d'une durée d'un bit par participant. Les temps de latence qui en résultent pour la transmission d'un paquet de données complet avec une information dans l'anneau, sont faibles ce qui garantit la possibilité du dispositif de communication de fonctionner en temps réel. Le retard minimum de l'information d'au moins un temps se fait dans chaque participant en plus de la préparation du signal, c'est-à-dire la remise en forme du bit qui peut se faire en se reportant au niveau et/ou au temps. Dans les dispositifs de communication, l'adressage des participants se fait de préférence non par un signal de sélection séparé mais par un adressage dans un paquet de données réalisé comme trame de données ou comme trame libre. Pour détecter le champ d'adresse dans le flux de données continu, on insère le symbole de trame intermédiaire qui correspond dans sa réalisation à un symbole de début et de fin d'un paquet de données. Le symbole de trame intermédiaire peut également être considéré comme le préambule d'une trame de données permettant de synchroniser les esclaves sur la trame présente. Il y a synchronisation de la trame car chaque participant sait qu'après le symbole de trame intermédiaire, il y a toujours transmission de données. Le symbole de trame intermédiaire peut également être utilisé pour convertir des longueurs variables de données. Le maître peut répondre par adressage aux esclaves et écrire ou lire des données par des commandes appropriées.

L'interface décrite peut commuter entre différentes lon- gueurs de trame. Dans la mesure où l'on choisit une longueur fixe de trame, on pourra, le cas échéant, transmettre des petits paquets de données dans une trame relativement grande. Il faut, alors, remplir les trames de données avec des données neutres. On peut également appli- quer une longueur variable de trame et les longueurs des registres de données dans les esclaves sont indépendantes les unes des autres car les trames de données non concernées ne font à chaque fois que passer. Dans le cas de longueurs de trame variables, les esclaves peuvent signaler une requête au maître par une trame vide lui indi- quant que l'esclave veut transmettre des données qui sont ensuite ré- cupérées par le maître par l'envoi d'une trame de données de longueur appropriée. L'adresse de l'esclave correspond à la position dans l'anneau selon la trame vide. La trame vide est envoyée par le maître avec l'adresse 0x00 et chaque esclave incrémente l'adresse de la valeur 0x01 et dépose la valeur reçue dans son registre d'adresse. Ainsi, l'envoi d'une trame vide correspond à l'émission indirecte d'une adresse. En fonction de la position dans l'anneau, l'esclave peut modifier le bit d'interruption qui lui est associé dans la trame vide et transmettre ainsi une requête d'interruption vers le maître. Par une trame vide, l'esclave peut envoyer une interruption par exemple, une interruption douce (soft interrupt) vers le maître et attendre que celui-ci envoie à l'esclave une trame de données adaptée dans le tour suivant. Cette trame de données est munie d'un signe de réservation de mise à l'état et de l'adresse de l'esclave. Le contenu de la trame de données peut alors, par exemple, comporter une nouvelle fois l'ordre de lecture d'un registre si bien qu'ensuite l'esclave copie l'information existante dans la trame de données. Pour déclencher une signalisation selon cette variante de communication, on donne la priorité à l'esclave à l'aide de la position de l'esclave dans le dispositif de communication. Selon un développement de l'interface, un esclave transmet une signalisation au maître en mettant à l'état le bit qui lui est attribué. Après le symbole de trame intermédiaire et le signe de réservation, en fonction du nombre d'esclaves comme participants dans le dispositif de communication, on a un nombre de bits au moins aussi grand que le nombre de participants, en général, le nombre d'esclaves dans le dispositif de communication et qui peuvent déclencher une interruption. Les participants qui ne reçoivent que les données du maître ne lui envoient pas de message et n'ont ainsi aucune possibilité d'interruption ; ils ignorent en conséquence les trames vides. Ainsi, pour ce type de participant, il n'y a pas lieu de réserver un bit d'interruption dans la trame vide. Dans la mesure où un participant pouvant interrompre, veut déclencher une interruption, il met à l'état le bit qu'il lui est associé. Cette mise en priorité du traite- ment de l'interruption peut ensuite se faire dans le maître (micro con- trôleur). Selon un ordre développement, on peut également ajouter une correction d'erreur. Si le dispositif de communication est en forme d'anneau, celui-ci pourra être lu par la topologie en anneau de sorte qu'après la transmission par l'anneau, le maître compare le message reçu au message qu'il a envoyé initialement et peut ainsi conclure à une transmission avec ou sans erreur. En général, la réponse à une requête est envoyée directement par l'esclave au maître pour avoir une meilleure utilisation du système. En variante, la réponse du maître peut égale- ment se faire seulement avec le paquet de données suivant qui lui est adressé en fonction des conceptions actuelles d'une communication SPI. En option, on peut faire un contrôle redondance cyclique (contrôle redondance cyclique CRC) comme procédé de vérification ou encore un contrôle de parité dans la trame de données et à la fin de sa réponse le participant récepteur accuse réception. Sélectivement, la transmission des données peut consister à fournir un message avec des données habituellement dans une trame de données et partant l'émetteur, c'est-à-dire du maître, la transmettre complètement dans l'anneau pour être de nouveau décodée par le maître avant l'émission de la trame de données suivante. En va- riante, on peut également choisir un flux continu de bit pour les données, c'est-à-dire envoyer la trame de données suivante directement à la suite et sans attendre d'abord la réception du message précédent. Dans le protocole, on garantit par arbitrage, qu'une interruption douce d'un esclave en cas de chevauchement d'adressage par le maître, c'est-à-dire que le maître sollicite l'esclave aura été traité correctement avant le traitement de l'interruption douce de l'esclave. Ce scénario est autorisé et n'a pas d'influence sur la conception de la couche de transmission de bit telle que décrite.

En option, on implémente un module logique supplémen- taire dans le maître pour inscrire directement dans une mémoire les données reçues, par exemple, les données de capteur. En outre, on peut automatiser l'élection des esclaves. Pour cela, on réduit l'interaction de programme ce qui soulage l'unité centrale de calcul (CPU). On peut éga- lement déposer de manière transparente les registres du composant ASIC (esclave) dans la mémoire du micro contrôleur (maître). Les modules HW possible sont connus selon l'état de la technique comme accès direct en mémoire DMA, unité de transfert et aussi boîte à messages.

Une interface dans le cadre de l'invention pour un participant peut s'utiliser dans les applications du domaine automobile. Selon les standards connus tels que IIC (circuit interne intégré) et SPI (interface périphérie série), l'interface citée peut également s'utiliser de manière universelle et ainsi ne pas être limitée à son emploi dans le domaine automobile ou même dans les appareils de commande (unité ECU). Le dispositif de communication, selon l'invention, permet d'exécuter toutes les étapes du procédé présenté ci-dessus. Les diffé- rentes étapes du procédé peuvent également être exécutées par des composants séparés, habituellement par les participants du dispositif de communication. En outre, les fonctions du dispositif de communication ou des fonctions de composants séparés du dispositif de communication peuvent être transformées en étape de procédé. Il est également possible de réaliser des étapes du procédé comme fonction d'au moins un composant du dispositif de communication ou de l'ensemble du dispositif de communication. Pour la configuration des composants de circuit logique programmable notamment les composants PFGA, on choisit un type de transmission série. Le chemin de transmission est réalisé comme struc- ture en anneau comme cela a été décrit ci-dessus. L'horloge n'est pas transmise séparément comme cela a été indiqué mais contenu dans le signal de données. Les données sont envoyées vers tous les participants avec l'horloge. Les participants transmettent les données dans l'anneau d'un participant à l'autre. La structure en anneau de la transmission de données supprime notamment toute ligne de confirmation explicite. La transmission des données dans l'anneau se fait dans le sens direct ou dans le sens inverse, en duplex, ou en semi-duplex. La figure 1 montre un dispositif de communication en anneau, approprié, selon un mode de réalisation simple. Il comporte un maître 1 ainsi que des esclaves 2-4. Le maître 1 a un registre 11 ainsi qu'une horloge 12. Les esclaves 2, 3, 4 ont des registres à décalage 21, 31 et 41. Représentatif également des autres esclaves 2 et 3, l'esclave 4 est présenté avec des détails montrant en outre un moyen de récupéra- tion d'horloge 42 qui récupère l'horloge de l'horloge 12 du maître 1. Le flux de données 5 qui comprend des paquets de données à transmettre dans le dispositif de communication est représenté par des flèches. Comme l'indique la figure 1, le flux de données passe par les registres à décalage 21, 31, 41 dans les esclaves 2, 3 et 4. Il s'agit, de préférence, de registres à décalage 1 bit de sorte que le flux de données 5 ne subit qu'un très faible retard, celui d'un bit. La figure 2 montre un premier mode de réalisation d'un dispositif de communication pour configurer ou programmer un composant programmable avec seulement deux lignes. Le dispositif de com- munication comporte, à cet effet, uniquement, deux participants 201, 202. Le participant 201 est le maître du dispositif avec l'horloge 12 et un registre 11. Dans ce mode de réalisation, le maître 201 a également un composant circuit logique programmable (non représenté de manière explicite) notamment un composant FPGA. Le second participant 202 est un esclave et comporte dans ce mode de réalisation des moyens de mémoire non détaillés. Le composant à circuit logique programmable du participant 201 est conçu pour qu'il puisse être configuré par la lecture des données de la mémoire du participant 202. Dans cette réalisation, le participant 201 est le maître et il commande ainsi la configuration. Le flux de données 5 est représenté par des flèches. La figure 3 montre une autre réalisation possible d'un dispositif de communication pour la configuration ou la programmation d'un composant à circuit logique programmable avec dans ce cas trois lignes. Le participant 301 est le maître du dispositif et comporte un moyen d'horloge 12 ainsi qu'un registre 11. Les deux esclaves 302, 303 ont des registres à décalage 21, 31. Dans cette réalisation, l'esclave 302 a un composant à circuit logique programmable (non représenté de manière explicite). L'esclave 303 comporte des moyens de mémoire non explicités. Le maître 301 est réalisé comme maître de configuration comportant des moyens pour configurer ou programmer le composant à circuit logique programmable du participant 302 par la lecture des données du moyen de mémoire de l'esclave 303. Dans cette réalisation, si le participant avec le composant a circuit logique programmable 302, ni le participant avec les moyens de mémoire 303 sont prévus pour être le maître mais comme maître de configuration, séparé. Le flux de données 5 est représenté par des flèches. Si l'on veut configurer plusieurs composants à circuit lo- gique programmable dans différents participants (par exemple en cas d'une configuration en usine d'une production ou dans le cas de plu- sieurs composants FPGA dans un système) cela est particulièrement efficace dans le dispositif proposé avec seulement une ligne en plus par nouveau participant. La figure 4 montre un participant 401 avec un registre 11 et une horloge 12 fonctionnant comme maître ainsi que des participants 402-406, avec des registres à décalage 21-61 fonctionnant comme des esclaves. Le flux de données 5 est représenté par des flèches. Dans ce mode de réalisation, les esclaves 403-405 comportent des composants à circuit logique programmable non explicités. L'esclave 402 comporte des moyens de mémoire non explicités. Dans cette réali- sation, le participant 401 est comparable au participant 301 de la figure 3 comme maître de configuration. Il comporte alors des moyens pour programmer ou configurer un ou plusieurs composants programmables des participants 403-406 en extrayant les données de la mémoire du participant 402.

De même, le dispositif peut être réalisé d'une manière particulièrement avantageuse avec plusieurs participants ayant des moyens de mémoire avec des données de configuration ou programmation d'un ou plusieurs composants à circuit logique programmable d'un ou plusieurs autres participants du dispositif de communication en an- neau. Cela est par exemple avantageux pour des raisons de fiabilité ou de sécurité, par exemple, par l'enregistrement redondant des données nécessaires à la configuration d'une ou plusieurs mémoires d'accumulation. Une telle réalisation est présentée à la figure 5. Le participant 501 est réalisé comme maître avec un registre 11 et une horloge 12 ; il comporte en plus un composant à circuit logique programmable non explicité. Les deux autres participants 502, 503 ont des registres à décalage 21, 31 et comportent en outre chaque fois un moyen de mémoire non représenté de manière explicite. Le flux de données 5 est là encore représenté par des flèches. Dans ce mode de réalisation, le parti- cipant 501 commande avec le composant à circuit logique program- mable de nouveau sa configuration par la lecture de données du moyen de mémoire du participant 502 et/ou du participant 503. En variante, à l'exemple de réalisation présentée, plusieurs participants peuvent avoir chacun des moyens de mémoire et ces participants peuvent être réalisés sur un circuit intégré, c'est-à-dire un circuit intégré IC avec plusieurs moyens de mémoire. Mais on peut également avoir un seul participant ayant plusieurs mémoires. De façon générale, pour les deux variantes présentées aux figures 4 et 5, on peut envisager toutes les variantes avec, à la fois plusieurs participants ayant des moyens de mémoire mais aussi des participants avec des composants à circuit logique programmable dans une disposition en anneau telle que décrite. Précisément pour de tels systèmes plus complexes, le dispositif décrit est particulièrement efficace en ressources (du fait du très faible nombre de ligne de transmis- sion de données) par comparaison aux systèmes connus. Les figures ci-dessus montrent des réalisations dans lesquelles un participant avec un composant à circuit logique programmable fonctionne comme maître ou dans lesquelles un participant spécial est conçu comme maître de configuration. Mais il est également possible dans le dispositif de communication proposé de changer la fonction de maître. Les figures 6 et 7 montrent un dispositif correspondant. La figure 6 montre un dispositif en phase de configura- tion ; le participant 601 est conçu comme maître spécial de configura- tion. Celui-ci comporte un registre 11 et une horloge 12. L'autre participant 602 comporte un registre à décalage 31 et des moyens de mémoire non explicités ; le participant 603 comporte un registre à décalage 41, une horloge 612 et un composant à circuit logique programmable non explicité. On peut également avoir d'autres participants dans l'anneau mais la figure 6 ne montre qu'un extrait avec trois partici- pants. Les participants sont reliés par une liaison de communication 605, traversée par un flux de données. Le segment représenté en traits interrompus est celui d'une liaison non fermée qui n'existe pas dans cette phase. Dans la phase de configuration représentée, les partici- pants 602 et 603 fonctionnent comme des esclaves ; le maître de confi- guration 601 commande la configuration ou la programmation des composants de circuit logique programmable du participant 603 par la lecture des données dans les moyens de mémoire du participant 602. La figure 7 montre un détail correspondant du dispositif de communication en anneau de la figure 6 dans une phase ultérieure après la phase de configuration. Les participants 701-703 correspondent aux participants 601-603 de la figure 6 ; les registres 11, 21, 31, et l'horloge 12 correspondent aux éléments de la figure 6. Il en est de même de la liaison de communication 705 qui correspond à la liaison 605 de la figure 6. Contrairement à la figure 6, le participant 701 ne se trouve plus dans le dispositif de communication en anneau, ce qui est représenté par le trait interrompu et il ne fonctionne plus comme maître de ce dispositif de communication. La fonction de maître dans cette phase est assurée par le participant 703 qui comporte le composant à circuit logique programmable non explicité. Dans cette phase, il est ain- si possible d'avoir une configuration sauf la configuration spéciale du maître 701 car celui-ci est assuré maintenant par le participant 703. Cette configuration ou programmation peut se faire de nouveau par la lecture des données des moyens de mémoire du participant 703. On peut, de nouveau, dans cet extrait, avoir d'autres participants non re- présentés dans le dispositif en forme d'anneau. Si on ne veut pas conserver le contrôleur de configuration ou le maître de configuration de manière permanente dans le système, on peut configurer le composant à circuit logique programmable no- tamment le composant FPGA par un contrôleur contenu dans l'anneau de transmission de données et éliminer, de nouveau, le contrôleur après la configuration. L'anneau peut alors être refermé sans difficulté (par exemple un pont de soudure ou en continuant l'anneau de transmission de données). Le maître pour la configuration n'a pas non plus à être dé- fini de manière fixe ; il peut changer en cours de fonctionnement. La position du maître dans l'anneau peut être modifiée de façon correspondante. En variante, à l'enlèvement du contrôleur, on peut éga- lement laisser celui-ci dans l'anneau après la phase de configuration et lui donner une autre mission (adaptateur multifonction). Comme maître et ainsi comme contrôleur de configuration, on peut en principe utiliser n'importe quel participant conçu à cet effet indépendamment de sa position dans l'anneau de transmission de données. Les figures 1 à 7 montrent des dispositifs de communica- tion qui sont, comme cela est indiqué, ci-dessus des dispositifs de communication série, en anneau. La communication des données, l'adressage des participants etc.. se font, selon les explications ci-dessus. Pour d'autres exemples de réalisation, les participants peuvent être réalisés par des circuits intégrés séparés comme ceux représentés dans les figures ou en variante, plusieurs ou tous les participants du dispositif de communication peuvent être réalisés dans un même circuit intégré. Tous les modes de réalisation représentés permettent de faire passer le composant à circuit logique programmable ou le partici- pant qui comporte ce composant par un message pour passer en mode d'attente ou en mode sommeil et être réactivé par un autre message adressé à ce récepteur. L'interface proposée peut être une interface librement programmable du contrôleur de configuration et/ou du composant à circuit logique programmable. Mais l'interface peut également être im- plémentée comme circuit fixe semi-conducteur et peut se trouver dans le contrôleur de configuration et/ou comporter un circuit à programmable. L'interface de configuration peut servir d'interface normale de transmission de données en fonctionnement normal.25 NOMENCLATURE DES ELEMENTS PRINCIPAUX 1 Maître 2, 3, 4 Esclave 5 Flux de données 11 Registre 12 Horloge 21, 31, 41 Registre à décalage 21-61 Registre à décalage 42 Moyen de récupération d'horloge 201, 202 Participant 300 Participant 301 Participant/maître 302, 303 Esclave 401, 402-406 Participant 403-405 Esclave 501 Participant/maître 502, 503 Participant 601 Participant/maître 602, 603 Participant/ esclave 605 Liaison de communication 701-703 Participant 705 Liaison de communication 30

Claims (1)

1. REVENDICATIONS1°) Dispositif de communication en forme d'anneau ayant au moins deux participants (201, 202) reliés en série, - un participant (201) étant le maître et les autres participants (202) les esclaves, - le maître transmettant un paquet de données vers un ou plusieurs esclaves, - et chaque esclave dispose d'un registre à décalage (21), dispositif de communication caractérisé en ce qu' - au moins un participant (201) du dispositif de communication com- porte un composant à circuit logique programmable, - au moins un participant (202) du dispositif de communication comporte un moyen de mémoire, - le composant à circuit logique programmable permet de configurer par la lecture de données du moyen de mémoire. 2°) Dispositif de communication selon la revendication 1, caractérisé en ce que le composant à circuit logique programmable comporte une logique pro- grammable notamment un composant FPGA. 3°) Dispositif de communication selon la revendication 1, caractérisé en ce que le participant (201) avec le composant à circuit logique programmable est le maître. 4°) Dispositif de communication selon la revendication 1 caractérisé en ce que le participant avec le composant à circuit logique programmable est un esclave. 5°) Dispositif de communication selon la revendication 1, caractérisé en ce que le maître commande la configuration.356°) Dispositif de communication selon la revendication 1, caractérisé en ce que plusieurs participants du dispositif de communication en anneau comporte des composants à circuit logique programmable. 7°) Dispositif de communication selon la revendication 1, caractérisé en ce que plusieurs participants du dispositif de communication en anneau ont des moyens de mémoire. 8°) Procédé de configuration d'un composant à circuit logique programmable avec au moins deux participants (201, 202) dans un dispositif de communication en anneau et qui sont reliés en série, - un participant (201) fonctionnant comme maître et les autres parti- cipants (202) comme esclaves, - le maître transmettant des paquets de données à un ou plusieurs esclaves, et - les paquets de données passant dans un registre à décalage dans les esclaves, - le composant à circuit logique programmable comporte un partici- pant (201) du dispositif de communication pour lire les données d'un moyen de mémoire d'un participant (202) du dispositif de communication. 9°) Procédé selon la revendication 8, caractérisé en ce que le participant avec le composant à circuit logique programmable commande la configuration comme maître. 10°) Procédé selon la revendication 8, caractérisé en ce que dans une phase de configuration le maître est réalisé par un composant de configuration dans le dispositif de communication en anneau et il est commandé par la configuration.3511°) Procédé selon la revendication 10, caractérisé en ce qu' après la phase de configuration, le composant de configuration est enlevé du dispositif de communication en anneau et un autre participant du dispositif de communication en anneau fonctionne comme maître.