CN103367239A - 显露穿硅通孔的方法 - Google Patents
显露穿硅通孔的方法 Download PDFInfo
- Publication number
- CN103367239A CN103367239A CN2012101018107A CN201210101810A CN103367239A CN 103367239 A CN103367239 A CN 103367239A CN 2012101018107 A CN2012101018107 A CN 2012101018107A CN 201210101810 A CN201210101810 A CN 201210101810A CN 103367239 A CN103367239 A CN 103367239A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon
- semiconductor substrate
- silicon oxide
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种显露穿硅通孔的方法。首先提供半导体基板，包括第一面及第二面；于所述半导体基板的第一面形成穿硅通孔结构，包括金属层、阻障层及绝缘层；去除掉部分厚度的半导体基板，从第二面显露出穿硅通孔结构；于所述半导体基板的第二面上沉积氮化硅层及氧化硅层；进行化学机械抛光工艺，将氧化硅层、部分的氮化硅层、绝缘层及阻障层磨平去除，显露出金属层，其中显露出金属层的表面与氧化硅层的表面是齐平的；将部分厚度的氧化硅层蚀刻掉，使半导体基板的第二面上的金属层突出于氧化硅层的表面；于所述半导体基板的第二面上进行凸块下金属化层的制作；以及于凸块下金属化层上形成金属凸块。
Description
技术领域
本发明涉及一种显露穿硅通孔(through silicon via，TSV)的方法。
背景技术
穿硅通孔是一种贯穿硅基材的导体结构，主要功能是用来互连集成电路芯片，其制作方法大体上是先在各芯片预定处形成垂直通孔，再于各通孔内形成绝缘层，于绝缘层上形成晶种层，然后以电镀方法将通孔填满金属，再以晶背抛光使穿硅通孔的一端显露出来。采用这种方式可以大幅缩小芯片尺寸，提高芯片的晶体管密度，改善层间电气互联性能，提升芯片运行速度，降低芯片的功耗。
图1至图2例示一种显露穿硅通孔的公知方法。如图1所示，在完成穿硅通孔的制作后，穿硅通孔20的一端会稍微突出于半导体基板10或硅晶圆的底面，穿硅通孔20包括铜金属层21、阻障层22及绝缘层23，在绝缘层23上最后会覆盖氮化硅层31及硅氧层32。如图2所示，接着，为了显露出穿硅通孔20的铜金属层21，通常会进行化学机械抛光(chemical mechanicalpolishing，CMP)工艺，将硅氧层32、部分的氮化硅层31、绝缘层23及阻障层22磨平去除，其中，氮化硅层31作为一研磨停止层。随后，在显露出来的铜金属层21上进行溅镀及凸块下金属化(under bump metallization，UBM)层的制作，再形成凸块。
上述作法的缺点在于：完成CMP工艺之后，半导体基板10的底面为大致上平坦的表面，因此在UBM溅镀之后，无法提供足够的影像对比(imagecontrast)给光刻机台对准(alignment)。
发明内容
本发明于是提供一种显露穿硅通孔的方法，以解决上述问题。
本发明披露了一种显露穿硅通孔的方法，其特征在于，包括：提供半导体基板，包括第一面及第二面；于所述半导体基板的第一面形成穿硅通孔结构，包括金属层、阻障层及绝缘层；去除掉部分厚度的半导体基板，从第二面显露出穿硅通孔结构；于所述半导体基板的第二面上沉积氮化硅层及氧化硅层；进行化学机械抛光工艺，将氧化硅层、部分的氮化硅层、绝缘层及阻障层磨平去除，显露出金属层，其中显露出金属层的表面与氧化硅层的表面是齐平的；将部分厚度的氧化硅层蚀刻掉，使半导体基板的第二面上的金属层突出于氧化硅层的表面；于所述半导体基板的第二面上进行凸块下金属化层的制作；以及于凸块下金属化层上形成金属凸块。
为让本发明上述目的、特征及优点能更明显易懂，下文特举优选实施方式，并配合所附图式，作详细说明如下。然而如下的优选实施方式与图式仅供参考与说明用，并非用来对本发明加以限制。
附图说明
图1及图2例示一种显露穿硅通孔的公知方法。
图3至图6例示本发明一优选实施例。
其中，附图标记说明如下：
10 半导体基底 20 穿硅通孔
21 铜金属层 22 阻障层
23 绝缘层 31 氮化硅层
32 硅氧层 100 半导体基底
100a 第一面 100b 第二面
120 穿硅通孔结构 121 金属层
122 阻障层 123 绝缘层
130 氮化硅层 132 氧化硅层
142 UBM层 144 金属凸块
具体实施方式
图3至图6例示本发明一优选实施例。如图3所示，首先提供半导体基板100，包括第一面100a及第二面(或晶圆背面)100b。接着于半导体基板100的第一面100a形成一穿硅通孔结构120，包括金属层121、阻障层122及绝缘层123。其中，金属层121可以是铜金属层，阻障层122可以是厚度约600埃(angstrom)的钽(Ta)金属，绝缘层123可以是利用亚常压热化学气相沉积(Sub-Atmospheric Pressure Thermal Chemical Vapor Deposition，SACVD)形成的TEOS硅氧层。
接着，进行晶圆背面抛光(wafer backside grinding)工艺或化学机械抛光工艺，研磨半导体基板100的第二面100b，去除掉部分厚度的半导体基板100，从第二面100b显露出位穿硅通孔结构120。
如图4所示，接着进行化学气相沈积工艺，例如低温化学气相沉积工艺，于半导体基板100的第二面100b上先沈积氮化硅层130，然后，再利用低温化学气相沉积工艺，于氮化硅层130上沈积氧化硅层132。
如图5所示，进行化学机械研磨(chemical mechanical polishing，CMP)工艺，将氧化硅层132、部分的氮化硅层130、绝缘层123及阻障层122磨平去除，显露出金属层121。此时，显露出金属层121的表面与氧化硅层132的表面是齐平的。
如图6所示，接着，进行蚀刻工艺，将部分厚度的氧化硅层132蚀刻掉，使半导体基板100的第二面100b上的金属层121突出于氧化硅层132的表面。接着进行溅射工艺，于半导体基板100的第二面100b上进行凸块下金属化(under bump metallization，UBM)层142的制作，最后于UBM层142上电镀形成金属凸块144。
本发明的技术特征是：于进行化学机械抛光工艺，将氧化硅层132、部分的氮化硅层130、绝缘层123及阻障层122磨平去除，显露出金属层121之后，将进行蚀刻工艺，将部分厚度的氧化硅层132蚀刻掉，使半导体基板100的第二面100b上的金属层121突出于氧化硅层132的表面，因此于UBM溅镀之后，能够提供足够的影像对比(image contrast)给光刻机台对准(alignment)。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (4)
1.一种显露穿硅通孔的方法，其特征在于，包括：
提供半导体基板，包括第一面及第二面；
在所述半导体基板的第一面形成穿硅通孔结构，包括金属层、阻障层及绝缘层；
去除掉部分厚度的半导体基板，从第二面显露出穿硅通孔结构；
在所述半导体基板的第二面上沈积氮化硅层及氧化硅层；
进行化学机械抛光工艺，将氧化硅层、部分的氮化硅层、绝缘层及阻障层磨平去除，显露出金属层，其中显露出金属层的表面与氧化硅层的表面是齐平的；
将部分厚度的氧化硅层蚀刻掉，使半导体基板的第二面上的金属层突出在氧化硅层的表面；
在所述半导体基板的第二面上进行凸块下金属化层的制作；以及
在凸块下金属化层上形成金属凸块。
2.根据权利要求1所述的显露穿硅通孔的方法，其特征在于：所述绝缘层为利用亚常压热化学气相沉积形成的TEOS硅氧层。
3.根据权利要求1所述的显露穿硅通孔的方法，其特征在于：所述阻障层为厚度约600埃的钽金属。
4.根据权利要求1所述的显露穿硅通孔的方法，其特征在于：所述金属层为铜金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101018107A CN103367239A (zh) | 2012-04-09 | 2012-04-09 | 显露穿硅通孔的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012101018107A CN103367239A (zh) | 2012-04-09 | 2012-04-09 | 显露穿硅通孔的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103367239A true CN103367239A (zh) | 2013-10-23 |
Family
ID=49368307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012101018107A Pending CN103367239A (zh) | 2012-04-09 | 2012-04-09 | 显露穿硅通孔的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103367239A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107680906B (zh) * | 2017-10-17 | 2020-02-18 | 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） | 一种衬底露头抛光方法及其应用 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771012A (zh) * | 2009-01-05 | 2010-07-07 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| US20110133333A1 (en) * | 2009-12-04 | 2011-06-09 | Samsung Electronics Co., Ltd. | Microelectronic devices including conductive vias, conductive caps and variable thickness insulating layers, and methods of fabricating same |
-
2012
- 2012-04-09 CN CN2012101018107A patent/CN103367239A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101771012A (zh) * | 2009-01-05 | 2010-07-07 | 台湾积体电路制造股份有限公司 | 半导体装置及其制造方法 |
| US20110133333A1 (en) * | 2009-12-04 | 2011-06-09 | Samsung Electronics Co., Ltd. | Microelectronic devices including conductive vias, conductive caps and variable thickness insulating layers, and methods of fabricating same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107680906B (zh) * | 2017-10-17 | 2020-02-18 | 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） | 一种衬底露头抛光方法及其应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8697493B2 (en) | Bonding surfaces for direct bonding of semiconductor structures | |
| TW567550B (en) | Method of manufacturing semiconductor integrated circuit device | |
| US9219032B2 (en) | Integrating through substrate vias from wafer backside layers of integrated circuits | |
| TWI483312B (zh) | 使用電鍍之導電通孔之形成 | |
| US10804151B2 (en) | Systems and methods for producing flat surfaces in interconnect structures | |
| CN102054748B (zh) | 铜互连线的形成方法和介质层的处理方法 | |
| US10692733B2 (en) | Uniform back side exposure of through-silicon vias | |
| US6908863B2 (en) | Sacrificial dielectric planarization layer | |
| TW201138022A (en) | Through-substrate via and fabrication method thereof | |
| TW201340282A (zh) | 矽通孔結構及其製造方法 | |
| CN102208362B (zh) | 一种穿透硅通孔背部连接端的制备方法 | |
| US20130341799A1 (en) | Through silicon via structure and method of fabricating the same | |
| US9385086B2 (en) | Bi-layer hard mask for robust metallization profile | |
| CN102237295A (zh) | 半导体结构及其制造方法 | |
| CN102903673A (zh) | 一种圆片级穿硅通孔tsv的制作方法 | |
| CN102931131A (zh) | 一种形成第一铜金属层的方法 | |
| TWI493690B (zh) | 半導體構造直接鍵結之改良鍵結表面 | |
| CN103367239A (zh) | 显露穿硅通孔的方法 | |
| CN104285280A (zh) | 横越多个导电柱的平坦化的半导体构造和方法 | |
| CN103367241B (zh) | 显露穿硅通孔的方法 | |
| CN103367236A (zh) | 显露穿硅通孔的方法 | |
| CN103151303A (zh) | 形成大马士革铜金属层的方法 | |
| CN102832161A (zh) | 用于形成硅通孔的方法 | |
| CN105321904A (zh) | 半导体装置 | |
| Watanabe et al. | Improvement of a TSV reveal process comprising direct Si/Cu grinding and residual metal removal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20131023 |