CN103344898A - 晶圆允收测试系统及方法 - Google Patents

Abstract

本发明公开了一种晶圆允收测试系统及方法，该晶圆允收测试方法通过在晶圆允收测试工艺前增加至少一静电释放操作，且在晶圆允收测试工艺后也增加至少一静电释放操作，使得晶圆在进行晶圆允收测试工艺时，晶圆允收测试机台中的静电均已被释放，从而克服了现有技术中由于电荷积累，导致需要对该晶圆进行重新测试，降低测试效率的问题，也克服了由于积累的电荷过多，造成器件损坏的问题，进而提高了测试效率，不会影响月底的出货进度，进一步的降低了产品的成本。

Description

晶圆允收测试系统及方法

技术领域

本发明涉及半导体测试技术领域，尤其涉及一种晶圆允收测试系统及方法。

背景技术

集成电路芯片制造过程是一个需要精密控制的过程，一个小的疏漏都会引起大量的产品报废。WAT（Wafer Acceptance Test，晶圆允收测试）是芯片制造过程中重要的测量站点。基本原理是测试位于晶圆上切割道的测试键（test key），由测试出的关键参数的结果给出晶圆上芯片的电学性能是否符合客户的要求。

代工厂的特性决定了产品组合复杂。对WAT的要求测试数据量大，测试数据准确，测试速度快。WAT的测试问题会浪费及其产能，严重时会导致wafer（晶圆）报废，并且在月底赶出货时会对交货产生影响。

同时，工艺整合工程师通常需要根据对测试出的数据进行分析找出工艺出问题的站点和设备。分析数据的前提就是测试出的数据是准确的、真实的。如果数据不经过确认就作为报废或分析的依据，则会浪费大量的人力物力。在代工厂中通常确认的方法就是重测，为了避免相同问题影响重测，必须使用和初次测试不同的设备和探针卡，如此，浪费大量的时间，测试效率低下。

现有的WAT机台在测试过程中，会有电荷积累，从而随机的造成测试数据的异常，为得到准确的、真实的数据，需要进行重新测试，如此，浪费时间，从而造成测试效率低下，且对月底出货造成影响，进而提高了产品的成本。

另外，当WAT机台在测试过程中积累的电荷足够多时，静电电荷会对器件产生损坏，如图1和图2所示，图1是测试异常点和测试正常点的VGID（Gate Voltage-Drain Intensity，栅极电压-漏极电流）曲线比较示意图；图2是测试异常点和测试正常点的VDID（DrainVoltage-Drain Intensity，漏极电压-漏极电流）曲线比较示意图；图1中的横坐标代表门电压，即：栅极电压，纵坐标代表漏极电流，图1中显示了栅极电压变化导致漏极电流变化的示意图；图2中的横坐标代表漏极电压，纵坐标代表漏极电流，图2中显示了漏极电压变化导致漏极电流变化的示意图；由图1和图2可知，异常点的VGID曲线和VDID曲线中的漏极电流均有上升的趋势，由于静电电荷对器件产生了损坏，导致器件不能正常开启。

中国专利（公开号：CN1261991C）公开一种监测氧化层品质的方法，利用晶片可接受度测试（WAT）设备来快速监测隧穿氧化层品质；首先电连接存储单元的控制栅极与浮置栅极，接着施加多个摆动式且随时间改变的直流渐变电压，并测量各相应的栅极漏电流以计算出各相应的β值，然后计算各该β值的比值并绘制一β值-栅极电压曲线计算该第二常数对该第一常数的一第一比值，最后进行一比较步骤以比较该第一比值与一预设值的大小。

该发明用于监测快闪存储单元以及MOS晶体管中的氧化层品质，利用洁净室中的晶片可接受度测试设备做线上监测，简单、快速并且可以高度自动化的实时模拟出元件的失败情形。但是该发明仍然未能克服由于电荷积累，导致需要对该晶圆进行重新测试，也未能克服由于积累的电荷过多，造成器件损坏的问题，从而降低测试效率的问题，进而影响月底的出货进度，提高了产品的成本。

中国专利（公开号：CN101847569B）公开了一种以轨迹模型实现晶片允收测试先进工艺控制的系统与方法，包括：在处理中的多个晶片批次上执行一金属层间（IM）WAT；使用一批次取样程序自所述多个晶片批次中选出一晶片批次子集合；通过该晶片批次子集合选出一组取样晶片。该组取样晶片经IM WAT后将提供IM WAT数据。该方法还包括：根据该组取样晶片的IM WAT数据，估算处理中所有晶片批次的所有晶片的末端IM WAT数据，将之提供给一WAT APC程序以控制其中工艺。

该发明能够以轨迹模型实现晶片允收测试先进工艺的控制；但是该发明仍然未能克服由于电荷积累，导致需要对该晶圆进行重新测试，从而降低测试效率的问题，也未能克服由于积累的电荷过多，造成器件损坏的问题，进而影响月底的出货进度，提高了产品的成本。

发明内容

针对上述存在的问题，本发明提供一种晶圆允收测试系统及方法，以克服现有技术中由于电荷积累，导致需要对该晶圆进行重新测试，从而降低测试效率的问题，也克服由于积累的电荷过多，造成器件损坏的问题，提高了测试效率，不会影响月底的出货进度，且降低了产品的成本。

为了实现上述目的，本发明采取的技术方案为：

一种晶圆允收测试系统，包括晶圆允收测试机台，其特征在于，所述系统还包括静电释放模块；

所述静电释放模块位于所述晶圆允收测试机台上，以对所述晶圆允收测试机台进行静电释放。

上述的晶圆允收测试系统，其特征在于，所述静电释放模块包括接地接触垫；

当所述晶圆允收测试机台上的所有针脚与所述接地接触垫电连接时，所述静电释放模块对所述晶圆允收测试机台进行静电释放操作。

上述的晶圆允收测试系统，其特征在于，所述接地接触垫上的电压为0V。

上述的晶圆允收测试系统，其特征在于，所述接地接触垫为所述晶圆允收测试机台的接地模组。

上述的晶圆允收测试系统，其特征在于，所述接地接触垫为所述晶圆允收测试机台的量测模组；

所述量测模组与所述晶圆允收测试机台的高功率电源电连接，并施加0V电压于所述高功率电源，以使所述量测模组上的电压为0V。

一种晶圆允收测试方法，其特征在于，包括：

提供一晶圆允收测试机台；

对所述晶圆允收测试机台进行静电释放操作；

采用所述晶圆允收测试机台进行晶圆允收测试工艺；

再次对所述晶圆允收测试机台进行静电释放操作。

上述的晶圆允收测试方法，其特征在于，所述静电释放操作的时间为0.03s～0.3s。

上述的晶圆允收测试方法，其特征在于，所述晶圆允收测试机台包括接地模组和若干针脚；

所述静电释放操作为：将所有所述针脚与所述接地模组电连接，以完成所述静电释放操作。

上述的晶圆允收测试方法，其特征在于，所述晶圆允收测试机台包括量测模组、高功率电源和若干针脚，且所述量测模组与所述高功率电源电连接；

所述静电释放操作为：将所有所述针脚与所述量测模组电连接，并施加0V电压于所述量测模组，以完成所述静电释放操作。

上述的晶圆允收测试方法，其特征在于，当进行所述静电释放操作时，若干所述针脚上的电压均为0V。

本发明的晶圆允收测试方法通过在晶圆允收测试工艺前增加至少一静电释放操作，且在晶圆允收测试工艺后也增加至少一静电释放操作，使得晶圆在进行晶圆允收测试工艺时，晶圆允收测试机台中的静电均已被释放，从而克服了现有技术中由于电荷积累，导致需要对该晶圆进行重新测试，降低测试效率的问题，也克服了由于积累的电荷过多，造成器件损坏的问题，进而提高了测试效率，不会影响月底的出货进度，进一步的降低了产品的成本。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未刻意按照比例绘制附图，重点在于示出本发明的主旨。

图1是测试异常点和测试正常点的VGID曲线比较示意图；

图2是测试异常点和测试正常点的VDID曲线比较示意图；

图3是本发明实施例1提供的晶圆允收测试系统的结构示意图；

图4是本发明实施例2提供的晶圆允收测试方法的流程示意图。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。

实施例1：

图3是本发明实施例1提供的晶圆允收测试系统的结构示意图；如图所示，晶圆允收测试系统包括晶圆允收测试机台和静电释放模块，且该静电释放模块位于晶圆允收测试机台上，以对晶圆允收测试机台进行静电释放操作。其中，该静电释放模块包括接地接触垫，当晶圆允收测试机台上的所有针脚与接地接触垫电连接时，静电释放模块便对晶圆允收测试机台进行静电释放操作，此时，接地接触垫上的电压为0V。

同时，该接地接触垫为晶圆允收测试机台的接地模组；或者该接地接触垫为晶圆允收测试机台的量测模组，该量测模组与晶圆允收测试机台的高功率电源电连接，并施加0V电压于该高功率电源，以使量测模组上的电压为0V，即：使接地接触垫上的电压为0V。

另外，该静电释放模块的接地接触垫为量测模组时，通过高功率电源和该量测模组，能够通过更大的电流，从而能够得到更好的静电释放效果。

本发明实施例1的晶圆允收测试系统通过增加一静电释放模块，且该静电释放模块位于晶圆允收测试机台上，并且在晶圆进行晶圆允收测试工艺前后，均进行静电释放操作，使得晶圆在进行晶圆允收测试时，晶圆允收测试机台中的静电均已被释放，从而克服了现有技术中由于电荷积累，导致需要对该晶圆进行重新测试，降低测试效率的问题，也克服了由于积累的电荷过多，造成器件损坏的问题，进而提高了测试效率，不会影响月底的出货进度，进一步的降低了产品的成本。

实施例2：

图4是本发明实施例2提供的晶圆允收测试方法的流程示意图；如图所示，在对晶圆进行晶圆允收测试工艺前，首先进行静电释放操作，通过将晶圆允收测试机台中的所有针脚连接至晶圆允收测试机台中的量测模组，并施加0V电压于晶圆允收测试机台中的高功率电源，该高功率电源与量测模组电连接，以使量测模组上的电压为0V，静电释放操作持续时间0.03s～0.3s后，如0.03s、0.13s、0.19s、0.23s、0.29s、0.3s等，断开针脚与量测模组的连接，从而完成静电释放操作；

而后利用晶圆允收测试机台对晶圆进行晶圆允收测试工艺；

最后再次进行静电释放操作，通过将晶圆允收测试机台中的所有针脚连接至晶圆允收测试机台中的量测模组，并施加0V电压于晶圆允收测试机台中的高功率电源，该高功率电源与量测模组电连接，以使量测模组上的电压为0V，同样持续时间0.03s～0.3s后，如0.03s、0.04s、0.15s、0.25s、0.28s、0.3s等，断开针脚与量测模组的连接，从而再次完成静电释放操作。

另外，该静电释放步骤亦可以为：通过将晶圆允收测试机台中的所有针脚连接至晶圆允收测试机台中的接地模组，并持续时间0.03s～0.3s后，如0.03s、0.05s、0.18s、0.21s、0.27s、0.3s等，断开针脚与接地接触垫的连接，从而完成静电释放操作。

本发明实施例2提供的晶圆允收测试方法中，通过在晶圆允收测试工艺前增加至少一静电释放操作，且在晶圆允收测试工艺后也增加至少一静电释放操作，使得晶圆在进行晶圆允收测试工艺时，晶圆允收测试机台中的静电均已被释放，从而克服了现有技术中由于电荷积累，导致需要对该晶圆进行重新测试，降低测试效率的问题，也克服了由于积累的电荷过多，造成器件损坏的问题，进而提高了测试效率，不会影响月底的出货进度，进一步的降低了产品的成本。

综上所述，本发明的晶圆允收测试方法通过在晶圆允收测试工艺前增加至少一静电释放操作，且在晶圆允收测试工艺后也增加至少一静电释放操作，使得晶圆在进行晶圆允收测试工艺时，晶圆允收测试机台中的静电均已被释放，从而克服了现有技术中由于电荷积累，导致需要对该晶圆进行重新测试，降低测试效率的问题，也克服了由于积累的电荷过多，造成器件损坏的问题，进而提高了测试效率，不会影响月底的出货进度，进一步的降低了产品的成本。

本领域技术人员应该理解，本领域技术人员结合现有技术以及上述实施例可以实现所述变化例，在此不予赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种晶圆允收测试系统，包括晶圆允收测试机台，其特征在于，所述系统还包括静电释放模块；

所述静电释放模块位于所述晶圆允收测试机台上，以对所述晶圆允收测试机台进行静电释放。

2.如权利要求1所述的晶圆允收测试系统，其特征在于，所述静电释放模块包括接地接触垫；

当所述晶圆允收测试机台上的所有针脚与所述接地接触垫电连接时，所述静电释放模块对所述晶圆允收测试机台进行静电释放操作。

3.如权利要求2所述的晶圆允收测试系统，其特征在于，所述接地接触垫上的电压为0V。

4.如权利要求2所述的晶圆允收测试系统，其特征在于，所述接地接触垫为所述晶圆允收测试机台的接地模组。

5.如权利要求2所述的晶圆允收测试系统，其特征在于，所述接地接触垫为所述晶圆允收测试机台的量测模组；

所述量测模组与所述晶圆允收测试机台的高功率电源电连接，并施加0V电压于所述高功率电源，以使所述量测模组上的电压为0V。

6.一种晶圆允收测试方法，其特征在于，包括：

提供一晶圆允收测试机台；

对所述晶圆允收测试机台进行静电释放操作；

采用所述晶圆允收测试机台进行晶圆允收测试工艺；

再次对所述晶圆允收测试机台进行静电释放操作。

7.如权利要求6所述的晶圆允收测试方法，其特征在于，所述静电释放操作的时间为0.03s～0.3s。

8.如权利要求6所述的晶圆允收测试方法，其特征在于，所述晶圆允收测试机台包括接地模组和若干针脚；

所述静电释放操作为：将所有所述针脚与所述接地模组电连接，以完成所述静电释放操作。

9.如权利要求6所述的晶圆允收测试方法，其特征在于，所述晶圆允收测试机台包括量测模组、高功率电源和若干针脚，且所述量测模组与所述高功率电源电连接；

所述静电释放操作为：将所有所述针脚与所述量测模组电连接，并施加0V电压于所述量测模组，以完成所述静电释放操作。

10.如权利要求8或9中任意一项所述的晶圆允收测试方法，其特征在于，当进行所述静电释放操作时，若干所述针脚上的电压均为0V。

Images