CN102751263A - 一种防静电的集成电路结构 - Google Patents

一种防静电的集成电路结构 Download PDF

Info

Publication number
CN102751263A
CN102751263A CN2012102646419A CN201210264641A CN102751263A CN 102751263 A CN102751263 A CN 102751263A CN 2012102646419 A CN2012102646419 A CN 2012102646419A CN 201210264641 A CN201210264641 A CN 201210264641A CN 102751263 A CN102751263 A CN 102751263A
Authority
CN
China
Prior art keywords
integrated circuit
static
circuit structure
sample
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102646419A
Other languages
English (en)
Inventor
王炯
尹彬锋
周柯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2012102646419A priority Critical patent/CN102751263A/zh
Publication of CN102751263A publication Critical patent/CN102751263A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Elimination Of Static Electricity (AREA)

Abstract

一种防静电的集成电路结构，包括：封装衬底，所述封装衬底包括多个引脚；导电线，连接所述多个引脚，并围绕所述封装衬底设置。本发明提出一种防静电的集成电路结构，通过用导电胶对陶瓷基座所有引脚短接，来防止静电对陶瓷基座中的样品造成损伤。通过这种方法，可以避免样品从封装到上板测试整个过程中受到静电损伤。

Description

一种防静电的集成电路结构
技术领域
本发明涉及半导体集成电路领域，且特别涉及一种防静电的集成电路结构。
背景技术
静电放电(electrostatic discharge，ESD)是由一非传导表面瞬间所放的静态电流，其将造成集成电路中半导体元件以及其它电子元件的破坏，当集成电路发生静电放电时非常容易损坏，而当静电释放时对于人体而言，感受可能只是短暂的。不过对于集成电路而言，所造成的损坏却常是永久性难以复原。静电放电所产生的能量通常大到足以摧毁集成电路的线路，引起集成电路的完全失效，或造成集成电路以不可测的方式运作，或是使得集成电路内产生缺陷而导致集成电路的寿命缩短。
静电放电现象可能在任何时刻发生，不过大部分的静电放电现象是发生在集成电路于晶圆上制造的阶段，或者是集成电路封装与固定于电路板上的阶段。
一个典型的IC封装包括一连接于半导体芯片的陶瓷基座或其它封装衬底。此半导体芯片包括一具有多个主动接合垫与外部元件连接的集成电路。陶瓷基座或其它封装衬底包括多个引脚或其它接点，此其它接点与形成于半导体芯片上的集成电路的个别接合垫相连接。
在场中的处理，安装，测试以及使用期间，连接式引脚以及非连接式引脚都同样有可能受到静电放电所影响，即被电流摧毁。当其中一引脚受到ESD影响时，将导致其邻接其未被电流摧毁的引脚造成ESD故障。更特别的是，当无金属线型的引脚受到ESD影响时，因耦合效应，此静电放电穿过邻接的连接型引脚到接合垫以及其集成电路上，而破坏了集成电路的主动电路元件。
一般多利用外加组件来吸收释放静电以保护集成电路使其免于受到静电放电现象的破坏，此外加组件不会造成集成电路运作的不良影响。外加组件可为简单的保险丝，二极管或是较复杂的电路，例如接地的N型金属氧化物半导体晶体管(NMOS)或者二级晶体管。不过对于高性能高频的集成电路而言，静电放电保护电路的电容却会限制并降低集成电路的效能。
目前对测试过程中静电的保护主要是通过优化测试环境，比如优化环境的温度湿度来降低静电产生的概率，但是静电产生的原因实在太多了，目前依然有大量样品受到静电的破坏。
发明内容
本发明提出一种防静电的集成电路结构，通过用导电胶对陶瓷基座所有引脚短接，来防止静电对陶瓷基座中的样品造成损伤。通过这种方法，可以避免样品从封装到上板测试整个过程中受到静电损伤。
为了达到上述目的，本发明提出一种防静电的集成电路结构，包括：
封装衬底，所述封装衬底包括多个引脚；
导电线，连接所述多个引脚，并围绕所述封装衬底设置。
进一步的，所述封装衬底为陶瓷基座。
进一步的，所述导电线为导电胶。
进一步的，所述导电胶为带粘性的可撕除式导电胶带。
在没有导电胶短接所有引脚的时候，静电只能通过待测样品传导，从而损坏样品。本发明提出的防静电的集成电路结构，把陶瓷基座设计成有导电胶短接后，静电会优先通过小电阻的外围电路进行传导，从而起到保护样品免受静电破坏。
附图说明
图1所示为本发明较佳实施例的防静电的集成电路结构示意图。
图2所示为现有技术和本发明静电放电现象的对比示意图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
请参考图1，图1所示为本发明较佳实施例的防静电的集成电路结构示意图。本发明提出一种防静电的集成电路结构，包括：封装衬底100，所述封装衬底100包括多个引脚200；导电线300，连接所述多个引脚200，并围绕所述封装衬底100设置。
进一步的，所述封装衬底100为陶瓷基座，所述导电线300为导电胶，所述导电胶为带粘性的可撕除式导电胶带。
本发明通过导电胶将陶瓷基座的各个引脚短接的方式，在待测器件外围组成一个小电阻的保护电路，从而保证在任何时候落在封装样品的静电都会通过外围保护电路进行传导而不会伤及待测样品。本发明实现了从封装，运输，到操作人员把样品载入测试机台这一系列过程中，达到全程保护样品免受静电破坏的目的。
请参考图2，图2所示为现有技术和本发明静电放电现象的对比示意图。在没有导电胶短接所有引脚的时候，静电ESD只能通过待测样品DUT传导，从而损坏样品。如果把陶瓷基座设计成有导电胶短接后，静电会优先通过小电阻的外围电路进行传导，从而起到保护样品免受静电破坏。
本发明的最明显特征就是在传统的陶瓷基座基础上多加了一根导电胶，而且导电胶把所有的引脚都连接起来达到了短接的效果，这样当测试样品与陶瓷基座的PCB触点完成金属线键合后，就不再惧怕ESD的破坏，因为此时在待测样品外围组成一个小电阻的保护电路，从而保证在任何时候落在待测样品的静电都会通过外围保护电路进行传导而不会伤及到待测样品。
只要在陶瓷基座传统的生产工序之后再多加一步，就是用带粘性的导电胶把陶瓷基座的引脚依次连接起来，达到各引脚短接的效果就可以了。然后在后续的样品封装运输和载入到测试机台这一系列操作过程中都可以起到对ESD的保护作用，直到样品载入到设备以后，再把导电胶撕掉就可以进行常规的测试了。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (4)

1.一种防静电的集成电路结构，其特征在于，包括：
封装衬底，所述封装衬底包括多个引脚；
导电线，连接所述多个引脚，并围绕所述封装衬底设置。
2.根据权利要求1所述的防静电的集成电路结构，其特征在于，所述封装衬底为陶瓷基座。
3.根据权利要求1所述的防静电的集成电路结构，其特征在于，所述导电线为导电胶。
4.根据权利要求3所述的防静电的集成电路结构，其特征在于，所述导电胶为带粘性的可撕除式导电胶带。
CN2012102646419A 2012-07-27 2012-07-27 一种防静电的集成电路结构 Pending CN102751263A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012102646419A CN102751263A (zh) 2012-07-27 2012-07-27 一种防静电的集成电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012102646419A CN102751263A (zh) 2012-07-27 2012-07-27 一种防静电的集成电路结构

Publications (1)

Publication Number Publication Date
CN102751263A true CN102751263A (zh) 2012-10-24

Family

ID=47031319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102646419A Pending CN102751263A (zh) 2012-07-27 2012-07-27 一种防静电的集成电路结构

Country Status (1)

Country Link
CN (1) CN102751263A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103344898A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 晶圆允收测试系统及方法
CN104020407A (zh) * 2013-03-01 2014-09-03 深圳市海洋王照明工程有限公司 一种集成电路静电防护性能的测试方法
CN104614664A (zh) * 2015-01-29 2015-05-13 晶焱科技股份有限公司 消除静电的测试方法
CN111627891A (zh) * 2020-06-05 2020-09-04 中芯集成电路（宁波）有限公司 半导体结构及芯片的封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits
US5424896A (en) * 1993-08-12 1995-06-13 Lsi Logic Corporation Semiconductor package electrostatic discharge damage protection
US5562489A (en) * 1994-07-20 1996-10-08 Polaroid Corporation Electrostatic discharge protection device
US6143586A (en) * 1998-06-15 2000-11-07 Lsi Logic Corporation Electrostatic protected substrate
CN1379468A (zh) * 2001-04-03 2002-11-13 华邦电子股份有限公司 芯片的静电保护装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits
US5424896A (en) * 1993-08-12 1995-06-13 Lsi Logic Corporation Semiconductor package electrostatic discharge damage protection
US5562489A (en) * 1994-07-20 1996-10-08 Polaroid Corporation Electrostatic discharge protection device
US6143586A (en) * 1998-06-15 2000-11-07 Lsi Logic Corporation Electrostatic protected substrate
CN1379468A (zh) * 2001-04-03 2002-11-13 华邦电子股份有限公司 芯片的静电保护装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104020407A (zh) * 2013-03-01 2014-09-03 深圳市海洋王照明工程有限公司 一种集成电路静电防护性能的测试方法
CN104020407B (zh) * 2013-03-01 2016-12-28 深圳市海洋王照明工程有限公司 一种集成电路静电防护性能的测试方法
CN103344898A (zh) * 2013-06-27 2013-10-09 上海华力微电子有限公司 晶圆允收测试系统及方法
CN103344898B (zh) * 2013-06-27 2016-01-27 上海华力微电子有限公司 晶圆允收测试系统及方法
CN104614664A (zh) * 2015-01-29 2015-05-13 晶焱科技股份有限公司 消除静电的测试方法
CN104614664B (zh) * 2015-01-29 2018-03-23 晶焱科技股份有限公司 消除静电的测试方法
CN111627891A (zh) * 2020-06-05 2020-09-04 中芯集成电路（宁波）有限公司 半导体结构及芯片的封装方法

Similar Documents

Publication Publication Date Title
JP5972473B2 (ja) スタック型マルチチップ集積回路の静電気保護
CN103795049A (zh) 使用i/o焊盘的esd保护方案
US20100258949A1 (en) Reduced Susceptibility To Electrostatic Discharge During 3D Semiconductor Device Bonding and Assembly
CN104865412A (zh) 芯片测试板和芯片测试方法
JP2003518745A (ja) 除去可能なｅｓｄ保護を有する集積回路
US9882377B2 (en) Electrostatic discharge protection solutions
US9853446B2 (en) Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection
JP2012007978A (ja) 半導体集積回路
CN102751263A (zh) 一种防静电的集成电路结构
US9224702B2 (en) Three-dimension (3D) integrated circuit (IC) package
US9147675B2 (en) Integrated circuit
US20140334045A1 (en) Circuit and a method for electrostatic discharge protection
US8441278B2 (en) Stacked semiconductor device and method of connection test in the same
US20060061378A1 (en) Semiconductor device with test circuit disconnected from power supply connection
TWI387024B (zh) 半導體裝置以及修改積體電路的方法
US9019672B2 (en) Chip with electrostatic discharge protection function
CN107910309B (zh) 一种隔离式焊盘以及包括该焊盘的芯片
US20070057346A1 (en) Semiconductor device having ESD protection with fuse
KR100942956B1 (ko) 에스씨알 회로를 이용한 정전기 방전 장치
JPH09199672A (ja) 半導体集積回路装置及びその検査方法
CN103730376A (zh) 封装测试方法
Righter et al. Non-EOS root causes of EOS-like damage
CN114864556A (zh) 用于静电放电保护的装置及其制造方法
CN102231937A (zh) 一种接口器件防esd之电路板
JP5683403B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121024