CN103312307B - 时钟频偏检测方法及装置 - Google Patents

Abstract

本发明涉及一种时钟频偏检测方法及装置，所述方法包括：利用输入的被测时钟信号产生检测信号；对所述检测信号进行延时，使所述检测信号产生传输延时；确定所述被测时钟信号的时钟周期与所述传输延时的大小关系，判断所述被测时钟信号的频偏是否正常。本发明提供的时钟频偏检测方法及装置，检测周期短，消耗资源少，能够快速检测出时钟频偏，实现高精度检测，适用于集成电路、实时监控系统。

Description

时钟频偏检测方法及装置

技术领域

本发明涉及通信技术领域，尤其涉及一种时钟频偏检测方法及装置。

背景技术

数字电路是以数字时钟为基础进行工作，数字时钟的紊乱会导致数字电路出现紊乱。时钟器件的物理结构、硬件设计、现网应用环境决定了时钟频率偏移（简称时钟频偏），时钟频偏是最常见的失效模式。

现有的时钟频偏检测方法主要有以下几种：一是通过在逻辑器件中设置计数器，将被测时钟分频后，用一个高频时钟驱动计数器对分频后的被测时钟的周期进行检测。根据消耗资源和失效的效果可以细分为两类检测：1、时钟有无检测：消耗的资源少，检测周期短，但测试结果只能现实时钟是否丢失。2、时钟频偏检测：测试结果能进行时钟频率准确度定性分析，但消耗的资源多，检测周期长。二是利用与被测时钟相同频率的检测时钟，对两者的相位差进行时间积分，通过判断积分的结果识别被测时钟的频偏。该方法的检测依靠频差在时域的积分，微小的被测时钟小频偏情况下，与检测时钟的频差小，因此需要依赖较长的时间完成积分位。当观察的故障相位确定的情况下，检测周期与频差是倒数关系，因此不同的频差下检测时间不固定，不适用于实时监控系统。三是利用滤波器对时钟信号的频谱进行过滤，进而实现频偏检测。将被测时钟信号输入到带通滤波器，带通滤波器的上限截止频率根据所需检测精度的正向频偏灵敏度确定，带通滤波器的下限截止频率根据所需检测精度的负向频偏灵敏度确定的带宽与时钟信号所需检测精度确定，将带通滤波器输出的基频正弦信号转换为同频方波信号，检测是否有方波信号输出，如果没有检测到方波信号输出，则确定所述时钟信号出现故障。这种方式对于滤波器要求高，不适用于集成电路，而且滤波器的输入和输出存在延时，不适用更快速度检测要求。

发明内容

本发明的目的是提供一种时钟频偏检测方法及装置，检测周期短，消耗资源少，能够快速检测出时钟频偏，实现高精度检测，适用于集成电路、实时监控系统。

为实现上述目的，本发明第一方面提供了一种时钟频偏检测方法，所述方法包括：

利用输入的被测时钟信号产生检测信号；

对所述检测信号进行延时，使所述检测信号产生传输延时；

确定所述被测时钟信号的时钟周期与所述传输延时的大小关系，判断所述被测时钟信号的频偏是否正常。

结合第一方面，在第一方面的第一种可能的实施方式中，所述检测信号为01序列。

结合第一方面的第一种可能的实施方式，在第一方面的第二种可能的实施方式中，所述01序列的变化周期为所述被测时钟信号的2倍。

结合第一方面，在第一方面的第三种可能的实施方式中，所述确定所述传输延时与被测时钟信号的大小关系，包括：

在所述被测时钟信号的当前时钟有效时，对所述检测信号采样，得到第一采样值；

在所述被测时钟信号的下一个时钟有效时，对延时后的所述检测信号采样，得到第二采样值；

如果所述第一采样值与第二采样值一致，所述被测时钟信号的时钟周期大于所述传输延时，所述被测时钟信号的频率小于所述传输延时的频率；

如果所述第一采样值与第二采样值不一致，所述被测时钟信号的时钟周期小于所述传输延时，所述被测时钟信号的频率大于所述传输延时的频率。

结合第一方面，在第一方面的第四种可能的实施方式中，所述对所述检测信号进行延时，使所述检测信号产生传输延时，包括：

对所述检测信号进行第一组延时，使所述检测信号产生第一传输延时，所述第一传输延时小于所述被测时钟的额定周期；

对所述检测信号进行第二组延时，使所述检测信号产生第二传输延时，所述第二传输延时大于所述被测时钟的额定周期。

结合第一方面的第四种可能的实施方式，在第一方面的第五种可能的实施方式中，所述判断所述被测时钟信号的频偏是否正常，包括：

如果所述被测时钟的周期小于所述第一传输延时，判断为所述被测时钟的频偏过大；

如果所述被测时钟的周期大于所述第二传输延时，判断为所述被测时钟的频偏过小；

如果所述被测时钟的周期大于第一传输延时且小于所述第二传输延时，判断为所述被测时钟的频偏正常。

结合第一方面，在第一方面的第六种可能的实施方式中，对所述检测信号进行延时，使所述检测信号产生传输延时，包括：

分别对所述检测信号进行两组以上的延时，使所述检测信号产生多个传输延时；

所述确定所述被测时钟信号的时钟周期与所述传输延时的大小关系，判断所述被测时钟信号的频偏是否正常，包括：

分别确定所述被测时钟信号的时钟周期与所述多个传输延时的大小关系，判断所述被测时钟信号的频偏是否正常。

结合第一方面的第六种可能的实施方式，在第一方面的第七种可能的实施方式中，在所述分别确定所述被测时钟信号的时钟周期与所述多个传输延时的大小关系之后，还包括：

确定所述被测时钟信号的时钟周期所处的区间；

统计所述被测时钟信号的时钟周期所处的区间的变化规律，计算所述被测时钟信号的时钟抖动。

第二方面，本发明还提供了一种时钟频偏检测装置，所述装置包括：检测信号发生模块、延时模块、比较模块和判断模块；

所述检测信号发生模块，用于利用输入的被测时钟信号产生检测信号；

所述延时模块，与所述检测信号发生模块相连接，用于对所述检测信号发生模块产生的所述检测信号进行延时，使所述检测信号产生传输延时；

所述比较模块，与所述检测信号发生模块和所述延时模块相连接，用于确定所述被测时钟信号的时钟周期与所述延时模块产生的所述传输延时的大小关系；

所述判断模块，与所述比较模块相连接，用于根据所述比较模块确定的所述被测时钟信号的时钟周期与所述传输延时的大小关系，判断所述被测时钟信号的频偏是否正常。

结合第二方面，在第二方面的第一种可能的实施方式中，所述检测信号发生模块包括触发器和非门，所述非门的输出端与所述触发器的数据输入端相连接，所述D触发器的数据输出端与所述非门的输入端相连接，所述D触发器的时钟输入端与所述被测时钟信号相连接。

结合第二方面，在第二方面的第二种可能的实施方式中，所述延时模块为布设的线路和/或延时器芯片。

结合第二方面，在第二方面的第三种可能的实施方式中，所述比较模块具体用于比较在所述被测时钟信号的当前时钟有效时对所述检测信号采样得到的第一采样值与在所述被测时钟信号的下一个时钟有效时对延时后的所述检测信号采样得到的第二采样值是否一致，如果一致，所述被测时钟信号的时钟周期大于所述传输延时，所述被测时钟信号的频率小于所述传输延时的频率；否则，所述被测时钟信号的时钟周期小于所述传输延时，所述被测时钟信号的频率大于所述传输延时的频率。

结合第二方面，在第二方面的第四种可能的实施方式中，所述延时模块包括第一延时单元和第二延时单元；

所述第一延时单元，用于对所述检测信号发生模块产生的所述检测信号进行第一组延时，使所述检测信号产生第一传输延时，所述第一传输延时小于所述被测时钟的额定周期；

所述第二延时单元，用于对所述检测信号发生模块产生的所述检测信号进行第二组延时，使所述检测信号产生第二传输延时，所述第二传输延时大于所述被测时钟的额定周期；

所述比较模块包括第一比较模块和第二比较模块；

所述第一比较单元，用于确定所述被测时钟信号的时钟周期与所述第一延时模块产生的所述第一传输延时的大小关系；

所述第二比较单元，用于确定所述被测时钟信号的时钟周期与所述第二延时模块产生的所述第二传输延时的大小关系。

结合第二方面的第四种可能的实施方式，在第二方面的第五种可能的实施方式中，如果所述第一比较模块确定出所述被测时钟的周期小于所述第一传输延时，所述判断模块则判断为所述被测时钟的频偏过大；

如果所述第二比较模块确定出所述被测时钟的周期大于所述第二传输延时，所述判断模块则判断为所述被测时钟的频偏过小；

如果所述第一比较模块确定出所述被测时钟的周期大于第一传输延时且所述第二比较模块确定出所述被测时钟的周期小于所述第二传输延时，所述判断模块则判断为所述被测时钟的频偏正常。

结合第二方面，在第二方面的第五种可能的实施方式中，所述装置包括两个以上延时模块和比较模块；

所述两个以上延时模块分别用于对所述检测信号进行延时，产生多个传输延时；

所述两个以上比较模块分别用于确定所述被测时钟信号的时钟周期与所述多个传输延时的大小关系。

结合第二方面的第五种可能的实施方式，在第二方面的第六种可能的实施方式中，所述判断模块还用于在多个所述比较模块确定所述被测时钟信号的时钟周期与所述多个传输延时的大小关系之后，确定所述被测时钟信号的时钟周期所处的区间；

所述装置还包括：

统计模块，用于统计所述判断模块确定的所述被测时钟信号的时钟周期所处的区间的变化规律，计算所述被测时钟信号的时钟抖动。

本发明提供的时钟频偏检测方法及装置，在当前时钟周期结束后即可完成对时钟频偏的检测，能够快速检测出时钟频偏，检测周期短，消耗资源少，可实现高精度检测。

附图说明

图1为本发明实施例一提供的时钟频偏检测方法流程图；

图2为本发明实施例一提供的确定传输延时与被测时钟信号大小关系的方法流程图；

图3为本发明实施例二提供的时钟频偏检测装置示意图；

图4为本发明实施例二提供的一种时钟频偏检测装置的电路原理图；

图5为图4中各信号点的一种时序关系示意图。

具体实施方式

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

本发明实施例提供的时钟频偏检测方法及装置，适用于各种数字电路中各时钟器件的时钟频偏检测，可以快速有效地检测出由于时钟器件的物理结构、硬件设计、应用环境等原因产生的时钟频偏，实现高精度检测，适用于集成电路、实时监控系统。

实施例一

图1是本实施例提供的时钟频偏检测方法流程图，如图1所示，本发明的时钟频偏检测方法包括：

S101、利用输入的被测时钟信号产生检测信号。

利用输入的被测时钟信号通过触发器和逻辑非门可以产生0/1周期序列，将该周期序列作为检测信号。对于单沿触发的触发器来说，例如上升沿触发的D触发器，产生的检测信号的周期为输入的被测时钟信号的2倍。对于双沿触发的触发器，则产生的检测信号的周期等于被测时钟信号。

S102、对所述检测信号进行延时，使所述检测信号产生传输延时。

利用布设的线路或者延时器芯片或者现场可编程逻辑门阵列（FPGA）进行编程设定，对检测信号进行延时，产生固定时长的传输延时Tdelay。所述传输延时通常是由工艺参数决定的，由线路的长度、线路的物理结构、延时器芯片的参数或者FPGA中程序所设定的参数来确定，当检测装置制作完成时，由此产生的传输延时的值是固定的，本发明以电路的传输延时作为检测标准。

S103、确定所述被测时钟信号的时钟周期与所述传输延时的大小关系，判断所述被测时钟信号的频偏是否正常。

图2是本实施例提供的确定传输延时与被测时钟信号的大小关系的方法流程图，如图2所示，具体包括：

S1031、在被测时钟信号的当前时钟有效时，对检测信号采样，得到第一采样值。

S1032、在被测时钟信号的下一个时钟有效时，对延时后的检测信号采样，得到第二采样值。

S1033、判断第一采样值与第二采样值是否一致，如果一致，进入S1034，否则进入S1035。

S1034、所述被测时钟信号的时钟周期大于所述传输延时，所述被测时钟信号的频率小于所述传输延时的频率。

S1035、所述被测时钟信号的时钟周期小于所述传输延时，所述被测时钟信号的频率大于所述传输延时的频率。

对于仅需要被测时钟信号的时钟频率不大于预设阈值或者时钟频率不小于预设阈值即可认为是频偏正常的电路来说，则通过工艺设计或编程调试的方式，使检测电路的传输延时的频率满足要求即可。例如，可以使检测电路的传输延时接近被测时钟信号所要求的预设周期阈值，由于周期与频率互为倒数关系，即可判断出被测时钟信号的时钟频率偏移是否正常，符合要求。

可选的，本发明实施例可以利用双边检测的方式进行检测，通过设置时钟频偏的上限检测点和下限检测点，判断被测时钟信号的周期或频率是否满足要求，从而确定被测时钟信号的频偏是否正常。具体地，在S102中包括：S1021、对所述检测信号进行第一组延时，使所述检测信号产生第一传输延时，所述第一传输延时小于所述被测时钟的额定周期。S1022、对所述检测信号进行第二组延时，使所述检测信号产生第二传输延时，所述第二传输延时大于所述被测时钟的额定周期。

S103中分别确定所述被测时钟的周期与第一传输延时、第二传输延时的大小关系，根据确定的大小关系判断被测时钟信号的频偏是否正常。如果所述被测时钟的周期小于所述第一传输延时，判断为所述被测时钟的频偏过大；如果所述被测时钟的周期大于所述第二传输延时，判断为所述被测时钟的频偏过小；如果所述被测时钟的周期大于第一传输延时且小于所述第二传输延时，判断为所述被测时钟的频偏正常。

另外，本发明实施例还可以利用多级离散检测的方式进行检测，通过设置多个时钟频偏的检测点形成离散的多个检测区间，判断被测时钟信号的周期或频率处于哪个检测区间，从而确定被测时钟信号的频偏是否正常。具体地，在S102中分别对所述检测信号进行两组以上的延时，使所述检测信号产生多个传输延时；S103则分别确定所述被测时钟信号的时钟周期与所述多个传输延时的大小关系，进而判断所述被测时钟信号的频偏是否正常。对于不同检测要求的被测时钟信号，本发明可以准确地检测出被测时钟信号的周期或频率是否处于对应的检测区间内。

由于本发明的检测方法仅需要一个或两个检测时钟周期即可确定被测时钟周期的频率或者周期所处的区间，因而通过本发明的方法，可以连续地检测出不同时刻的被测时钟信号的时钟周期所处的区间，因而可以统计所述被测时钟信号的时钟周期所处的区间的变化规律，从而计算所述被测时钟信号的时钟抖动，可以有效地侦测存在时钟抖动的被测时钟信号。总的而言，设置的检测点越多，检测区间越多，表明量化级别越精细，统计后计算得到的时钟抖动也越准确。

本发明实施例提供的时钟频偏检测方法，可以使用触发器之间线路或可编程芯片的延时作为检测基准，对输入的被测时钟信号的频率或周期进行反向观察，可以快速高精度地完成频偏检测，消耗的资源少，检测周期短，适用于各集成电路、实时监控系统。

以上是对本发明所提供的时钟频偏检测方法进行的详细描述，下面对本发明提供的时钟频偏检测装置进行详细描述。

实施例二

图3是本实施例提供的时钟频偏检测装置示意图，如图3所示，本发明的时钟频偏检测装置包括：检测信号发生模块10、延时模块20、比较模块30和判断模块40。

检测信号发生模块10用于利用输入的被测时钟信号产生检测信号。

检测信号发生模块10包括触发器和非门，利用输入的被测时钟信号通过触发器和逻辑非门可以产生0/1周期序列，将该周期序列作为检测信号。如果检测信号发生模块10采用单沿触发的触发器，例如上升沿触发的D触发器，则产生的检测信号的周期为输入的被测时钟信号的2倍。如果检测信号发生模块10采用双沿触发的触发器，则产生的检测信号的周期等于被测时钟信号。

延时模块20与检测信号发生模块10相连接，用于检测信号发生模块10发生模块产生的所述检测信号进行延时，使所述检测信号产生传输延时。

延时模块20可以是布设的线路或者是延时器芯片或者FPGA。利用布设的线路或者延时器芯片或者FPGA进行编程设定，对检测信号发生模块10产生的检测信号进行延时，产生固定时长的传输延时。传输延时通常是由工艺参数决定的，由线路的长度、线路的物理结构、延时器芯片的参数或者FPGA中程序所设定的参数来确定，当检测装置制作完成时，由此产生的传输延时的值是固定的，本发明以电路的传输延时作为检测标准。

比较模块30与检测信号发生模块10和延时模块20相连接，用于确定所述被测时钟信号的时钟周期与延时模块20产生的所述传输延时的大小关系。

比较模块30具体用于比较在所述被测时钟信号的当前时钟有效时对所述检测信号采样得到的第一采样值与在所述被测时钟信号的下一个时钟有效时对延时后的所述检测信号采样得到的第二采样值是否一致。如果一致，所述被测时钟信号的时钟周期大于所述传输延时，所述被测时钟信号的频率小于所述传输延时的频率。否则，所述被测时钟信号的时钟周期小于所述传输延时，所述被测时钟信号的频率大于所述传输延时的频率。

判断模块40与比较模块30相连接，用于根据比较模块30确定的所述被测时钟信号的时钟周期与所述传输延时的大小关系，判断所述被测时钟信号的频偏是否正常。

图4是本实施例提供的一种时钟频偏检测装置的电路原理图，如图4所示，该时钟频偏检测装置的电路是采用双边检测的方式进行检测，利用电路设置上限检测点和下限检测点。本实施例中利用若干个触发器和逻辑门来实现时钟频偏的检测，构成包括检测信号发生模块、第一延时模块、第二延时模块、第一比较模块、第二比较模块和判断模块的电路。在本实施例中采用上升沿触发的D触发器，输入的被测时钟信号与每一个D触发器的时钟输入端相连接。触发器D1的数据输入端与非门NOT1的输出端相连接，非门NOT1的输入端与触发器D1的数据输出端相连接，触发器D1的数据输出端与触发器D2、触发器D3的数据输入端相连接，触发器D2的数据输出端与异或门XOR1的一个输入端相连接，异或门XOR1的另一个输入端与触发器D1的数据输出端相连接，触发器D3的数据输出端与异或门XOR2的一个输入端相连接，异或门XOR2的另一个输入端与触发器D1的数据输出端相连接。异或门XOR1的输出端与触发器D4的数据输入端相连接，异或门XOR2的输出端与触发器D5的数据输入端相连接，触发器D4的数据输出端、触发器D5的数据输出端分别与异或门XOR3的两个输入端相连接，异或门XOR3的输出端作为检测结果输出端。

通过非门NOT1和触发器D1构成的检测信号发生模块，对输入的被测时钟信号进行处理，产生周期为被测时钟信号的2倍的0/1周期序列，以此作为检测信号。该检测信号经过由触发器D2和布设的线路构成的第一延时模块进行延时，产生小于被测时钟的额定周期的第一传输延时。该检测信号经过由触发器D3和布设的线路构成的第二延时模块进行延时，产生大于被测时钟的额定周期的第二传输延时。第一传输延时、第二传输延时分别为设置的被测时钟信号的时钟周期的下限监测点和上限检测点。利用异或门XOR1比较经过第一延时模块延时后的检测信号与延时前检测信号（前后的信号之间有所述第一传输延时的延时）的时序值是否一致，而后经过触发器D4，仅采样在被测时钟信号的上升沿的比较结果输出。如果被测时钟信号的周期小于第一传输延时，则触发器D4的数据输出端输出结果为1。如果被测时钟信号的周期大于第一传输延时，则触发器D4的数据输出端输出结果为0。同理，如果被测时钟信号的周期小于第二传输延时，则触发器D5的数据输出端输出结果为1。如果被测时钟信号的周期大于第二传输延时，则触发器D5的数据输出端输出结果为0。这样，异或门XOR1与触发器D4构成的第一比较模块，异或门XOR2与触发器D5构成的第二比较模块。异或门XOR3作为判断模块判断被测时钟信号的频偏是否正常。

如果第一比较模块确定出被测时钟的周期小于第一传输延时，此时第二比较模块也可以确定出被测时钟的周期小于第二传输延时，判断模块则判断为被测时钟的频偏过大。如果第二比较模块确定出被测时钟的周期大于第二传输延时，此时第一比较模块也可以确定出被测时钟的周期大于第一传输延时，判断模块则判断为被测时钟的频偏过小。如果第一比较模块确定出被测时钟的周期大于第一传输延时且第二比较模块确定出被测时钟的周期小于第二传输延时，判断模块则判断为被测时钟的频偏正常。

图5是图4中各信号点的一种时序关系示意图，图5中CLK为被测时钟信号，1表示非门NOT1的输出端的信号，2表示触发器D1的数据输出端的信号，31表示触发器D2的数据输出端的信号，32表示触发器D3的数据输出端的信号，41表示异或门XOR1的输出端的信号，42表示XOR2的输出端的信号。T_CLK表示被测时钟信号的周期，T_INV表示从触发器D1的数据输出端至非门NOT1的输入端的线路以及非门NOT1所产生的信号延时（延迟时间），T_D1表示触发器D1所产生的信号延时，T_D2表示触发器D2以及从触发器D1的数据输出端至触发器D2的数据输入端的线路所产生的信号延时，即为第一传输延时，T_D3表示触发器D3以及从触发器D1的数据输出端至触发器D3的数据输入端的线路所产生的信号延时，即为第二传输延时。当CLK上升沿触发时，如果延时模块之前发送的数据（即标号为2的时序）采样值为1，传输延时是指将当前状态的数据传输变为延时模块之后的数据（即标号为31或32的时序）所需要的时间，即跳变为1所需要的时间。可以看出，如果传输延时小于被测时钟周期，在下一个上升沿到来之前，延时模块之后的数据采样值可以跳变为与延时模块之前的数据采样值Q’（n）=Q（n），而延时模块之前的数据采样值已经改变为Q（n+1），当下一个上升沿到来时，延时模块之前的数据采样值Q（n+1）与延时模块之后的数据采样值Q’（n）=Q（n）不一致，如2和31，在上升沿时一个为0一个为1。与此相反，如果传输延时大于被测时钟周期，则在下一个上升沿到来之前，延时模块之后的数据采样值均不能跳变为与延时模块之前的数据采样值Q’（n）=Q（n-1），而延时模块之前的数据采样值已经改变为Q（n+1），当下一个上升沿到来时，延时模块之前的数据采样值Q（n+1）与延时模块之后的数据采样值Q’（n）=Q（n-1）一致，如2和32，在上升沿时两个均为0或均为1。当被测时钟信号的周期处于第一传输延时与第二传输延时之间时，两个比较模块的结果稳定之后是相反的，一个为1一个为0，因而再经过异或处理之后，即可得到检测结果为1，表示被测时钟信号的频偏正常。当被测时钟信号的周期小于第一传输延时或者大于第二传输延时时，两个比较模块的结果稳定之后是相同的，同时为0或1，再经过异或处理之后，即可得到检测结果为0，表示被测时钟信号的频偏过大或过小。

如果被测时钟信号的周期发生改变，会影响图5中各信号的周期跟着变化，然而，数据传输延时是固定的，由线路工艺或编程所确定，因而，本发明可以通过设置传输延时的上下限来有效检测频偏。

举个例子，对于检测125Mhz时钟的实例中，通过设置上限检测门限（Qn到Qn_1的数据延时）为7.5ns,下限检测门限（Qn到Qn_1的数据延时）为8.5ns，这样就实现了对于该被测时钟+/-6.25%门限的频偏检测。

可选的，在电路中设置两组以上的延时模块，分别进行不同时长的传输延时，即可对时钟周期的长度进行离散分级。可以确定时钟周期所处的区间，通过统计被测时钟信号的时钟周期所处的区间的变化规律，计算被测时钟信号的时钟抖动。

具体地，该装置还包括统计模块。利用多个延时模块分别用于对检测信号进行延时，产生多个传输延时。多个比较模块分别用于确定被测时钟信号的时钟周期与所述多个传输延时的大小关系。在多个比较模块确定所述被测时钟信号的时钟周期与所述多个传输延时的大小关系之后，判断模块还用于确定所述被测时钟信号的时钟周期所处的区间。统计模块用于统计判断模块确定的被测时钟信号的时钟周期所处的区间的变化规律，计算所述被测时钟信号的时钟抖动。

本发明提供的时钟频偏检测方法及装置，在当前时钟周期结束后即可完成对时钟频偏的检测，能够快速检测出时钟频偏，检测周期短，消耗资源少，低成本，仅需要几个触发器和逻辑门即可实现高精度检测，而且，可以实现对时钟抖动的检测，对每个时钟周期的检测结果进行统计运算，可以实现时钟抖动检测能力，适用于集成电路，设计简单，可以在现有工艺条件下做成集成电路。

专业人员应该还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器（RAM）、内存、只读存储器（ROM）、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (14)

1.一种时钟频偏检测方法，其特征在于，所述方法包括：

利用输入的被测时钟信号产生检测信号；

对所述检测信号进行延时，使所述检测信号产生传输延时；

在所述被测时钟信号的当前时钟有效时，对所述检测信号采样，得到第一采样值；

在所述被测时钟信号的下一个时钟有效时，对延时后的所述检测信号采样，得到第二采样值；

如果所述第一采样值与第二采样值一致，则所述被测时钟信号的时钟周期大于所述传输延时，所述被测时钟信号的频率小于所述传输延时的频率；

如果所述第一采样值与第二采样值不一致，则所述被测时钟信号的时钟周期小于所述传输延时，所述被测时钟信号的频率大于所述传输延时的频率；

根据确定的所述被测时钟信号的时钟周期与所述传输延时的大小关系，判断所述被测时钟信号的频偏是否正常。

2.根据权利要求1所述的方法，其特征在于，所述检测信号为01序列。

3.根据权利要求2所述的方法，其特征在于，所述01序列的变化周期为所述被测时钟信号的2倍。

4.根据权利要求1所述的方法，其特征在于，所述对所述检测信号进行延时，使所述检测信号产生传输延时，包括：

对所述检测信号进行第一组延时，使所述检测信号产生第一传输延时，所述第一传输延时小于所述被测时钟信号的额定周期；

对所述检测信号进行第二组延时，使所述检测信号产生第二传输延时，所述第二传输延时大于所述被测时钟信号的额定周期。

5.根据权利要求4所述的方法，其特征在于，所述判断所述被测时钟信号的频偏是否正常，包括：

如果所述被测时钟信号的周期小于所述第一传输延时，判断为所述被测时钟信号的频偏过大；

如果所述被测时钟信号的周期大于所述第二传输延时，判断为所述被测时钟信号的频偏过小；

如果所述被测时钟信号的周期大于第一传输延时且小于所述第二传输延时，判断为所述被测时钟信号的频偏正常。

6.根据权利要求1所述的方法，其特征在于，对所述检测信号进行延时，使所述检测信号产生传输延时，包括：

分别对所述检测信号进行两组以上的延时，使所述检测信号产生多个传输延时；

所述确定所述被测时钟信号的时钟周期与所述传输延时的大小关系，判断所述被测时钟信号的频偏是否正常，包括：

分别确定所述被测时钟信号的时钟周期与所述多个传输延时的大小关系，判断所述被测时钟信号的频偏是否正常。

7.根据权利要求6所述的方法，其特征在于，在所述分别确定所述被测时钟信号的时钟周期与所述多个传输延时的大小关系之后，还包括：

确定所述被测时钟信号的时钟周期所处的区间；

统计所述被测时钟信号的时钟周期所处的区间的变化规律，计算所述被测时钟信号的时钟抖动。

8.一种时钟频偏检测装置，其特征在于，所述装置包括：检测信号发生模块、延时模块、比较模块和判断模块；

所述检测信号发生模块，用于利用输入的被测时钟信号产生检测信号；

所述延时模块，与所述检测信号发生模块相连接，用于对所述检测信号发生模块产生的所述检测信号进行延时，使所述检测信号产生传输延时；

所述比较模块，与所述检测信号发生模块和所述延时模块相连接，用于确定所述被测时钟信号的时钟周期与所述延时模块产生的所述传输延时的大小关系；

所述比较模块具体用于比较在所述被测时钟信号的当前时钟有效时对所述检测信号采样得到的第一采样值与在所述被测时钟信号的下一个时钟有效时对延时后的所述检测信号采样得到的第二采样值是否一致，如果一致，所述被测时钟信号的时钟周期大于所述传输延时，所述被测时钟信号的频率小于所述传输延时的频率；否则，所述被测时钟信号的时钟周期小于所述传输延时，所述被测时钟信号的频率大于所述传输延时的频率；

所述判断模块，与所述比较模块相连接，用于根据所述比较模块确定的所述被测时钟信号的时钟周期与所述传输延时的大小关系，判断所述被测时钟信号的频偏是否正常。

9.根据权利要求8所述的装置，其特征在于，所述检测信号发生模块包括D触发器和非门，所述非门的输出端与所述D触发器的数据输入端相连接，所述D触发器的数据输出端与所述非门的输入端相连接，所述D触发器的时钟输入端与所述被测时钟信号相连接。

10.根据权利要求8所述的装置，其特征在于，所述延时模块为布设的线路和/或延时器芯片。

11.根据权利要求8所述的装置，其特征在于，所述延时模块包括第一延时单元和第二延时单元；

所述第一延时单元，用于对所述检测信号发生模块产生的所述检测信号进行第一组延时，使所述检测信号产生第一传输延时，所述第一传输延时小于所述被测时钟信号的额定周期；

所述第二延时单元，用于对所述检测信号发生模块产生的所述检测信号进行第二组延时，使所述检测信号产生第二传输延时，所述第二传输延时大于所述被测时钟信号的额定周期；

所述比较模块包括第一比较模块和第二比较模块；

所述第一比较单元，用于确定所述被测时钟信号的时钟周期与所述第一延时模块产生的所述第一传输延时的大小关系；

所述第二比较单元，用于确定所述被测时钟信号的时钟周期与所述第二延时模块产生的所述第二传输延时的大小关系。

12.根据权利要求11所述的装置，其特征在于，如果所述第一比较模块确定出所述被测时钟信号的周期小于所述第一传输延时，所述判断模块则判断为所述被测时钟信号的频偏过大；

如果所述第二比较模块确定出所述被测时钟信号的周期大于所述第二传输延时，所述判断模块则判断为所述被测时钟信号的频偏过小；

如果所述第一比较模块确定出所述被测时钟信号的周期大于第一传输延时且所述第二比较模块确定出所述被测时钟信号的周期小于所述第二传输延时，所述判断模块则判断为所述被测时钟信号的频偏正常。

13.根据权利要求8所述的装置，其特征在于，所述装置包括两个以上延时模块和比较模块；

所述两个以上延时模块分别用于对所述检测信号进行延时，产生多个传输延时；

所述两个以上比较模块分别用于确定所述被测时钟信号的时钟周期与所述多个传输延时的大小关系。

14.根据权利要求13所述的装置，其特征在于，所述判断模块还用于在多个所述比较模块确定所述被测时钟信号的时钟周期与所述多个传输延时的大小关系之后，确定所述被测时钟信号的时钟周期所处的区间；

所述装置还包括：

统计模块，用于统计所述判断模块确定的所述被测时钟信号的时钟周期所处的区间的变化规律，计算所述被测时钟信号的时钟抖动。