JPH11326403A - 周波数偏差検出装置および周波数偏差検出方法 - Google Patents

Abstract

(57)【要約】 【課題】 周波数偏差の検出が速い周波数偏差検出装置
を提供する。 【解決手段】 発振器４と、発振器４の出力を分周する
分周器３と、周波数偏差を持つクロック信号を入力し、
分周器３の出力信号を用いて８ビットのパラレル信号に
変換するシリアル／パラレル変換回路１と、シリアル／
パラレル変換回路から出力された８ビットのパラレル信
号に応じて周波数偏差を検出し、周波数偏差が許容規定
値を超えたときにアラーム信号を出力するビット検出回
路２とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、クロック信号の
周波数偏差を検出する周波数偏差検出装置および周波数
偏差検出方法に関する。

【０００２】

【従来の技術】周波数偏差のあるクロック信号を用いて
装置を設計する場合、その偏差がある規定値より大きく
なると、回路動作上、障害が発生するときがある。その
ようなクロック信号を用いた回路を設計する場合、規定
偏差より大きな変動があったときにアラームを発出する
回路が必要となる。この検出回路は主目的の回路とは異
なるが、アラーム検出という目的で使用されるため、検
出の速さとある程度の正確さが求められる。

【０００３】従来は、図５に示すように、クロック信号
の周波数偏差をカウントするため、１０秒または１秒の
周期のパルス発生させるタイマー回路を設計し、上記単
位間隔でカウントされた信号において周波数を換算し、
換算後の周波数において周波数偏差がどの程度なのかを
検出していた。

【０００４】

【発明が解決しようとする課題】上述したように従来
は、図５に示すようにクロック信号の周波数偏差をカウ
ントするため１０秒または１秒の周期のパルス発生させ
るタイマー回路を設計しなければならなかった。そし
て、上記単位間隔でカウントされた信号にて周波数を換
算し、換算後の周波数にて周波数偏差がどの程度なのか
を検出しなければならなかった。

【０００５】また、これを実現するために、正確な１０
秒または１秒の分周器を設計しなければならず、周波数
換算、周波数偏差検出と回路が複雑になり、検出時間も
上記分周器の発生時間分検出が遅れてしまうという問題
があった。

【０００６】この発明の目的は、任意の単位時間により
回路を構成でき、周波数偏差検出も単純なゲートの組み
合わせで可能となり、回路規模も縮小できる周波数偏差
検出装置および周波数偏差検出方法を提供することにあ
る。

【０００７】

【課題を解決するための手段】この発明は、発振器と、
発振器の出力を分周する分周器と、周波数偏差を持つ信
号を入力し、前記分周器の出力信号を用いてＮビットの
パラレル信号に変換するシリアル／パラレル変換回路
と、シリアル／パラレル変換回路から出力されたＮビッ
トのパラレル信号に応じて周波数偏差を検出するビット
検出回路と、を備えることを特徴とする。

【０００８】前記ビット検出回路は、予め周波数偏差の
許容規定値を定めておき、周波数偏差が許容規定値を超
えたときにアラーム信号を出力することを特徴とする。

【０００９】

【発明の実施の形態】次に、この発明の実施の形態につ
いて図面を参照して説明する。

【００１０】図１は、この発明の周波数偏差検出装置の
実施の形態を示すブロック図である。図１に示す周波数
偏差検出装置は、シリアル／パラレル変換回路１と、ビ
ット検出回路２と、分周器３と、発振器４とにより構成
されている。

【００１１】図１を参照すると、周波数偏差があるクロ
ック信号が回路に入力してきた場合、それをモニターす
るために、信号を分岐させ、シリアル／パラレル変換回
路１に入力させる。シリアル／パラレル変換回路１で
は、信号のサンプリングのために分周器３の信号を入力
させる。そして、モニタするクロック信号の周波数に見
合ったＮビットのデジタル信号に変換する。

【００１２】予め、周波数偏差の許容規定値をこのシリ
アル／パラレル変換回路１に入力した時のＮビットのパ
ラレル信号値を確認しておき、このＮビット信号が入力
したときにビット検出回路２が検出信号を出力する。

【００１３】次に、この発明の周波数偏差検出装置の実
施の形態の動作について図２を参照して説明する。図２
は、シリアル／パラレル変換回路がクロック信号を８ビ
ットのパラレル信号に変換する場合の周波数偏差検出装
置のブロック図である。

【００１４】装置などに使用されるクロック信号は、ほ
とんどの場合中心周波数に対して偏差を持っている。こ
のクロック信号を分岐してモニターする回路がシリアル
／パラレル変換回路１である。具体的に説明するため
に、Ｎ＝８とする。発振器４の信号を分周器３に入力し
て２００ｍｓ周期の信号を作り、シリアル／パラレル変
換回路１のＦ／Ｆ（フリップフロップ）回路のＳＥＴ／
ＲＳＴ端子に入力させる。

【００１５】クロック信号の中心周波数が回路に入力し
ているときに“０００００００”を出力するように設計
しておく。そして、その回路の出力は、入力周波数がプ
ラス側に変移した場合には、“０００００００１”，
“００００００１０”，“００００００１１”，・・・
と最大“０１１１１１１１”まで２進数で増加方向に出
力する。

【００１６】逆に、入力周波数がマイナス側に変移した
場合、“１１１１１１１１”，“１１１１１１１０”，
“１１１１１１０１”，・・・と最小“１００００００
０”まで減少方向に出力する。

【００１７】例えば、中心周波数に対して５Ｈｚ増加し
た場合、“０００００００１”と出力する。また、中心
周波数に対して２５Ｈｚ減少した場合、“１１１１１０
１１”と出力する。

【００１８】次に、この出力をビット検出回路２に入力
する。ビット検出回路２では、予めアラーム出力条件を
決定しておき、回路を決定する。

【００１９】例として、中心周波数より±１００Ｈｚ変
移した時にアラーム出力するようにする。中心周波数＋
１００Ｈｚ時にシリアル／パラレル変換回路１は、“０
００１０１００”を出力する。また、同様に−１００Ｈ
ｚ時は、“１１１０１１００”を出力する。

【００２０】ビット検出回路２では、上記の８ビット信
号が入力した場合、アラーム信号を出力するように回路
設計しておくと、クロック信号が中心周波数±１００Ｈ
ｚ変動した場合にアラーム信号を出力するようになる。

【００２１】図３は、シリアル／パラレル変換回路の出
力例を示す図である。分周器３の出力により、初期値を
“１１１１１０００”に設定し、８ビット出力が“００
００００００”になってから初期値に設定されるようで
あれば、中心周波数であると判断できる。Ｂの“１１１
１１１０１”であれば、周波数が−側に変移している。
Ａの“００００００１１”であれば、周波数が＋側に変
移している。

【００２２】次に、この発明の他の実施の形態について
図面を参照して説明する。

【００２３】図４は、この発明の周波数偏差検出装置の
他の実施の形態を示すブロック図である。図４に示す周
波数偏差検出装置では、ビット検出回路２に外部の検出
ビット変更手段５より制御信号を入力できるようにされ
ている。また、その際のビット検出回路２は、その外部
制御入力により、検出するビットを変更できるようにさ
れている。

【００２４】このようにすることにより、周波数偏差ア
ラームの周波数を外部より変更できるようになる。

【００２５】なお、この発明の実施の形態では、クロッ
ク信号の周波数偏差を検出する場合について説明した
が、この発明は、クロック信号に限るものではなく、周
波数偏差を持つすべて信号に適用できることは言うまで
もない。

【００２６】

【発明の効果】以上説明したように、この発明は、シリ
アル／パラレル変換を行うことにより、即座に周波数偏
差を検出可能となり、分周器出力の周期分の遅滞のみで
アラーム出力をすることができるので、アラーム検出を
速くすることができる。

【００２７】また、この発明は、任意の発振器、分周器
により回路設計が可能であり、アラーム出力も場合に応
じて任意に設定可能であるため、回路設計に容易性があ
る。

【図面の簡単な説明】

【図１】この発明の周波数偏差検出装置の実施の形態を
示すブロック図である。

【図２】シリアル／パラレル変換回路がクロック信号を
８ビットのパラレル信号に変換する場合の周波数偏差検
出装置のブロック図である。

【図３】シリアル／パラレル変換回路の出力例を示す図
である。

【図４】この発明の周波数偏差検出装置の他の実施の形
態を示すブロック図である。

【図５】従来の周波数偏差検出装置の実施の形態を示す
ブロック図である。

【符号の説明】

１ シリアル／パラレル変換回路 ２ ビット検出回路 ３ 分周器 ４ 発振器 ５ 検出ビット変更手段

Claims (9)

【特許請求の範囲】
1. 【請求項１】発振器と、 発振器の出力を分周する分周器と、 周波数偏差を持つ信号を入力し、前記分周器の出力信号
   を用いてＮビットのパラレル信号に変換するシリアル／
   パラレル変換回路と、 シリアル／パラレル変換回路から出力されたＮビットの
   パラレル信号に応じて周波数偏差を検出するビット検出
   回路と、を備えることを特徴とする周波数偏差検出装
   置。
2. 【請求項２】前記周波数偏差を持つ信号が、クロック信
   号であることを特徴とする請求項１に記載の周波数偏差
   検出装置。
3. 【請求項３】前記シリアル／パラレル変換回路が、Ｎ個
   のフリップフロップ回路からなることを特徴とする請求
   項１または２に記載の周波数偏差検出装置。
4. 【請求項４】前記ビット検出回路は、予め周波数偏差の
   許容規定値を定めておき、周波数偏差が許容規定値を超
   えたときにアラーム信号を出力することを特徴とする請
   求項１〜３のいずれかに記載の周波数偏差検出装置。
5. 【請求項５】検出ビットを変更する制御信号を出力する
   検出ビット変更手段をさらに備え、前記ビット検出回路
   が、前記制御信号により前記周波数偏差の許容規定値を
   変更できるようにされていることを特徴とする請求項１
   〜４のいずれかに記載の周波数偏差検出装置。
6. 【請求項６】周波数偏差を持つ信号を分周器の出力信号
   を用いてＮビットのパラレル信号に変換し、Ｎビットの
   パラレル信号に応じて周波数偏差を検出することを特徴
   とする周波数偏差検出方法。
7. 【請求項７】前記周波数偏差を持つ信号が、クロック信
   号であることを特徴とする請求項６に記載の周波数偏差
   検出方法。
8. 【請求項８】予め前記周波数偏差の許容規定値を定めて
   おき、周波数偏差が許容規定値を超えたときにアラーム
   信号を出力することを特徴とする請求項６または７に記
   載の周波数偏差検出方法。
9. 【請求項９】外部からの制御信号により前記周波数偏差
   の許容規定値を変更できるようにされていることを特徴
   とする請求項６〜８のいずれかに記載の周波数偏差検出
   方法。