CN106209032B - 基于单一高精度晶振的跨板时钟源频偏检测装置及方法 - Google Patents

Abstract

本发明提供一种基于单一高精度晶振的跨板时钟源频偏检测装置及方法，包括主时钟板检测电路、支路板卡检测电路和板间通信，其中主时钟板检测电路包括第一系统时钟自累加计时器、高精度晶振时钟自累加计时器、第一比较器、第一信号锁存寄存器、第二信号锁存寄存器、第一减法器和第三信号锁存寄存器；支路板卡检测电路包括外部输入时钟自累加计时器、第二系统时钟自累加计时器、第二比较器、第四信号锁存寄存器、第五信号锁存寄存器、第二减法器和第六信号锁存寄存器；支路板卡检测电路还包括加法器。本发明装置和方法只需要使用一个高精度晶振时钟，不需要专门的管脚用于分发时钟，只需要常规的板间通信即可，节省成本。

Description

基于单一高精度晶振的跨板时钟源频偏检测装置及方法

技术领域

本发明涉及通信领域，具体涉及一种基于单一高精度晶振的跨板时钟源频偏检测装置及方法。

背景技术

在通信系统中，需要对网元进行时钟同步，时钟同步意味着跟踪及被跟踪的两个网元的时钟步调一致。在环形或星形网络中，网元有不止一个输入时钟源，需要在众多时钟源中进行选择，选择的条件有多种，如时钟质量等级、时钟频偏是否过大等等。时钟频偏检测的方法通常为：使用一个高精度晶振，以该高精度晶振为基准，测量输入时钟的频偏。

在一个网元中，存在同步的多个板卡，每个板卡上都可能存在时钟源，传统的频偏检测方法有两种：其一为，在每个单板上都放置一个高精度晶振；其二为，在主时钟单板上放置一个高精度时钟源，再通过专门的管脚走线送到各个支路板卡上，在各个单板上进行检测。对于现有的两种跨板时钟频偏检测方法，要么需要多个高精度晶振，要么需要专门的走线分发时钟，对于系统来说都会增加硬件成本。

发明内容

本发明要解决的技术问题是：提供一种基于单一高精度晶振的跨板时钟源频偏检测装置及方法，解决跨板检测多个时钟频偏的问题，同时能够节省成本。

本发明为解决上述技术问题所采取的技术方案为：一种基于单一高精度晶振的跨板时钟源频偏检测装置，其特征在于：它包括主时钟板检测电路、支路板卡检测电路和板间通信，其中：

主时钟板检测电路包括第一系统时钟自累加计时器、晶振时钟自累加计时器、第一比较器、第一信号锁存寄存器、第二信号锁存寄存器、第一减法器和第三信号锁存寄存器；第一系统时钟自累加计时器用于由系统时钟驱动以上限为1秒计时，每当计到1秒时清零，重新计时；晶振时钟自累加计时器用于由晶振时钟驱动以上限为2秒计时，每当计到2秒时清零，重新计时；第一比较器用于每当第一系统时钟自累加计时器计到1秒时产生脉冲信号，将晶振时钟自累加计时器的值锁存到第一信号锁存寄存器；第二信号锁存寄存器用于每当第一系统时钟自累加计时器计到1秒时，锁存第一信号锁存寄存器的值；第一减法器用于计算第一信号锁存寄存器和第二信号锁存寄存器的差值，即为系统时钟和晶振时钟之间的第一频偏值，记做第一频偏值；第三信号锁存寄存器用于锁存第一频偏值；

支路板卡检测电路包括外部输入时钟自累加计时器、第二系统时钟自累加计时器、第二比较器、第四信号锁存寄存器、第五信号锁存寄存器、第二减法器和第六信号锁存寄存器；外部输入时钟自累加计时器用于由外部输入时钟驱动以上限为1秒计时，每当计到1秒时清零，重新计时；第二系统时钟自累加计时器用于由系统时钟驱动以上限为2秒计时，每当计到2秒时清零，重新计时；第二比较器用于每当外部输入时钟自累加计时器计到1秒时产生脉冲信号，将第二系统时钟自累加计时器的值锁存到第四信号锁存寄存器；第五信号锁存寄存器用于每当外部输入时钟自累加计时器计到1秒时，锁存第四信号锁存寄存器的值；第二减法器用于计算第四信号锁存寄存器和第五信号锁存寄存器的差值，即为外部输入时钟和系统时钟之间的频偏值，记做第二频偏值；第六信号锁存寄存器用于锁存第二频偏值；

支路板卡检测电路还包括加法器，用于将通过板间通信获得的主时钟板检测电路得到的第一频偏值，和本支路板卡检测电路得到的第二频偏值，相累加，得到本支路板卡的外部输入时钟和晶振时钟之间的频偏值。

按上述方案，每个支路板卡上设置一个所述的支路板卡检测电路，每个支路板卡检测电路相同。

一种基于单一高精度晶振的跨板时钟源频偏检测方法，其特征在于：它包括以下步骤：

主时钟板检测方法：第一系统时钟自累加计时器由系统时钟驱动以上限为1秒计时，每当计到1秒时清零，重新计时；晶振时钟自累加计时器由晶振时钟驱动以上限为2秒计时，每当计到2秒时清零，重新计时；每当第一系统时钟自累加计时器计到1秒时产生脉冲信号，将晶振时钟自累加计时器的值锁存到第一信号锁存寄存器；每当第一系统时钟自累加计时器计到1秒时，将第一信号锁存寄存器的值锁存到第二信号锁存寄存器；计算第一信号锁存寄存器和第二信号锁存寄存器的差值，即为系统时钟和晶振时钟之间的第一频偏值，记做第一频偏值；

支路板卡检测方法：外部输入时钟自累加计时器由外部输入时钟驱动以上限为1秒计时，每当计到1秒时清零，重新计时；第二系统时钟自累加计时器由系统时钟驱动以上限为2秒计时，每当计到2秒时清零，重新计时；每当外部输入时钟自累加计时器计到1秒时产生脉冲信号，将第二系统时钟自累加计时器的值锁存到第四信号锁存寄存器；每当外部输入时钟自累加计时器计到1秒时，将第四信号锁存寄存器的值锁存在第五信号锁存寄存器中；计算第四信号锁存寄存器和第五信号锁存寄存器的差值，即为外部输入时钟和系统时钟之间的频偏值，记做第二频偏值；通过板间通信获得主时钟板检测电路得到第一频偏值，将第一频偏值和本支路板卡检测方法得到的第二频偏值相累加，得到本支路板卡的外部输入时钟和晶振时钟之间的频偏值。

本发明的有益效果为：本发明装置和方法只需要使用一个晶振时钟，在同步的多个支路板卡上实现时钟频偏检测，且不需要专门的管脚用于分发时钟，只需要常规的板间通信即可，因此更加节省成本；并且本发明在应用时既可由软件实现，又可由可编程器件实现，没有实现方式上的限制。

附图说明

图1为本发明一实施例的结构示意图。

具体实施方式

下面结合具体实例和附图对本发明做进一步说明。

本发明提供一种基于单一高精度晶振的跨板时钟源频偏检测装置，如图1所示，它包括主时钟板检测电路、支路板卡检测电路和板间通信，其中：主时钟板检测电路包括第一系统时钟自累加计时器、晶振时钟自累加计时器、第一比较器、第一信号锁存寄存器、第二信号锁存寄存器、第一减法器和第三信号锁存寄存器；第一系统时钟自累加计时器用于由系统时钟驱动以上限为1秒计时，每当计到1秒时清零，重新计时；晶振时钟自累加计时器用于由晶振时钟驱动以上限为2秒计时，每当计到2秒时清零，重新计时；第一比较器用于每当第一系统时钟自累加计时器计到1秒时产生脉冲信号，将晶振时钟自累加计时器的值锁存到第一信号锁存寄存器；第二信号锁存寄存器用于每当第一系统时钟自累加计时器计到1秒时，锁存第一信号锁存寄存器的值；第一减法器用于计算第一信号锁存寄存器和第二信号锁存寄存器的差值，即为系统时钟和晶振时钟之间的第一频偏值，记做第一频偏值；第三信号锁存寄存器用于锁存第一频偏值；支路板卡检测电路包括外部输入时钟自累加计时器、第二系统时钟自累加计时器、第二比较器、第四信号锁存寄存器、第五信号锁存寄存器、第二减法器和第六信号锁存寄存器；外部输入时钟自累加计时器用于由外部输入时钟驱动以上限为1秒计时，每当计到1秒时清零，重新计时；第二系统时钟自累加计时器用于由系统时钟驱动以上限为2秒计时，每当计到2秒时清零，重新计时；第二比较器用于每当外部输入时钟自累加计时器计到1秒时产生脉冲信号，将第二系统时钟自累加计时器的值锁存到第四信号锁存寄存器；第五信号锁存寄存器用于每当外部输入时钟自累加计时器计到1秒时，锁存第四信号锁存寄存器的值；第二减法器用于计算第四信号锁存寄存器和第五信号锁存寄存器的差值，即为外部输入时钟和系统时钟之间的频偏值，记做第二频偏值；第六信号锁存寄存器用于锁存第二频偏值；支路板卡检测电路还包括加法器，用于将通过板间通信获得的主时钟板检测电路得到的第一频偏值，和本支路板卡检测电路得到的第二频偏值，相累加，得到本支路板卡的外部输入时钟和晶振时钟之间的频偏值。

进一步细化的，每个支路板卡上设置一个所述的支路板卡检测电路，每个支路板卡检测电路相同。

一种基于单一高精度晶振的跨板时钟源频偏检测方法，包括以下步骤：

主时钟板检测方法：第一系统时钟自累加计时器由系统时钟驱动以上限为1秒计时，每当计到1秒时清零，重新计时；晶振时钟自累加计时器由晶振时钟驱动以上限为2秒计时，每当计到2秒时清零，重新计时；每当第一系统时钟自累加计时器计到1秒时产生脉冲信号，将晶振时钟自累加计时器的值锁存到第一信号锁存寄存器；每当第一系统时钟自累加计时器计到1秒时，将第一信号锁存寄存器的值锁存到第二信号锁存寄存器；计算第一信号锁存寄存器和第二信号锁存寄存器的差值，即为系统时钟和晶振时钟之间的第一频偏值，记做第一频偏值；

支路板卡检测方法：外部输入时钟自累加计时器由外部输入时钟驱动以上限为1秒计时，每当计到1秒时清零，重新计时；第二系统时钟自累加计时器由系统时钟驱动以上限为2秒计时，每当计到2秒时清零，重新计时；每当外部输入时钟自累加计时器计到1秒时产生脉冲信号，将第二系统时钟自累加计时器的值锁存到第四信号锁存寄存器；每当外部输入时钟自累加计时器计到1秒时，将第四信号锁存寄存器的值锁存在第五信号锁存寄存器中；计算第四信号锁存寄存器和第五信号锁存寄存器的差值，即为外部输入时钟和系统时钟之间的频偏值，记做第二频偏值；通过板间通信获得主时钟板检测电路得到第一频偏值，将第一频偏值和本支路板卡检测方法得到的第二频偏值相累加，得到本支路板卡的外部输入时钟和晶振时钟之间的频偏值。

板间通信是单板之间传递信息的固有通道，如以太网，串行总线等，一般网元都会存在，对通信的形式也没有特殊要求。

频偏是指：待检测时钟源在一定时间内和基准时钟源之间的相位差值。基准时钟源一般是晶振时钟，在准确性和稳定性方面都有很高的要求。晶振时钟是指恒温晶振（OCXO），有国际标准规定其精度要求，凡声称为OCXO的晶振，其精度都必须满足这一标准，所以设计采用OCXO就行了。

以上实施例仅用于说明本发明的设计思想和特点，其目的在于使本领域内的技术人员能够了解本发明的内容并据以实施，本发明的保护范围不限于上述实施例。所以，凡依据本发明所揭示的原理、设计思路所作的等同变化或修饰，均在本发明的保护范围之内。

Claims (2)

1.一种基于单一高精度晶振的跨板时钟源频偏检测装置，其特征在于：它包括主时钟板检测电路、支路板卡检测电路和板间通信，其中：

主时钟板检测电路包括第一系统时钟自累加计时器、晶振时钟自累加计时器、第一比较器、第一信号锁存寄存器、第二信号锁存寄存器、第一减法器和第三信号锁存寄存器；第一系统时钟自累加计时器用于由系统时钟驱动以上限为1秒计时，每当计到1秒时清零，重新计时；晶振时钟自累加计时器用于由晶振时钟驱动以上限为2秒计时，每当计到2秒时清零，重新计时；第一比较器用于每当第一系统时钟自累加计时器计到1秒时产生脉冲信号，将晶振时钟自累加计时器的值锁存到第一信号锁存寄存器；第二信号锁存寄存器用于每当第一系统时钟自累加计时器计到1秒时，锁存第一信号锁存寄存器的值；第一减法器用于计算第一信号锁存寄存器和第二信号锁存寄存器的差值，即为系统时钟和晶振时钟之间的第一频偏值，记做第一频偏值；第三信号锁存寄存器用于锁存第一频偏值；

支路板卡检测电路包括外部输入时钟自累加计时器、第二系统时钟自累加计时器、第二比较器、第四信号锁存寄存器、第五信号锁存寄存器、第二减法器和第六信号锁存寄存器；外部输入时钟自累加计时器用于由外部输入时钟驱动以上限为1秒计时，每当计到1秒时清零，重新计时；第二系统时钟自累加计时器用于由系统时钟驱动以上限为2秒计时，每当计到2秒时清零，重新计时；第二比较器用于每当外部输入时钟自累加计时器计到1秒时产生脉冲信号，将第二系统时钟自累加计时器的值锁存到第四信号锁存寄存器；第五信号锁存寄存器用于每当外部输入时钟自累加计时器计到1秒时，锁存第四信号锁存寄存器的值；第二减法器用于计算第四信号锁存寄存器和第五信号锁存寄存器的差值，即为外部输入时钟和系统时钟之间的频偏值，记做第二频偏值；第六信号锁存寄存器用于锁存第二频偏值；

支路板卡检测电路还包括加法器，用于将通过板间通信获得的主时钟板检测电路得到的第一频偏值，和本支路板卡检测电路得到的第二频偏值，相累加，得到本支路板卡的外部输入时钟和晶振时钟之间的频偏值；

一个网元中设有同步的多个支路板卡，每个支路板卡上设置一个所述的支路板卡检测电路，每个支路板卡检测电路相同。

2.一种利用权利要求1所述的基于单一高精度晶振的跨板时钟源频偏检测装置实现的偏振检测方法，其特征在于：它包括以下步骤：

主时钟板检测方法：第一系统时钟自累加计时器由系统时钟驱动以上限为1秒计时，每当计到1秒时清零，重新计时；晶振时钟自累加计时器由晶振时钟驱动以上限为2秒计时，每当计到2秒时清零，重新计时；每当第一系统时钟自累加计时器计到1秒时产生脉冲信号，将晶振时钟自累加计时器的值锁存到第一信号锁存寄存器；每当第一系统时钟自累加计时器计到1秒时，将第一信号锁存寄存器的值锁存到第二信号锁存寄存器；计算第一信号锁存寄存器和第二信号锁存寄存器的差值，即为系统时钟和晶振时钟之间的第一频偏值，记做第一频偏值；

支路板卡检测方法：外部输入时钟自累加计时器由外部输入时钟驱动以上限为1秒计时，每当计到1秒时清零，重新计时；第二系统时钟自累加计时器由系统时钟驱动以上限为2秒计时，每当计到2秒时清零，重新计时；每当外部输入时钟自累加计时器计到1秒时产生脉冲信号，将第二系统时钟自累加计时器的值锁存到第四信号锁存寄存器；每当外部输入时钟自累加计时器计到1秒时，将第四信号锁存寄存器的值锁存在第五信号锁存寄存器中；计算第四信号锁存寄存器和第五信号锁存寄存器的差值，即为外部输入时钟和系统时钟之间的频偏值，记做第二频偏值；通过板间通信获得主时钟板检测电路得到第一频偏值，将第一频偏值和本支路板卡检测方法得到的第二频偏值相累加，得到本支路板卡的外部输入时钟和晶振时钟之间的频偏值；

一个网元中设有同步的多个支路板卡，每个支路板卡上设置一个所述的支路板卡检测电路，每个支路板卡检测电路相同。