CN103605023B - 一种合并单元时间特性测量方法及测量装置 - Google Patents

Abstract

本发明公开了一种合并单元时间特性测量方法，其特征在于，包括如下步骤：步骤一：合并单元和测量装置通过时钟同步信号同步；步骤二：测量装置接收合并单元的SV报文，得到SV报文标准间隔；步骤三：测量装置测量SV报文到达测量装置的时间与时钟同步信号间的时间差；步骤四：测量装置锁定SV报文的发送间隔抖动；布骤五：得到合并单元的额定采样延时；步骤六：获得合并单元发送SV报文的离散性。本发明还公开了一种合并单元时间特性测量方法的测量装置。本发明解决了智能变电站中合并单元时间特性测量系统复杂、测量方法繁琐的问题，提高了测量效率和准确性，为智能变电站的推广建设后的大规模测试提供了行之有效的方法。

Description

一种合并单元时间特性测量方法及测量装置

技术领域

本发明涉及一种合并单元时间特性测量方法，具体涉及一种基于频率跟踪锁相技术的合并单元时间特性测量方法，本发明还涉及基于合并单元时间特性测量方法的测量装置，本发明属于电力自动化技术领域。

背景技术

电子式互感器包括电子式电流互感器（简称ECT，即Electronic Current Transformer）和电子式电压互感器（简称EVT，即Electronic Voltage Transformer）。模拟量输入合并单元是指模拟量输入的合并单元，比如用于连接母线TV的合并单元。电子式互感器和模拟量输入合并单元的数字化采样以光纤网络传输取代了常规的电缆传输，从而可以避免电缆多点接点、电流互感器二次开路、电压互感器二次短路、长距离传输损耗大等问题，且采样值的数字化网络传输方式有利于数据的共享，适应了智能变电站发展方向。因此，电子式互感器和模拟输入合并单元的数字化采样方式在智能变电站中得到了大量应用。

电子式互感器采集模块和模拟量输入合并单元的采样都需经过A/D转换、数据处理以及传输等环节，需要一定的时间。如图1为现有的电子式互感器和模拟量输入合并单元额定采样延时环节图。对于电子式互感器及与其相连的合并单元来说，其可以分为一次输入、数字化采样和数字量输出3个阶段，合并单元的输出用于提供信号给线路保护和母线保护。对于模拟量输入合并单元来说，其包括一次输入、二次传输、数字化采样和数字量输出这4个阶段，其输出用于提供信号给线路保护和母线保护。如图1中，通过加粗实线表示部件模块之间通过电缆连接，通过加粗虚线表示部件模块之间通过光纤连接。

合并单元的额定采样延时T_d由图1所示的各部分组成：采集模块的采样环节延时t_ds；采集模块数据发送及传输延时t_dt；合并单元级联所需等待时间t_dw；合并单元的数据处理时间t_dM；合并单元发送采样值及传输所需时间t_dst。对于模拟量输入合并单元的额定采样延时T_d来说，由于不存在独立采集模块，减少了t_dt，采样环节延时t_ds包含在合并单元数据处理时间t_dM中。在这些延时环节中，采集环节、合并单元数据处理环节以及等待环节一般基于定时中断完成，定时中断一般是采样周期的整数倍，因此这些环节所需的时间是可知的，这些环节的延时也是整个额定采样延时的主要部分。而数据发送和传输环节的延时具有一定不确定性，但这部分延时小，对整个采样环节的总延时影响较小。

智能变电站中，继电保护的采样、合并单元间级联等点对点直接采样的应用中，必须基于采样环节的额定采样延时进行插值实现数据同步，这些应用中额定采样延时作为一个关键参数必须精确测量，SV（Sampled Value，即采样值）报文发送的离散性也是重要指标必须考核。由于数字化采样的SV报文最终通过合并单元发送，因此其额定采样延时及SV报文发送离散性也必然从合并单元测量。现有的额定采样延时测量方法一般利用标准模拟量和被测SV数据之间的相位角关系来间接测量电子式互感器或模拟量输入合并单元的额定采样延时，但这种测试方法必须依赖于外加模拟量的方式，测试系统涉及仪器、设备多，这对于现场测试来说比较麻烦，而且间接测量又容易受SV报文发送的频率和间隔离散性的影响，其测量精度受到一定影响。而SV报文发送离散性现在一般通过报文记录分析仪或便携式运维工具测量，与额定采样延时测量是两个测试项目，这样就造成测试流程复杂的技术问题。

发明内容

为解决现有技术的不足，本发明的目的在于提供一种合并单元时间特性测量方法，本发明还提供一种基于合并单元时间特性测量方法的测量装置。

为了实现上述目标，本发明采用如下的技术方案：

一种合并单元时间特性测量方法，其特征在于，包括如下步骤：

步骤一：将被测试的合并单元和测量装置之间相连，合并单元和测量装置之间通过时钟同步信号实现同步；

步骤二：测量装置接收合并单元的SV报文，并基于时钟同步信号跟踪合并单元发送SV报文的实时频率，得到不考虑抖动时的SV报文标准间隔；

步骤三：测量装置基于时钟同步信号测量SV报文到达测量装置的时间与时钟同步信号间的时间差；

步骤四：根据SV报文标准间隔、SV报文到达测量装置的时间与时钟同步信号间的时间差，测量装置锁定SV报文的发送间隔抖动；

步骤五：测量装置将SV报文到达测量装置的时间与时钟同步信号间的时间差补偿SV报文的发送间隔抖动，得到合并单元的额定采样延时；

步骤六：测量装置分析SV报文发送间隔抖动的最大值、最小值、平均值以及方差，获得合并单元发送SV报文的离散性。

前述的一种合并单元时间特性测量方法，其特征在于，所述步骤一包括：合并单元和测量装置之间通过光纤连接。

前述的一种合并单元时间特性测量方法，其特征在于，所述步骤二包括：测量装置统计时间t内到达测量装置的SV报文的数量n，得到合并单元发送SV报文的实时频率f_SV，其中f_SV=n/t；得到不考虑抖动时的SV报文标准间隔T_SV，T_SV=1/f_SV。

前述的一种合并单元时间特性测量方法，其特征在于，所述步骤三包括：步骤3a：测量装置接收合并单元的每一帧SV报文；

步骤3b：测量装置以每N帧SV报文作为一个循环，其中N为合并单元额定采样频率；在每一个循环中，按照SV报文依次到达测量装置的顺序，获得第k帧SV报文到达测量装置与时钟同步信号间的时间差t_k，其中k为整数，0≤k≤N-1。

前述的一种合并单元时间特性测量方法，其特征在于，所述步骤四包括：

步骤4a：在每一个循环中，计算第k帧SV报文到达测量装置的时间和第k帧SV报文的前一个报文到达测量装置的时间之间的时间间隔T_k；

步骤4b：测量装置锁定第k帧SV报文的发送间隔抖动ΔT_k，ΔT_k=T_k-T_SV；

前述的一种合并单元时间特性测量方法，其特征在于，所述步骤五包括：

在每一个循环中，测量装置得到SV报文的额定采样延时T_d，T_d=t₀-ΔT₀。

前述一种合并单元时间特性测量方法的测量装置，其特征在于，包括：FPGA处理控制模块、时钟模块、主CPU模块、SV接口模块、晶振模块、人机界面模块，所述FPGA处理控制模块分别连接时钟模块、主CPU模块、SV接口模块、晶振模块，所述时钟模块连接晶振模块，所述主CPU模块连接液晶显示模块。

前述的测量装置，其特征在于，所述时钟模块包括对时模块和时钟输出模块，所述对时模块分别连接晶振模块、FPGA处理控制模块、时钟输出模块，所述时钟输出模块连接合并单元。

前述的测量装置，其特征在于，所述对时模块接收外部时钟同步信号。

前述的测量装置，其特征在于，所述时钟输出模块用于输出光B码时钟同步信号、1PPS时钟同步信号、IEEE1588时钟同步信号中的任一种。

本发明的有益之处在于：本发明一种合并单元时间特性测量方法及测量装置无需额外施加模拟量即可测量合并单元的额定采样延时和SV报文离散性，有效解决了智能变电站中合并单元时间特性测量系统复杂、测量方法繁琐的问题，提高了测量效率和准确性，为智能变电站的推广建设后的大规模测试提供了行之有效的方法。

附图说明

图1为现有的电子式互感器和模拟量输入合并单元额定采样延时环节图；

图2为本发明中合并单元额定采样延时和SV报文离散性测量示意图；

图3为本发明一种合并单元时间特性测量方法的流程图；

图4为本发明中合并单元时间特性测量装置结构图；

图5为本发明中合并单元时间特性测量接线示意图。

具体实施方式

以下结合附图和具体实施例对本发明作具体的介绍。

本发明的目的是提出一种精准、便捷、高效的合并单元时间特性测量方法及装置，利用频率跟踪锁相技术，可同时测量整个采样环节的额定采样延时和SV报文发送离散性两个指标，简化合并单元时间特性测量流程，提高测量效率和准确度，确保二次系统功能正常运行，保障电网系统安全、可靠运行。

电子式互感器和模拟量输入合并单元的数字化采样过程需要经过模拟量采集转换、数据处理、等待、传输等环节，最终输出SV采样值与模拟量输入之间存在一定的延时，而且不同间隔的数字化采样延时可能不同，这就导致继电保护、合并单元级联等点对点应用在进行插值同步过程中必须准确获知数字化采样额定采样延时来进行时间补偿。

本发明所述合并单元特性测量方法和装置基于时钟同步信号直接测量数字化采样的额定采样延时，不需施加额外的模拟量；基于锁相技术对SV报文发送频率实时跟踪，锁定SV报文发送间隔抖动，对额定采样延时测量进行补偿，获得高精度的额定采样延时；通过SV报文发送间隔和间隔抖动准确分析出合并单元发送SV的离散性；大大简化了测试方法的同时优化了时间特性测试项目，有效解决了电子式互感器时间特性测量复杂的问题，提高了智能变电站测量效率和精度。

智能变电站中继电保护、合并单元级联都通过插值重采样进行同步，而插值过程中需要补偿固定的额定采样延时，因此SV报文中提供的额定采样延时应是一个固定值，也即额定采样延时精确测量应消除SV报文发送间隔抖动的影响。为了高效、准确而便捷地测量数字化采样环节的额定采样延时，同时减小SV报文发送频率和间隔离散性对延时测量的影响，考核合并单元的时间特性，参照图2和图3所示，图2中，“SV采样时间序列”是指合并单元采集数据的时间顺序，而“接收SV的时间序列”是指测量装置接收SV报文的时间顺序，“同步时刻”指合并单元和测量装置进行同步的时刻，图2中将该同步时刻设置为整秒时刻。这样，第0帧SV报文到达测量装置的时间与时钟同步信号间的时间差的值t₀为秒级以下的时间，比如可以精确到毫秒、微妙和纳秒值。其他的时间值也类似进行计算。本发明提供的一种合并单元时间特性测量方法，包括如下步骤：

步骤一：将被测试的合并单元和测量装置之间相连，合并单元和测量装置之间通过时钟同步信号实现同步。本发明不限制时钟同步信号的来源，该时钟同步信号可以是外部时钟同步信号，也可以是测量装置提供的内部同步信号。在本步骤中，本发明的合并单元是与测量装置相连的。本发明的测量装置用于测量合并单元的时间特性。这里的合并单元的时间特性包括合并单元的额定采样延时，以及合并单元发送SV报文的离散性。现有技术中，合并单元和线路保护、母线保护之间是通过光纤连接的，本发明也优选合并单元和测量装置之间通过光纤连接。采用光纤连接使得合并单元发送SV报文到测量装置的时间非常短，对整个采样环节的总延时影响较小，一般可以忽略不计。

步骤二：测量装置接收合并单元的SV报文，并基于时钟同步信号跟踪合并单元发送SV报文的实时频率，得到不考虑抖动时的SV报文标准间隔。本步骤中，本发明采用了锁相技术来实时跟踪合并单元发送SV报文的实时频率。锁相技术是将SV报文的发送频率视作为输入信号的频率，SV报文发送间隔视作为相位，SV报文发送间隔抖动视作为相位偏差。跟踪过程中，测量装置统计时间t内到达测量装置的SV报文的数量n，通过计算这段时间t内报文的平均时间间隔即得到合并单元发送SV报文的实时频率f_SV，其中f_SV=n/t，从而达到频率跟踪的目的。在频率跟踪过程中，报文数量统计时间t可根据SV报文频率的变化幅度而自动调整，当SV报文发送频率变化较频繁时，统计时间可缩短一些；SV报文发送频率变化较稳定时，统计时间增长一些；而一般默认情况下可以优选为1秒。基于锁相技术的原理为现有技术，本发明不进一步限定锁相技术的更进一步实施方式，本领域技术人员可以参照现有的技术手册和本发明本步骤公开的技术内容进行。在得到合并单元发送SV报文的实时频率f_SV后，本发明的测量装置就可以得到不考虑抖动时的SV报文标准间隔T_SV，T_SV=1/f_SV。

步骤三：测量装置基于时钟同步信号测量SV报文到达测量装置的时间与时钟同步信号间的时间差。在本步骤中，本发明优选通过下述几个分步骤来实现：

步骤3a：测量装置接收合并单元的每一帧SV报文；

步骤3b：测量装置以每N帧SV报文作为一个循环，其中N为被测的合并单元的额定采样率。在本领域，被测合并单元的额定采样率是可以通过各种方式获取的，其为一个整数。另外，也可以通过下面的方式获取：即将SV报文中最大的包序号值加1得到被测合并单元的额定采样率。本领域技术人员公知，SV报文中存在一个包序号，SV报文中的包序号表明此SV报文是1s之内的第几个采样点，一般从第0个采样点开始，这样，SV报文中最大的包序号值加1就是合并单元的额定采样率。当然，本发明不限制合并单元的额定采样率的其他现有的获取方式。

在每一个循环中，按照SV报文依次到达测量装置的顺序，获得第k帧SV报文到达测量装置与时钟同步信号间的时间差t_k，其中k为整数，0≤k≤N-1，举例来说，在一个循环中，假设以N=4000帧的SV报文作为一个循环，按照SV报文依次到达测量装置的顺序，t₀就是第0帧SV报文到达测量装置的时间与时钟同步信号间的时间差，t₁就是第1帧SV报文到达测量装置的时间与时钟同步信号间的时间差，t₂就是第2帧SV报文到达测量装置的时间与时钟同步信号间的时间差，依次类推，t₃₉₉₉就是第3999帧SV报文到达测量装置的时间与时钟同步信号间的时间差，在第3999帧SV报文到达测量装置后，本发明的测量装置就完成了接受一个完整循环的SV报文，接着，本发明的测量装置会将接下来接收到的SV报文归入下一个循环，并把其命名为新一个循环的第0帧SV报文。由于测量装置是连续不断接收来自合并单元的SV报文的，因此，总结来说，在一个以每N帧SV报文作为一个循环时，一个循环的第0帧SV报文的前一帧SV报文其实是该循环的前一循环中的第N-1帧SV报文；而一个循环的第N-1帧SV报文的后一帧报文其实就是该循环的后一循环中的第0帧SV报文。

步骤四：根据SV报文标准间隔、SV报文到达测量装置的时间与时钟同步信号间的时间差，测量装置锁定SV报文的发送间隔抖动。在本步骤中，本发明优选通过下述几个分步骤来实现本步骤的功能：

步骤4a：在每一个循环中，计算第k帧SV报文到达测量装置的时间和第k帧SV报文的前一个报文到达测量装置的时间之间的时间间隔T_k，举例来说， T₀为本循环第0帧SV报文和前一循环第N-1帧SV报文之间的差，依次类推，T₁为本循环第1帧SV报文和本循环第0帧SV报文之间的差，即T₁=t₁-t₀，T₂为本循环第2帧SV报文和本循环第1帧SV报文之间的差，即T₂=t₂-t₁，T_N-1为本循环第N-1帧SV报文和本循环N-2帧SV报文之间的差，即T_N-1=t_N-1-t_N-2。

步骤4b：测量装置锁定第k帧SV报文的发送间隔抖动ΔT_k，ΔT_k=T_k-T_SV，举例来说，ΔT₀为第0帧SV报文的发送间隔抖动，ΔT₀=T₀-T_SV，ΔT₁为第1帧SV报文的发送间隔抖动，ΔT₁=T₁-T_SV，其他的依次类推。

步骤五：测量装置将SV报文到达测量装置的时间与时钟同步信号间的时间差补偿SV报文的发送间隔抖动，得到合并单元的额定采样延时。本步骤中，由于额定采样延时应消除报文发送抖动的影响，因此额定采样延时即为图1中所示的T_d，当以第0帧SV报文进行计算时，T_d=t₀-ΔT₀，当以第1帧SV报文进行计算时，T_d=t₁-ΔT₁-T_SV-ΔT₀，由于T₁=t₁-t₀，ΔT₁=T₁-T_SV，所以以第1帧SV报文进行计算时，最终也可以得到T_d=t₀-ΔT₀，依次类推，本发明并不限定以第几帧SV报文到达测量装置的时间与时钟同步信号间的时间差补偿SV报文的发送间隔抖动。在每一个循环中，测量装置得到SV报文的额定采样延时T_d，本步骤通过SV报文发送间隔和发送频率的倒数可计算出SV报文发送间隔抖动值，从而补偿到额定采样延时的测量，提高测量精度，由此可精确测量出额定采样延时。

步骤六：测量装置分析SV报文发送间隔抖动的最大值、最小值、平均值以及方差，以获得合并单元发送SV报文的离散性。本步骤能够分析SV报文发送间隔抖动的最大值、最小值、平均值以及方差是因为测量装置在步骤4b的时候可以得到任何一帧SV报文的间隔抖动，比如第k帧SV报文的发送间隔抖动ΔT_k。由于通过最大值、最小值、平均值以及方差来计算离散性是数学中常用的技术手段，本发明不再进一步举例说明。

本发明一种合并单元时间特性测量方法是基于同步时钟精确标记接收到SV报文的时间，并直接计算第0帧SV报文与时钟同步信号之间的时间差，而不需解析SV报文中的采样值，不需要对电子式互感器或合并单元施加模拟量，无需导入合并单元的CID或其他配置文件，因此相对于现有技术兼容性强，简化了测量过程。

下面介绍本发明中基于上述一种合并单元时间特性测量方法的测量装置，如图4所示，其包括：FPGA处理控制模块、时钟模块、主CPU模块、SV接口模块、晶振模块、人机界面模块，FPGA处理控制模块分别连接时钟模块、主CPU模块、SV接口模块、晶振模块，时钟模块连接晶振模块，主CPU模块连接液晶显示模块。

FPGA处理控制模块是测量装置的核心模块，其主要进行SV报文时间标记、时钟模块控制、额定采样延时测量、锁相频率跟踪、报文时间离散性计算等功能，同时还需与主CPU模块进行数据交互。FPGA处理实时性强，能够对SV报文到达时间进行高精度的标记。

时钟模块用于提供FPGA处理控制模块和待测的合并单元之间的时钟同步信号。作为进一步的优选，时钟模块包括对时模块和时钟输出模块，对时模块分别连接晶振模块、FPGA处理控制模块、时钟输出模块并可接收外部时钟同步信号，时钟输出模块连接合并单元。其中，对时模块负责对时，而时钟输出模块用于时钟输出。这样设置优点在于，本发明中时钟同步信号的来源可以进一步分成来自测量装置的内部时钟同步信号，以及来自测量装置和合并单元外部的外部时钟同步信号，这两种时钟同步信号均可以起到测量装置和合并单元之间的时间同步。

具体来说，对时模块连接晶振模块后，晶振模块能够提供晶振信号，对时模块根据晶振信号能够生成一个内部时钟同步信号，对时模块将该内部时钟同步信号传送给FPGA处理控制模块，并通过时钟输出模块输出内部时钟同步信号给合并单元，这样可以实现基于内部时钟同步信号的测量装置和合并单元之间的时间同步。当然，对时模块可以接收外部时钟同步信号，这样，对时模块可以将外部时钟同步信号传输给FPGA处理控制模块，并通过时钟输出模块输出外部时钟同步信号给合并单元，这样可以实现基于外部时钟同步信号的测量装置和合并单元之间的时间同步。

本发明的时钟输出模块用于输出时钟同步信号给合并单元。特别的，时钟输出模块根据装置内部时钟而输出光B码、1PPS、IEEE1588等时钟同步信号，此时时钟输出模块用于输出光B码时钟同步信号、1PPS时钟同步信号、IEEE1588时钟同步信号中的任一种。当对时模块接收外部时钟信号同步后，时钟输出模块输出的时钟信号与外部时钟信号同步。

主CPU模块用于各模块之间的统一协调控制，同时进行辅助计算，对SV报文的离散性进行分析、统计，实现装置的人机交互接口以及工作参数的修改。

SV接口模块优选为光接收器，其用于接收SV报文，以太网控制由FPGA实现。

晶振模块采用恒温晶振，以确保装置工作频率的稳定以及同步的准确性，也是合并单元时间特性精确测量的关键。

人机界面模块用于显示测量结果，其优选为液晶面板以及用于设置和控制测量装置的按键。

本发明提供的方法和装置进行合并单元时间特性测量时系统接线示意图如图5所示。系统由测量装置、被测合并单元、用于提供外部时钟同步信号的时钟源组成，其中时钟源不是必备设备。当测量系统采用时钟源进行同步时，时钟源为被测合并单元和测量装置分别提供时钟信号3和时钟信号2，测量装置不为被测合并单元提供时钟信号，测量装置点对点接收被测合并单元的SV报文。当采用测量装置为被测合并单元提供时钟信号时，不需要时钟源设备，测量装置直接为被测合并单元提供时钟信号1，同时点对点接收被测合并单元的SV报文。时钟信号1和3为同类型的信号，通过同一接口接入被测合并单元，同一时间只需其中的一个信号；时钟信号2和3同时存在。测量过程中，应在被测合并单元同步稳定后再开始时间特性的测量。

本发明适用于电子式互感器的合并单元、模拟量输入合并单元的采样额定采样延时以及SV报文发送离散性的精确、可靠测量。

本发明测量装置实际中可以制造成便携式设备，具有液晶显示功能和电池，可直接显示额定采样延时、SV报文发送间隔的测量结果，可不依赖外部电源而独立工作。

本发明的合并单元时间特性测量方法和测量装置，基于锁相技术实时跟踪SV报文的发送频率，锁定SV报文发送间隔，通过直接测量SV报文的接收时间并补偿SV报文发送间隔抖动时间，精确测量数字化采样的额定采样延时，同时计算出SV报文发送间隔离散性的相关指标，从而达到自动、综合测量合并单元时间特性的目的。这种测量方法和装置，无需额外施加模拟量即可测量合并单元的额定采样延时和报文离散性，有效解决了智能变电站中合并单元时间特性测量系统复杂、测量方法繁琐的问题，提高了测量效率和准确性，为智能变电站的推广建设后的大规模测试提供了行之有效的方法。

以上显示和描述了本发明的基本原理、主要特征和优点。本行业的技术人员应该了解，上述实施例不以任何形式限制本发明，凡采用等同替换或等效变换的方式所获得的技术方案，均落在本发明的保护范围内。

Claims (1)

1.一种合并单元时间特性测量方法，其特征在于，包括如下步骤：

步骤一：将被测试的合并单元和测量装置之间相连，合并单元和测量装置之间通过时钟同步信号实现同步；

步骤二：测量装置接收合并单元的SV报文，并基于时钟同步信号跟踪合并单元发送SV报文的实时频率，得到不考虑抖动时的SV报文标准间隔；

步骤三：测量装置基于时钟同步信号测量SV报文到达测量装置的时间与时钟同步信号间的时间差；

步骤四：根据SV报文标准间隔、SV报文到达测量装置的时间与时钟同步信号间的时间差，测量装置锁定SV报文的发送间隔抖动；

步骤五：测量装置将SV报文到达测量装置的时间与时钟同步信号间的时间差补偿SV报文的发送间隔抖动，得到合并单元的额定采样延时；

步骤六：测量装置分析SV报文发送间隔抖动的最大值、最小值、平均值以及方差，获得合并单元发送SV报文的离散性；

所述步骤一包括：合并单元和测量装置之间通过光纤连接；

所述步骤二包括：测量装置统计时间t内到达测量装置的SV报文的数量n，得到合并单元发送SV报文的实时频率f_SV，其中f_SV＝n/t；得到不考虑抖动时的SV报文标准间隔T_SV，T_SV＝1/f_SV；

所述步骤三包括：步骤3a：测量装置接收合并单元的每一帧SV报文；

步骤3b：测量装置以每N帧SV报文作为一个循环，其中N为合并单元额定采样频率；在每一个循环中，按照SV报文依次到达测量装置的顺序，获得第k帧SV报文到达测量装置与时钟同步信号间的时间差t_k，其中k为整数，0≤k≤N-1；

所述步骤四包括：

步骤4a：在每一个循环中，计算第k帧SV报文到达测量装置的时间和第k帧SV报文的前一个报文到达测量装置的时间之间的时间间隔T_k；

步骤4b：测量装置锁定第k帧SV报文的发送间隔抖动ΔT_k，ΔT_k＝T_k-T_SV；

所述步骤五包括：

在每一个循环中，测量装置得到SV报文的额定采样延时T_d，T_d＝t₀-ΔT₀。