CN103295996B - 封装基板及其制作方法 - Google Patents

封装基板及其制作方法 Download PDF

Info

Publication number
CN103295996B
CN103295996B CN201210224535.8A CN201210224535A CN103295996B CN 103295996 B CN103295996 B CN 103295996B CN 201210224535 A CN201210224535 A CN 201210224535A CN 103295996 B CN103295996 B CN 103295996B
Authority
CN
China
Prior art keywords
chip
packaging
base plate
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210224535.8A
Other languages
English (en)
Other versions
CN103295996A (zh
Inventor
凌严
朱虹
金利波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN201210224535.8A priority Critical patent/CN103295996B/zh
Publication of CN103295996A publication Critical patent/CN103295996A/zh
Application granted granted Critical
Publication of CN103295996B publication Critical patent/CN103295996B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种封装基板及其制作方法，其中所述封装基板，包括：基板；导电层或半导体层，所述导电层或半导体层形成于所述基板表面，为一层或多层结构，所述导电层或半导体层上包括：分立器件、互连引线和芯片接触点；裸芯片，所述裸芯片通过连接部与芯片接触点电连接，并固定在所述基板上；连接部，设置于所述裸芯片与所述芯片接触点导电层之间，用于将所述裸芯片与所述芯片接触点电连接；绝缘层，所述绝缘层形成于导电层或半导体层的层与层之间或最外层导电层表面。本发明采用TFT工艺来制作封装基板，实现传统电子电路系统的PCB基板的封装功能，同时还具有小、薄、轻，生产简单，降低生产成本等优点。

Description

封装基板及其制作方法
技术领域
本发明涉及集成电路封装领域，尤其涉及一种封装基板及其制作方法。
背景技术
在整个电子电路系统功能实现中，集成电路芯片扮演着十分重要的角色，是整个电子电路系统的核心。一般意义上的集成电路芯片是指已经封装好了的、可以用于焊接的IC元器件。IC元器件的制作包括2大部分：Die（裸芯片）的制作和芯片封装。
Die是指利用集成电路制作工艺制作出来具有特定功能（电学的、光学的或机械的等功能）的单元，大多数都是基于单晶硅材料制作而成。随着性能要求的越来越高，工艺技术的越来越进步，现代Die的制作工艺已经达到了几十纳米的亚微米阶段。即使是功能十分复杂的Die，其整体尺寸也非常微小，都是毫米量级。由于Die本身尺寸很小，其上的各电学接触点就更加微小，只有几十微米大小，而且有的Die的电学触点数也很多，无法直接将Die使用在电子电路系统的PCB上，需要将Die的电学触点外引出来，以便于焊接在PCB上与其他器件进行电性互联。Die的电学触点外引的过程为封装的过程。封装的基本形式为先将Die固定在一个小基板上，其电学触点朝上放置，且将Die的各电学接触点通过导线引出来连接到各个可以用于焊接的金属管脚，最后通过覆盖层把Die密封起来，只露出各个金属管脚用于与外界电路的焊接互联。图1a和图1b所示为目前比较通用的集成电路芯片封装方式，图1a是俯视图，图1b是截面图。如图所示，裸芯片1面向上固定在基板2上，然后通过引线3将裸芯片1的各个电学触点101连接到外部金属管脚4上，最后在上面加一个覆盖层5，将裸芯片1和引线3保护起来。金属管脚4的尺寸比较大，可以弯折，而且材料也易于焊接到PCB上。通过封装以后的Die就是通常意义上的集成电路芯片，集成电路芯片就可以焊接在PCB上，实现和其他集成电路芯片以及分立元件的互联。封装作为集成电路芯片的关键步骤，对最终集成电路芯片产品的可靠性、功能特性、产品总成本都十分重要。
电子电路系统是由各种类功能不同的集成电路芯片和数量众多的电阻、电容等分立器件，共同协作，实现各种复杂功能的电路系统，其一般是通过以BGA、CSP、TAB、MCM技术为代表的封装基板来实现。封装基板可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。现代电子制造业所用的最通用的封装基板为PCB（PrintedCircuitBoard，印制电路板）。集成电路芯片和分立器件通过焊接的方式固定在PCB上，PCB上的铜线、铜层起到电性互联的作用。
随着对电子系统的性能要求越来越高以及微电子技术的快速发展，电子电路系统的功能越来越强大的同时，其尺寸体积确需要越来越小，集成电路芯片和Die的尺寸也就越来越小。这将使Die的封装工艺难度越来越大，越来越复杂。传统的PCB上的封装设计已经不能满足现实的需求。因此出现了TAB（Tapeautomatedbonding,传送带自动绑定）、COF（chiponfilm，芯片在薄膜上的封装）、COG（chiponglass，芯片在薄膜上的封装）等新型的封装方式。
如专利US5223321,US6008072等所示，TAB封装是在Die的电学触点上生长的GoldBump（金凸块），将Die通过合金焊接或ACF（AnisotropicConductiveFilm,各向异性导电膜）压合的方式，将Die的各个电学触点上的GoldBump（金凸块）连接到FPC（FlexiblePrintedCircuitboard，挠性印刷电路板）上，形成一个类似于上述集成电路芯片的TAB模块，然后通过FOB（filmonPCB，薄膜在印制电路板上）、焊接或接插件等方式将TAB模块连接到电路系统的PCB上，实现电性互联。
COF封装与TAB封装类似，也是将Die封装在特殊的FPC上形成一个COF模块。TAB封装也需要在Die上生长类似的GoldBump。只是COF封装能够实现更细的引线，能够封装电学触电更小的Die。COG封装相比其他上述的各种封装，可以实现更加精细的引线，主要在LCD（LiquidCrystalDisplay，液晶显示器）等现在显示器件中，如专利US2010/0060840A1、CN200820146218.8等所示。借助于ACF、COG封装是直接将Die压合在玻璃基板上，使LCD产品更小更轻，能够实现更高的可靠性。
如图2所示，用于COG的裸芯片1需要在裸芯片1的电学触点101上生长一个凸起的金凸块102（金凸块），在与ACF4压合时，金凸块102压碎ACF4中的金属小球401从而实现与玻璃基板6上的互连引线7的相应触点103导通。互连引线7上面还有一层保护层20，用于保护隔离。
现有的电子电路系统沿用PCB板的结构和工艺来实现上述各集成电路芯片、COF模块、分立器件（电阻、电容等）之间的互联。主要方式为由裸芯片1封装成集成电路芯片、COF模块等，然后将这些模块焊接到PCB上，同时焊接上必要的分立器件。整个实现过程步骤繁多、工艺复杂、成本高昂，而且整个电子电路系统的厚度、体积、重量都无法进一步缩小。
发明内容
本发明的目的是提供了一种新型的、体积轻薄且能集成更多电子电路的封装基板。
为实现上述目的，本发明提供了一种封装基板，包括：
基板；
导电层或半导体层，所述导电层或半导体层形成于所述基板表面，为一层或多层结构，所述导电层或半导体层上包括：分立器件、互连引线和芯片接触点；
裸芯片，所述裸芯片通过连接部与芯片接触点电连接，并固定在所述基板上；
连接部，设置于所述裸芯片与所述芯片接触点导电层之间，用于将所述裸芯片与所述芯片接触点电连接；
绝缘层，所述绝缘层形成于导电层或半导体层的层与层之间或最外层导电层表面。
可选的，所述基板表面还包括外连引线触点区，所述外连引线触点区设置于所述基板的元件及连接走线的外围区域。
可选的，所述基板表面还包括保护层。
可选的，所述导电层的材料是钼、铝、铬、透明合金、或银中的一种或多种。
可选的，所述半导体层的材料是非晶硅、低温多晶硅或氧化物半导体。
可选的，所述分立器件包括电容、电阻、电感、TFT开关、TFT二极管中的一种或多种。
可选的，所述分立器件形成于导电层或半导体层的某一层，或形成于多层导电层或半导体层。
可选的，所述导电层还包括抗干扰信号屏蔽层。
可选的，所述绝缘层是氮化硅、氧化硅、或有机膜。
可选的，所述基板包括第一表面和与之相对的第二表面，所述第一表面和第二表面具有延展的平面，所述导电层形成于所述基板的第一表面或形成于所述基板的第一表面和第二表面。
可选的，所述基板的材质为玻璃、耐高温有机物、金属、石英或金刚石。
可选的，所述裸芯片还包括连接部金凸块，所述金凸块与所述芯片接触点位置一一对应。
可选的，所述连接部还包括各向异性导电膜。
可选的，所述裸芯片的金凸块和芯片接触点固定的方式为通过所述各向异性导电膜压合连接。
可选的，所述裸芯片的金凸块和芯片接触点固定的方式为通过金属键合进行连接。
可选的，所述裸芯片包括连接部焊接球。
可选的，所述裸芯片和芯片接触点固定的方式为通过所述焊接球进行连接。
本发明还提供了如前所述的封装基板的制作方法，包括
提供基板；
利用TFT工艺在所述基板表面形成分立器件、互连引线、芯片接触点和绝缘层，所述芯片接触点适用于待固定的裸芯片；
固定所述裸芯片与芯片接触点。
可选的，所述裸芯片与芯片接触点的固定方式为采用COG热合工艺。
可选的，所述裸芯片与芯片接触点的固定方式为高温或超声键合工艺。
可选的，所述裸芯片与芯片接触点的固定方式为热压焊接。
可选的，利用a-Si工艺、LTPS工艺或OTFT工艺等制作分立器件、互连引线、芯片接触点和绝缘层。
可选的，利用物理气相沉淀、溅射或蒸镀形成所述导电层。
可选的，利用等离子体增强化学气相沉积法形成所述半导体层、绝缘层。
与现有技术相比，本发明采用TFT工艺来制作封装基板，实现传统电子电路系统的PCB基板的封装功能，同时还具有小、薄、轻，生产简单，降低生产成本等优点。
附图说明
图1a至图1b是现有技术中一种集成电路芯片封装方式的示意图；
图2是现有技术中芯片在薄膜上的封装方式的示意图；
图3至图4为本发明的一种具体实施方式中提供的封装基板的结构示意图。
具体实施方式
本发明采用TFT工艺来制作封装基板，实现复杂的电子电路系统。本发明的方法为在基板上通过掩膜工艺形成一层或多层结构的导电层或半导体层，利用所述导电层或半导体层形成分立器件、互连引线和芯片接触点，再把裸芯片通过连接部与芯片接触点进行连接而被固定在所述基板上，从而实现传统电子电路系统的PCB基板的封装功能，同时还具有小、薄、轻，生产简单，降低生产成本等优点。
本发明还可采用玻璃作为所述基板，则可在玻璃基板上实现PCB基板的功能。这样制得的电路板具有更好的耐热性、防水性、耐腐蚀性，提高了电子电路系统的性能，提高了可靠性；而且玻璃基板具有透明的性质，适用于含有光电器件（可见光探测器、太阳能电池等）的电子电路系统。
同时，本发明还可以在基板的两面形成电路系统，则提高集成度，可以使系统体积更小、重量更轻。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
下面以玻璃基板为例，来阐述本发明的封装基板的结构。需要说明的是，本发明的封装基板的材质并不仅仅局限于玻璃，还可以是耐高温有机物、金属、石英或金刚石，或者别的能够承受TFT工艺实施温度，表面平整的面板。
所述封装基板的俯视结构如图3所示，在玻璃基板6上集成了电容8、电阻9和电感10，TFT开关11和ESD泻放TFT二极管12等分立器件，这些分立器件形成在导电层7上。在别的实施方式中，所述导电层7也可以是半导体层。裸芯片1压合在玻璃基板6的相应位置上，而后通过导电连线实现各裸芯片1以及分立器件的互连，同样的，导电连线也由导电层7构成。在本实施例中，各种裸芯片1压合在玻璃基板6上的方式是通过COG的工艺，加热压合在玻璃基板6的相应位置上。在别的实施情况中，可以利用FOG（FilmonGlass，薄膜在玻璃上）工艺压合FPC实现与其他子系统的连接。另外为了和其他子系统实现电性连接，在基板6的元件及连接走线区域的外围区域留有外连引线触点区13。基于可靠性考虑，可以在所有器件区域增加保护层14，如防水硅胶等。
图4为图3所示的玻璃基板构成的封装基板的截面示意图，其上包括，由导电层构成的电容8、电阻9、ESD泻放TFT二极管12以及裸芯片1的COG的芯片接触点103。其中，导电层7有3层结构，具有第一层导电层701、第二层导电层702和第三层导电层703。第一层导电层701构成了ESD二极管12的栅极、电容8的第一极、以及用作电阻9；第二层导电层702构成了ESD二极管12的漏极和源极（其中漏极和栅极相连）、电容8的第二极；第三层导电层703构成了裸芯片1的电学触点101所需对应的芯片接触点103。本实施例中，裸芯片1采用COG热压工艺压合连接于封装基板上，具体如图中所示，在裸芯片1的电学触点101上生长有凸起的金凸块102（金凸块），金凸块102在这种实施方式中起到连接部的作用，其压碎ACF4中的金属小球401从而实现与玻璃基板6上相应的芯片接触点103导通。在分立器件、引线触点、导电连线等由导电层构成的结构和器件之间为绝缘层20。
在整个玻璃基板的表面，具有保护层14，所述保护层14的材质可以是玻璃、紫外胶、硅胶、封胶等。
在本实施例中，导电层7为如图4中所示的3层，在别的实施方式中，封装基板上的导电层为单层或多层结构不限，为适用于制作分立器件、互连引线和芯片接触点、或用于信号的抗干扰的屏蔽层导电层材料等电学元件。其材质可以是钼（Mo）、铝（Al）、铬（Cr）、透明合金（ITO）、或银（Ag）等。
在本实施例中，图4所示的封装基板列出的电容8、电阻9、电感10、TFT开关11、ESD泻放TFT二极管12为利用TFT工艺实现的分立器件，在其他实施方式中，也可以利用TFT工艺实现其它种类的分立器件，而不仅仅局限于本实施例所示。各分立元件（电容8、电阻9、电感10等）可以利用多层导电层的某一层实现，也可以用多层导电层来实现。
在本实施例中为在玻璃基板6的某一面制作导电层7用于COG方式热压裸芯片1，以及集成各种分立器件，在其他实施方式中，也可以在玻璃基板6的两面都制作上导电层7用于COG方式热压裸芯片1，以及集成各种分立器件，实现更高的集成度。或者在其他实施方式中，所述裸芯片上的连接部金凸块和芯片接触点固定的方式也可以为通过金属键合进行连接。在另一种实施情况中，也可以利用焊接的方式来实现裸芯片1和玻璃基板6的相应芯片接触点103的导通连接。在这种情况下，所述连接部为焊接球。
构成的本发明的封装基板主要以TFT工艺在基板上形成分立器件、互连引线和芯片接触点等电学功能的器件，具体形成方式可以为：
步骤S1：提供基板。
所述基板为表面特性﹑耐热性﹑耐药品性及碱金属含量等能够承受TFT工艺条件，表面平整的面板。其材质可以是玻璃，还可以是耐高温（400℃）有机物、金属、石英或金刚石等。在本实施例中优选为玻璃基板，厚度为0.7mm或0.6mm。
步骤S2：利用TFT工艺在所述基板表面形成分立器件、互连引线、芯片接触点和绝缘层，所述芯片接触点适用于待固定的裸芯片。
TFT工艺技术是液晶（LC）、无机和有机薄膜电致发光（EL和OEL）平板显示器的基础。在LCD（液晶屏）生产中，TFT工艺主要用于制造控制像元（LC或OLED）开关性能的TFT阵列。TFT是在玻璃或塑料基板等非单晶片上（当然也可以在晶片上）通过溅射、化学沉积工艺形成制造电路必需的各种膜，通过对膜的加工制作大规模半导体集成电路（LSIC）。主要有以下几部分：在TFT基板上形成TFT阵列；在彩色滤光片基板上形成彩色滤光图案及ITO导电层；用两块基板形成液晶盒；安装外围电路、组装背光源等的模块组装。
发明人运用巧妙的构思，借鉴在TFT基板上形成TFT阵列的工艺来形成封装基板上的分立器件、互连引线和芯片接触点等结构。如图3和图4中所示的电容8、电阻9、电感10、TFT开关11、ESD泻放TFT二极管12。各分立元件（电容8、电阻9、电感10等）可以利用多层导电层的某一层实现，也可以用多层导电层来实现，TFT开关11、ESD泻放TFT二极管12可以利用a-SiTFT工艺来实现，也可以利用性能更好的LTPS工艺、OTFT工艺来实现。在其他实施例中，可以利用a-SiTFT工艺、LTPS工艺、OTFT工艺等TFT工艺实现更多种类的分立器件。导电层7也不一定就是如图4中所示的3层，可以有更多的导电层或更少的导电层。器件和器件之间的隔离由绝缘层实现。所述导电层7也可以为半导体层。TFT工艺中形成导电层7、半导体层或绝缘层的厚度非常的薄，就算重叠累积很多层，其厚度也远小于原本的PCB单层结构。
其中，利用PVD（PhysicalVaporDeposition，物理气相沉淀）方式形成导电层7，也可以利用溅射、蒸镀等方式生长。导电层7的材质可以是钼（Mo）、或铝（Al）、或铬（Cr）、或透明合金（ITO）、或银（Ag）等。
导电层7之间的绝缘层20利用PECVD（PlasmaEnhancedChemicalVaporDeposition，等离子体增强化学气相沉积法）方式形成，也可以利用其他种类的CVD（ChemicalVaporDeposition，化学气相沉积）方式形成。绝缘层20的材质可以是氮化硅（SiN）、氧化硅（SiO）、或有机膜等介质层。
另外，若在所述导电层7为半导体层的实施例中，所述半导体层可以通过PECVD来形成。
步骤S3：固定所述裸芯片与芯片接触点。
将实现电子电路系统某些重要功能所需的集成电路芯片的裸芯片固定在经过上一步骤处理的基板上，所述裸芯片1与芯片接触点103的固定方式为采用COG热合工艺，高温或超声键合，或热压焊接。具体的，由裸芯片1与芯片接触点103连接方式的具体情况来分：所述裸芯片1与芯片接触点103通过金凸块和各向异性导电膜连接，则采用热合工艺；所述裸芯片1与芯片接触点103通过金凸块连接，则采用高温或者超声键合工艺；所述裸芯片1与芯片接触点103通过焊接球连接，则采用热压焊接工艺。
本实施例中，裸芯片1采用COG热压工艺压合于封装基板上，则如图4中所示，在裸芯片1的电学触点101上生长有凸起的金凸块102（金凸块），金凸块102压碎ACF4中的金属小球401从而实现与玻璃基板6上的互连引线7的相应的芯片触点103导通。
步骤S4：最终形成保护层。
在整个玻璃基板的表面，可以形成保护层14，所述保护层14的材质可以是玻璃、紫外胶、硅胶、封胶等。
与传统的PCB板工艺相比，这样形成的封装基板一体成形，可以在很薄的结构中复合多层电路结构，也减少了绝大部分焊接、打孔等的工序。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (32)

1.一种封装基板，其特征在于，包括：
基板，所述基板为PCB基板；
导电层或半导体层，所述导电层或半导体层形成于所述基板表面，为一层或多层结构，所述导电层或半导体层上包括：分立器件、互连引线和芯片接触点；
裸芯片，所述裸芯片通过连接部与芯片接触点电连接，并固定在所述基板上；
连接部，设置于所述裸芯片与所述芯片接触点导电层之间，用于将所述裸芯片与所述芯片接触点电连接；
绝缘层，所述绝缘层形成于导电层或半导体层的层与层之间或最外层导电层表面；
其中，所述分立器件、互连引线、芯片接触点和绝缘层利用TFT工艺形成于所述基板表面。
2.如权利要求1所述的封装基板，其特征在于，所述基板表面还包括外连引线触点区，所述外连引线触点区设置于所述基板的元件及连接走线的外围区域。
3.如权利要求1所述的封装基板，其特征在于，所述基板表面还包括保护层。
4.如权利要求1所述的封装基板，其特征在于，所述导电层的材料是钼、铝、铬、透明合金、或银中的一种或多种。
5.如权利要求1所述的封装基板，其特征在于，所述半导体层的材料是非晶硅、低温多晶硅或氧化物半导体。
6.如权利要求1所述的封装基板，其特征在于，所述分立器件包括电容、电阻、电感、TFT开关、TFT二极管中的一种或多种。
7.如权利要求6所述的封装基板，其特征在于，所述分立器件形成于导电层或半导体层的某一层，或形成于多层导电层或半导体层。
8.如权利要求1所述的封装基板，其特征在于，所述导电层还包括抗干扰信号屏蔽层。
9.如权利要求1所述的封装基板，其特征在于，所述绝缘层是氮化硅、氧化硅、或有机膜。
10.如权利要求1所述的封装基板，其特征在于，所述基板包括第一表面和与之相对的第二表面，所述第一表面和第二表面具有延展的平面，所述导电层形成于所述基板的第一表面或形成于所述基板的第一表面和第二表面。
11.如权利要求10所述的封装基板，其特征在于，所述基板的材质为玻璃、耐高温有机物、金属、石英或金刚石。
12.如权利要求1所述的封装基板，其特征在于，所述裸芯片还包括连接部金凸块，所述金凸块与所述芯片接触点位置一一对应。
13.如权利要求12所述的封装基板，其特征在于，所述连接部还包括各向异性导电膜。
14.如权利要求13所述的封装基板，其特征在于，所述裸芯片的金凸块和芯片接触点固定的方式为通过所述各向异性导电膜压合连接。
15.如权利要求12所述的封装基板，其特征在于，所述裸芯片的金凸块和芯片接触点固定的方式为通过金属键合进行连接。
16.如权利要求1所述的封装基板，其特征在于，所述裸芯片包括连接部焊接球。
17.如权利要求16所述的封装基板，其特征在于，所述裸芯片和芯片接触点固定的方式为通过所述焊接球进行连接。
18.一种如权利要求13或14所述的封装基板的制作方法，其特征在于，包括
提供基板，所述基板为PCB基板；
利用TFT工艺在所述基板表面形成分立器件、互连引线、芯片接触点和绝缘层，所述芯片接触点适用于待固定的裸芯片；
固定所述裸芯片与芯片接触点。
19.如权利要求18所述的制作方法，其特征在于，所述裸芯片与芯片接触点的固定方式为采用COG热合工艺。
20.如权利要求18所述的制作方法，其特征在于，利用a-Si工艺、LTPS工艺或OTFT工艺制作分立器件、互连引线、芯片接触点和绝缘层。
21.如权利要求18所述的制作方法，其特征在于，利用物理气相沉淀、溅射或蒸镀形成所述导电层。
22.如权利要求18所述的制作方法，其特征在于，利用等离子体增强化学气相沉积法形成所述半导体层、绝缘层。
23.一种如权利要求15所述的封装基板的制作方法，其特征在于，包括
提供基板，所述基板为PCB基板；
利用TFT工艺在所述基板表面形成分立器件、互连引线、芯片接触点和绝缘层，所述芯片接触点适用于待固定的裸芯片；
固定所述裸芯片与芯片接触点。
24.如权利要求23所述的制作方法，其特征在于，所述裸芯片与芯片接触点的固定方式为高温或超声键合工艺。
25.如权利要求23所述的制作方法，其特征在于，利用a-Si工艺、LTPS工艺或OTFT工艺制作分立器件、互连引线、芯片接触点和绝缘层。
26.如权利要求23所述的制作方法，其特征在于，利用物理气相沉淀、溅射或蒸镀形成所述导电层。
27.如权利要求23所述的制作方法，其特征在于，利用等离子体增强化学气相沉积法形成所述半导体层、绝缘层。
28.一种如权利要求17所述的封装基板的制作方法，其特征在于，包括
提供基板，所述基板为PCB基板；
利用TFT工艺在所述基板表面形成分立器件、互连引线、芯片接触点和绝缘层，所述芯片接触点适用于待固定的裸芯片；
固定所述裸芯片与芯片接触点。
29.如权利要求28所述的制作方法，其特征在于，所述裸芯片与芯片接触点的固定方式为热压焊接。
30.如权利要求28所述的制作方法，其特征在于，利用a-Si工艺、LTPS工艺或OTFT工艺制作分立器件、互连引线、芯片接触点和绝缘层。
31.如权利要求28所述的制作方法，其特征在于，利用物理气相沉淀、溅射或蒸镀形成所述导电层。
32.如权利要求28所述的制作方法，其特征在于，利用等离子体增强化学气相沉积法形成所述半导体层、绝缘层。
CN201210224535.8A 2012-06-29 2012-06-29 封装基板及其制作方法 Active CN103295996B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210224535.8A CN103295996B (zh) 2012-06-29 2012-06-29 封装基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210224535.8A CN103295996B (zh) 2012-06-29 2012-06-29 封装基板及其制作方法

Publications (2)

Publication Number Publication Date
CN103295996A CN103295996A (zh) 2013-09-11
CN103295996B true CN103295996B (zh) 2016-06-15

Family

ID=49096632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210224535.8A Active CN103295996B (zh) 2012-06-29 2012-06-29 封装基板及其制作方法

Country Status (1)

Country Link
CN (1) CN103295996B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103879954B (zh) * 2014-03-20 2017-04-12 浙江工业大学 一种硅基上非晶硅与玻璃的阳极键合方法及其应用
CN106019663A (zh) * 2016-07-29 2016-10-12 京东方科技集团股份有限公司 集成电路器件及制作方法、电路板、显示面板、显示装置
CN109728022B (zh) * 2017-10-31 2023-06-20 英属开曼群岛商錼创科技股份有限公司 微型发光二极管显示面板及其制造方法
TWI650854B (zh) 2017-10-31 2019-02-11 英屬開曼群島商錼創科技股份有限公司 微型發光二極體顯示面板及其製造方法
CN107949163B (zh) * 2017-12-28 2024-03-15 东莞市台可名薄膜科技有限公司 一种薄膜印刷电路板及加工方法
CN108183109B (zh) * 2018-01-03 2023-03-14 京东方科技集团股份有限公司 显示装置、阵列基板、集成电路的面板及其制作方法
CN114930524A (zh) * 2019-10-16 2022-08-19 华为技术有限公司 芯片和集成芯片
CN111140938B (zh) * 2019-12-04 2021-04-09 浙江大学山东工业技术研究院 空调外机热管理用散热装置
KR20220097718A (ko) 2020-12-31 2022-07-08 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 모듈

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2559099Y (zh) * 2002-06-05 2003-07-02 威盛电子股份有限公司 覆晶构装基板
CN1855483A (zh) * 2005-01-06 2006-11-01 赛骑有限公司 集成无源器件
CN101335248A (zh) * 2007-06-29 2008-12-31 台湾薄膜电晶体液晶显示器产业协会 凸块结构
CN102024716A (zh) * 2009-09-11 2011-04-20 新科金朋有限公司 半导体器件以及制造半导体器件的方法
CN102270588A (zh) * 2010-06-02 2011-12-07 新科金朋有限公司 在半导体管芯周围形成emi屏蔽层的半导体器件和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2559099Y (zh) * 2002-06-05 2003-07-02 威盛电子股份有限公司 覆晶构装基板
CN1855483A (zh) * 2005-01-06 2006-11-01 赛骑有限公司 集成无源器件
CN101335248A (zh) * 2007-06-29 2008-12-31 台湾薄膜电晶体液晶显示器产业协会 凸块结构
CN102024716A (zh) * 2009-09-11 2011-04-20 新科金朋有限公司 半导体器件以及制造半导体器件的方法
CN102270588A (zh) * 2010-06-02 2011-12-07 新科金朋有限公司 在半导体管芯周围形成emi屏蔽层的半导体器件和方法

Also Published As

Publication number Publication date
CN103295996A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
CN103295996B (zh) 封装基板及其制作方法
US20230069851A1 (en) Display device
CN109949711B (zh) 显示面板、显示装置和显示面板的制作方法
US10325969B2 (en) Display panel, fabrication method and display apparatus
CN113126806B (zh) 触摸显示装置
US8363189B2 (en) Alkali silicate glass for displays
CN104143538A (zh) 玻璃倒装接合结构
JP2009027166A (ja) 化合物半導体デバイスのパッケージ封入構造及びその作成方法
TW201727866A (zh) 發光裝置
CN209016060U (zh) 有机发光二极管阵列基板及电子装置
CN100435380C (zh) 带支撑板的有机电致发光器件及其制作方法
CN109817769B (zh) 一种新型led芯片封装制作方法
CN101765871B (zh) 显示装置
CN109004036A (zh) 光电元件封装体
CN101777542B (zh) 芯片封装构造以及封装方法
US10595420B2 (en) Encapsulation structure and display apparatus
CN108598102B (zh) 发光装置
CN206163474U (zh) 图像传感器模组
CN201689898U (zh) 聚光型太阳能电池的封装结构
CN102082218B (zh) 发光二极管及其装置、封装方法
US20240097071A1 (en) Display substrate, preparation method therefor, and display device
CN101110378A (zh) 晶圆级封装方法
CN107046018A (zh) 玻璃基板封装及其制造方法
CN208848906U (zh) 具有薄膜晶体管器件的集成装置、显示装置及电子设备
CN103579258A (zh) 基板内嵌式模块结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant