CN103262653A - 器件的制造方法及有机el器件 - Google Patents

器件的制造方法及有机el器件 Download PDF

Info

Publication number
CN103262653A
CN103262653A CN2011800074705A CN201180007470A CN103262653A CN 103262653 A CN103262653 A CN 103262653A CN 2011800074705 A CN2011800074705 A CN 2011800074705A CN 201180007470 A CN201180007470 A CN 201180007470A CN 103262653 A CN103262653 A CN 103262653A
Authority
CN
China
Prior art keywords
photomask
exposure process
pixel electrode
substrate
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800074705A
Other languages
English (en)
Other versions
CN103262653B (zh
Inventor
西山诚司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN103262653A publication Critical patent/CN103262653A/zh
Application granted granted Critical
Publication of CN103262653B publication Critical patent/CN103262653B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

在器件的制造中具有：基板准备工序、像素电极形成工序、感光性膜形成工序、第一部分曝光工序、第二部分曝光工序和显影工序。其中，在第一部分曝光工序中，在执行了感光性膜形成工序后，使第一光掩模与基板相对地配置，经由第一光掩模对感光性膜的第一部分曝光。另外，在第二部分曝光工序中，在执行了第一部分曝光工序后或者执行s第一部分曝光工序的同时，使第二光掩模与基板相对地配置，经由第二光掩模对感光性膜的第二部分曝光，该第二部分的至少一部分不同于第一部分。并且，在第二部分曝光工序中，将第二光掩模配置成其端部与第一光掩模的端部重叠，使第一光掩模和第二光掩模的上述重叠的部分处于与像素电极形成工序中的电布线对应的位置。

Description

器件的制造方法及有机EL器件
技术领域
本发明涉及器件的制造方法及有机EL器件，尤其涉及制造过程的曝光时的光掩模的配置方式。
背景技术
作为器件的有机EL器件例如经过如下工序形成：（a）在基板上形成TFT层；（b）在TFT层上层叠层间绝缘膜；（c）在层间绝缘膜上层叠平坦化膜；（d）在平坦化膜上形成阳极；（e）形成划分相邻发光部之间的堤；（f）在通过形成堤而构成的凹部内形成包括有机发光层的功能层；（g）在多个功能层上相连地形成阴极；（h）形成覆盖阴极的封止膜。
在此，在以有机EL器件为代表的器件的制造中，包括很多对感光性膜进行曝光、显影的工序。例如，在上述（a）的TFT层的形成中，也在形成栅电极、形成半导体层、形成源电极/漏电极之际执行曝光/显影的工序。
用于曝光的光掩模的尺寸由生产线中的阶段（Generation）规定。例如，若为G（Generation）6，则被规定为800mm×920mm（32英寸）。因此，需要根据作为曝光对象的器件的尺寸而分成多次进行曝光（分割曝光）。用图32对分割曝光进行说明。
如图32（a）所示，在基板900上依次使金属膜9010a和正型的抗蚀剂膜930堆积后，配置光掩模590以覆盖抗蚀剂膜930的一部分。光掩模590通过在透光基板590a的Z轴方向下侧主面形成遮光区域590b被形成图案。在配置了光掩模590的状态下，将光照射到配置了该光掩模590的部分，进行第一次曝光。
接着，如图32（b）所示，在进行了第一次曝光的抗蚀剂膜930的上方配置光掩模591，在该状态下对配置了光掩模591的部分照射光来进行第二次曝光。光掩模591也与光掩模590同样地，通过在透光基板591a的Z轴方向下侧主面形成遮光区域591b被形成图案。
在此，第二次曝光时配置的光掩模591，相对于第一次曝光时配置的光掩模590，配置（接缝区域OR900）以相互的端部彼此重叠。
专利文献1：日本专利第4604752号公报
专利文献2：日本特开2006-40589号公报
专利文献3：日本特开2005-203345号公报
发明内容
但是，在图32（a）、（b）所示的接缝区域OR900中，由于进行了两次曝光，所以显影后会有与其他区域不同的形状/性质。例如，在进行了显影/蚀刻等后的状态下，会在接缝区域OR900上产生微小的台阶差等。
如上所述，在接缝区域OR900被分配给对该器件本来的特性有大影响的部分的情况下，会担心器件品质（质量）的降低。
本发明是鉴于上述的问题而完成的，其目的在于提供即使在制造过程中采用分割曝光时也能抑制器件特性降低的器件的制造方法及有机EL器件。
本发明的一个技术方案的器件的制造方法具有：
（a）基板准备工序，准备基板；
（b）像素电极形成工序，在基板上以彼此隔开间隔的状态形成多个像素电极，并且，在至少一部分的相邻像素电极之间形成电布线；
（c）感光性膜形成工序，在基板上涂敷感光性材料来形成感光性膜；
（d）第一部分曝光工序，在感光性膜形成工序的执行后，使第一光掩模与基板相对配置，经由第一光掩模对感光性膜的第一部分进行曝光；
（e）第二部分曝光工序，在第一部分曝光工序的执行后或者在第一部分曝光工序的执行同时，使第二光掩模与基板相对配置，经由第二光掩模对感光性膜的第二部分进行曝光，第二部分的至少一部分不同于第一部分；和
（f）显影工序，对通过执行第一部分曝光工序和第二部分曝光工序而曝光了第一部分和第二部分的感光性膜进行显影。
在本发明的一个技术方案的器件的制造方法中，其特征在于，在（e）第二部分曝光工序中，将第二光掩模配置成其端部与（d）第一部分曝光工序中的所述第一光掩模的端部重叠；在（b）像素电极形成工序、（d）第一部分曝光工序和（e）第二部分曝光工序中，使第一光掩模和第二光掩模的所述重叠的部分处于与（b）像素电极形成工序中的电布线对应的位置。
在本发明的一个技术方案的器件的制造方法中，由于在（d）第一部分曝光工序和（e）第二部分曝光工序中使第一光掩模和第二光掩模的所述重叠的部分处于与电布线对应的位置，所以能抑制器件特性的降低。即，这是因为：在器件中，即使在与电布线对应的位置规定第一光掩模和第二光掩模的所述重叠的位置，在该部分受到由曝光中的接缝所引起的影响表现出来，也能够避免作为器件的特性的大幅度地降低。
因此，在本发明的一个技术方案的器件的制造方法中，即使在制造过程中采用了分割曝光的情况下，也能够抑制器件特性的降低。
附图说明
图1是表示本发明的实施方式的有机EL装置1的制造工序中、有机EL面板10的制造工序的工序图。
图2（a）~（c）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图3（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图4（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图5（a）~（c）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图6（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图7（a）~（c）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图8（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图9（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图10（a）~（c）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图11（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图12（a）~（c）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图13（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图14（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图15（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图16（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图17（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图18（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图19（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图20（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图21（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图22（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图23（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图24（a）、（b）是表示有机EL装置1的制造工序的一部分的示意剖面图。
图25是表示有机EL装置1中的有机EL面板10的结构的示意剖面图。
图26是表示有机EL装置1的结构的示意框图。
图27（a）是表示有机EL面板10的结构的示意图，（b）是表示形成栅电极的第一次曝光工序的示意剖面图，（c）是表示形成栅电极的第二次曝光工序的示意剖面图。
图28（a）是表示第一次曝光工序中的第一掩模的配置方式的示意俯视图，（b）是表示第二次曝光工序中的第二掩模的配置方式的示意俯视图。
图29（a）是表示比较例的第一次曝光工序中的第一掩模的配置方式的示意俯视图，（b）是表示比较例的第二次曝光工序中的第二掩模的配置方式的示意俯视图。
图30（a）是表示曝光工序采用的掩模的结构的示意俯视图，（b）是表示第一掩模和第二掩模的接缝的示意剖面图。
图31（a）是表示执行了第一次曝光工序后的抗蚀剂图案的示意俯视图，（b）是表示进行了第一次曝光和显影后的抗蚀剂图案的示意俯视图。
图32（a）是表示现有技术的第一次曝光工序的示意剖面图，（b）是表示现有技术的第二次曝光工序的示意剖面图。
具体实施方式
[本发明的技术方案的概要]
本发明的一个技术方案的器件的制造方法，具有：
（a）基板准备工序，准备基板；
（b）像素电极形成工序，在基板上以彼此隔开间隔的状态形成多个像素电极，并且，在至少一部分的相邻像素电极之间形成电布线；
（c）感光性膜形成工序，在基板上涂敷感光性材料来形成感光性膜；
（d）第一部分曝光工序，在感光性膜形成工序的执行后，使第一光掩模与基板相对配置，经由第一光掩模对感光性膜的第一部分进行曝光；
（e）第二部分曝光工序，在第一部分曝光工序的执行后或者在第一部分曝光工序的执行同时，使第二光掩模与基板相对配置，经由第二光掩模对感光性膜的第二部分进行曝光，第二部分的至少一部分不同于第一部分；和
（f）显影工序，对通过执行第一部分曝光工序和第二部分曝光工序而曝光了第一部分和第二部分的感光性膜进行显影。
在本发明的一个技术方案的器件的制造方法中，其特征在于，在（e）第二部分曝光工序中，将第二光掩模配置成其端部与（d）第一部分曝光工序中的所述第一光掩模的端部重叠；在（b）像素电极形成工序、（d）第一部分曝光工序和（e）第二部分曝光工序中，使第一光掩模和第二光掩模的所述重叠的部分处于与（b）像素电极形成工序中的电布线对应的位置。
在采用了上述构成的本发明的一个技术方案的器件的制造方法中，由于在（d）第一部分曝光工序和（e）第二部分曝光工序中设为使第一光掩模和第二光掩模的所述重叠的部分处于与电布线对应的位置，所以能抑制器件特性的降低。即，这是因为：在器件中，即使在与电布线对应的位置规定第一光掩模和第二光掩模的所述重叠的位置，在该部分受到由曝光中的接缝所引起的影响表现出来，也能够避免作为器件的特性的大幅度地降低。
因此，在本发明的一个技术方案的器件的制造方法中，即使在制造过程中采用了分割曝光的情况下，也能够抑制器件特性的降低。
在上述本发明的一个技术方案的器件的制造方法中也能够采用如下构成，在像素电极形成工序中，电布线形成为相对于基板主面呈线状且宽度大于重叠的部分的宽度。由于采用这样的构成，能够将曝光中的接缝区域切实地收于电布线的形成区域内，能够抑制器件特性的降低。
在上述本发明的一个技术方案的器件的制造方法中也可以采用如下构成，在进行了像素电极形成工序之后进行感光性膜形成工序。在采用这样的构成的情况下，在较之形成有电布线的层级处于上层的部位形成中，能够使曝光的接缝区域收于电布线的形成区域内。因此，能够抑制器件特性的降低。
在上述本发明的一个技术方案的器件的制造方法中也可以采用如下构成，执行了从感光性膜形成工序到显影工序之后，执行像素电极形成工序。在采用这样的构成的情况下，在较之形成电布线的预定层级处于下层的部位形成中，能够使曝光的接缝区域收于电布线的形成区域内。因此，能够抑制器件特性的降低。
在上述本发明的一个技术方案的器件的制造方法中也可以采用如下构成，在第一光掩模和第二光掩模中，分别在至少一部分区域形成掩模图案；在第一光掩模和第二光掩模的所述重叠的部分，第一光掩模的掩模图案与第二光掩模的掩模图案重叠。
在本发明的一个技术方案的器件的制造方法中，具有：
（a）基板准备工序，准备基板；
（b）像素电极形成工序，在基板上以彼此隔开间隔的状态形成多个像素电极；
（c）感光性膜形成工序，在基板上涂敷感光性材料来形成感光性膜；
（d）第一部分曝光工序，在感光性膜形成工序的执行后，使第一光掩模与基板相对配置，经由第一光掩模对感光性膜的第一部分进行曝光；
（e）第二部分曝光工序，在第一部分曝光工序的执行后或者在第一部分曝光工序的执行同时，使第二光掩模与基板相对配置，经由第二光掩模对感光性膜的第二部分进行曝光，该第二部分的至少一部分不同于第一部分；和
（f）显影工序，对通过执行第一部分曝光工序和第二部分曝光工序而曝光了的感光性膜进行显影。
在本发明的一个技术方案的器件的制造方法中，其特征在于，在（b）像素电极形成工序中，在将多个像素电极的形成区域分为第一像素电极形成区域和第二像素电极形成区域来考虑时，以使第二像素电极形成区域中的相邻像素电极之间的间隔比第一像素电极形成区域中的相邻像素电极之间的间隔大的方式，形成多个像素电极；在（e）第二部分曝光工序中，将第二光掩模配置成其端部与（d）第一部分曝光工序中的第一光掩模的端部重叠；在（b）像素电极形成工序、（d）第一部分曝光工序和（e）第二部分曝光工序中，设为：使得第一光掩模和第二光掩模重叠的部分处于与（b）像素电极形成工序中的第二像素电极形成区域对应的位置。
在采用上述构成的本发明的一个技术方案的器件的制造方法中同样地，由于在（d）第一部分曝光工序和（e）第二部分曝光工序中，使第一光掩模和第二光掩模的上述重叠的部分处于与相邻像素电极之间的间隔相对大的第二像素电极形成区域对应的位置（相邻像素电极之间的间隔区域），所以，可以抑制器件特性的降低。即，这是因为，在器件中，将曝光的接缝区域配置在相邻像素电极之间的间隔相对大的第二像素电极形成区域，从而即使规定第一光掩模和第二光掩模的上述重叠的部分，在该部分受到由曝光中的接缝所引起的影响，也不会对像素电极及其上下层产生影响，能够避免作为器件的特性的大幅度地降低。
因此，在本发明的一个技术方案的器件的制造方法中，即使在制造过程中采用了分开曝光的情况下，也能够抑制器件特性的降低。
在上述本发明的一个技术方案的器件的制造方法中也可以采用如下构成，在（b）像素电极形成工序中，在第二像素电极形成区域，将金属膜相对于基板主面形成为线状；在（b）像素电极形成工序、（d）第一部分曝光工序和（e）第二部分曝光工序中，使第一光掩模和第二光掩模重叠的部分处于与（b）像素电极形成工序中的金属膜对应的位置。
另外，在上述本发明的一个技术方案的器件的制造方法中也可以采用在执行了（b）像素电极形成工序之后执行（c）感光性膜形成工序的构成。通过采用该构成，在对形成有像素电极的层级的上层侧执行曝光处理时，通过如上述那样配置第一光掩模和第二光掩模重叠的部分，能够进行高品质的器件的制造。
另外，在上述本发明的一个技术方案的器件的制造方法中也可以采用如下构成，在执行了从（c）感光性膜形成工序到（f）显影工序之后，执行（b）像素电极形成工序。在采用这样的构成的情况下，在对形成有像素电极的层级的下层侧进行曝光处理时，通过如上述那样配置第一光掩模和第二光掩模重叠的部分，能够进行高品质的器件的制造。
在本发明的一个技术方案的器件的制造方法，具有：
（a）基板准备工序，准备基板；
（b）电极材料膜形成工序，在基板上形成包括电极材料的电极材料膜；
（c）感光性膜形成工序，在电极材料膜上涂敷感光性材料来形成感光性膜；
（d）第一部分曝光工序，在感光性膜形成工序的执行后，使第一光掩模与基板相对配置，经由第一光掩模对感光性膜的第一部分进行曝光；
（e）第二部分曝光工序，在第一部分曝光工序的执行后或者在第一部分曝光工序的执行同时，使第二光掩模与基板相对配置，经由第二光掩模对感光性膜的第二部分进行曝光，第二部分的至少一部分不同于第一部分；
（f）显影工序，对通过执行第一部分曝光工序和第二部分曝光工序而曝光了第一部分和第二部分的感光性膜进行显影；和
（g）像素电极形成工序，在显影工序的执行后，经由显影了的感光性膜对电极材料膜进行蚀刻，由此形成彼此隔开间隔的状态的多个像素电极和配置在一部分的相邻像素电极之间的电布线。
在本发明的一个技术方案的器件的制造方法中，其特征在于，在（e）第二部分曝光工序中，将第二光掩模配置成其端部与（d）第一部分曝光工序中的第一光掩模的端部重叠，并且，将第一光掩模和所述第二光掩模的所述重叠的部分配置在电布线的预定形成区域的上方。
在采用上述构成的本发明的一个技术方案的器件的制造方法中同样地，由于在（d）第一部分曝光工序和（e）第二部分曝光工序中，使第一光掩模和第二光掩模的上述重叠的部分处于电布线的预定形成区域的上方，所以，能够抑制器件特性的降低。即，这是因为，在器件中，将曝光的接缝区域配置在大多不会对器件特性产生大影响的电布线的预定形成区域，从而即使规定第一光掩模和第二光掩模的上述重叠的部分，在该部分受到由曝光中的接缝所引起的影响，也不会对像素电极及其上下层产生影响，能够避免作为器件的特性的大幅度地降低。
因此，在本发明的一个技术方案的器件的制造方法中，即使在制造过程中采用了分割曝光的情况下，也能够抑制器件特性的降低。
在本发明的一个技术方案的器件的制造方法中，具有：
（a）基板准备工序，准备基板；
（b）电极材料膜形成工序，在基板上形成包括电极材料的电极材料膜；
（c）感光性膜形成工序，在电极材料膜上涂敷感光性材料来形成感光性膜；
（d）第一部分曝光工序，在感光性膜形成工序的执行后，使第一光掩模与基板相对配置，经由第一光掩模对感光性膜的第一部分进行曝光；
（e）第二部分曝光工序，在第一部分曝光工序的执行后或者在第一部分曝光工序的执行同时，使第二光掩模与基板相对配置，经由第二光掩模对感光性膜的第二部分进行曝光，第二部分的至少一部分不同于第一部分；
（f）显影工序，对通过执行第一部分曝光工序和第二部分曝光工序而曝光了第一部分和第二部分的感光性膜进行显影；和
（g）像素电极形成工序，在显影工序的执行后，经由显影了的感光性膜对电极材料膜进行蚀刻，由此形成彼此隔开间隔的状态的多个像素电极。
在本发明的一个技术方案的器件的制造方法中，其特征在于，在从（b）电极材料膜形成工序到（g）像素电极形成工序中，在将多个像素电极的形成区域分为第一像素电极形成区域和第二像素电极形成区域来考虑时，以使第二像素电极形成区域中的相邻像素电极之间的间隔比第一像素电极形成区域中的相邻像素电极之间的间隔大的方式，形成多个像素电极；在（e）第二部分曝光工序中，将第二光掩模配置成其端部与第一部分曝光工序中的第一光掩模的端部重叠，并且，将第一光掩模和第二光掩模重叠的部分配置在第二像素电极形成区域的上方。
在采用上述构成的本发明的一个技术方案的器件的制造方法中同样地，由于在（d）第一部分曝光工序和（e）第二部分曝光工序中，使第一光掩模和第二光掩模的上述重叠的部分处于与相邻像素电极之间的间隔相对大的第二像素电极形成区域对应的位置（相邻像素电极之间的间隔区域），所以，能够抑制器件特性的降低。即，这是因为，在器件中，将曝光的接缝区域配置在相邻像素电极之间的间隔相对大的第二像素电极形成区域，从而即使规定第一光掩模和第二光掩模的上述重叠的部分，在该部分受到由曝光中的接缝所引起的影响，也不会对像素电极及其上下层产生影响，能够避免作为器件的特性的大幅度地降低。
因此，在本发明的一个技术方案的器件的制造方法中，即使在制造过程中采用了分割曝光的情况下，也能够抑制器件特性的降低。
在本发明的一个技术方案的有机EL器件中，具有：基板、多个像素电极、电布线、隔壁、多个有机层和共用电极。多个像素电极设置于基板上，包括电极材料，以彼此隔开间隔的状态形成。电布线设置在基板上的一部分的相邻像素电极之间。隔壁包括感光性材料，通过使多个光掩模局部重叠地将感光性材料膜曝光而设置，配置在相邻像素电极之间和像素电极与电布线之间，规定子像素区域和电布线区域。多个有机层包括发光性有机材料地构成，在子像素区域中，与多个像素电极分别对应地设置。共用电极夹着有机层与多个像素电极分别相对，并且，与电布线相对。
在本发明的一个技术方案的有机EL器件中，其特征在于，在电布线区域，电布线的共用电极侧的表面的宽度大于多个光掩模的重叠部分的宽度。
如上所述，通过采用电布线的共用电极侧的表面的宽度大于多个光掩模的重叠部分的宽度的构成，在该有机EL器件的制造中，能够将多个光掩模配置成其端部彼此的重叠部分与电布线区域对应。由此，即使在上述重叠部分进行了两次或其以上的曝光的情况下，也不会对直接影响显示品质的像素部产生影响，所以能够抑制作为器件的特性降低。
因此，在本发明的一个技术方案的有机EL器件中，具有高显示品质。
在本发明的一个技术方案的有机EL器件中，具有：基板、多个像素电极、电布线、隔壁、多个有机层和共用电极。多个像素电极设置于基板上，以彼此隔开间隔的状态形成。电布线设置在基板上的一部分的像素电极之间。隔壁包括感光性材料，通过使多个光掩模局部重叠将感光性材料膜曝光而设置，配置在相邻像素电极之间和像素电极与电布线之间，规定子像素区域和电布线区域。多个有机层包括发光性有机材料地构成，在子像素区域中，与多个像素电极分别对应地设置。共用电极夹着有机层与多个像素电极分别相对，并且，与电布线相对。
本发明的一个技术方案的有机EL器件的特征在于，电布线的表面部作为用于重叠多个光掩模的重叠部而起作用。
如上所述，通过采用电布线的表面部作为用于重叠多个光掩模的重叠部而起作用的构成，即使对曝光中的多个光掩模的重叠部分进行了两次或其以上的曝光，也能够抑制显示品质的降低。即，有机EL器件中的电布线，其反射率一定，所以即使在多个光掩模的重叠部进行了两次或其以上的曝光的情况下，形状也稳定。因此，通过使电布线的表面部作为多个光掩模的重叠部起作用，能够得到高显示品质。
因此，在本发明的一个技术方案的有机EL器件中，具有高显示品质。
在本发明的一个技术方案的有机EL器件中，具有：基板、多个像素电极、电布线、隔壁、多个有机层和共用电极。多个像素电极设置于基板上，以彼此隔开间隔的状态形成。电布线设置在基板上的一部分的像素电极之间。隔壁包括感光性材料，通过使多个光掩模局部重叠地将感光性材料膜曝光而设置，配置在相邻像素电极之间和像素电极与电布线之间，规定子像素区域和电布线区域。多个有机层包括发光性有机材料地构成，在子像素区域中，与多个像素电极分别对应地设置。共用电极夹着有机层与多个像素电极分别相对，并且，与电布线相对。
在本发明的一个技术方案的有机EL器件中，其特征在于，在电布线区域的结构的一部分，残留有由于局部重叠多个光掩模地曝光所产生的痕迹。
如上所述，在电布线区域残留有由于局部重叠多个光掩模地曝光所产生的痕迹的结构，换言之是在电布线区域使多个光掩模重叠地执行曝光。在此情况下，如上所述，不会对显示品质产生大影响，另外，即使在由于反射率一定所以在重叠部的形状难以不稳定的电布线区域，进行了两次或其以上的曝光，也能够避免两次曝光对会给显示品质带来大影响的像素区域的影响。
因此，在本发明的一个方式的有机EL器件中，具有高显示品质。
[实施方式]
下面使用具体例对本发明的技术方案的特征和作用/效果进行说明。本发明除了其本质的特征结构要素以外，不受以下的实施方式的任何限定。
1．有机EL面板10的制造方法
首先，使用图1~图25对本实施方式的有机EL面板10的制造方法进行说明。本实施方式的有机EL面板10是器件的一个例子。
（1）TFT层101的形成
如图2（a）所示，准备基板100（图1的步骤S1）。作为基板100，例如可以采用玻璃基板、石英基板、硅基板、硫化钼、铜、锌、铝、不锈钢、镁、铁、镍、金、银等的金属基板、砷化镓基等的半导体基板、树脂基板等。
作为树脂基板可以采用通过层叠下述物质的一种或两种以上而成的层叠体：聚乙烯、聚丙烯、乙烯-丙烯共聚物、乙烯-乙酸乙烯酯（EVA）等的聚烯烃、环状聚烯烃、改性聚烯烃、聚氯乙烯、聚偏二氯乙烯、聚苯乙烯、聚酰胺、聚酰亚胺（PI）、聚酰胺酰亚胺、聚碳酸酯、聚4-甲基-1-戊烯、离聚物、丙烯酸系树脂、聚甲基丙烯酸甲酯、丙烯酸-苯乙烯共聚物（AS树脂）、丁二烯-苯乙烯共聚物、乙烯-乙烯醇共聚物（EVOH）、聚对苯二甲酸乙二醇酯（PET）、聚对苯二甲酸丁二醇酯、聚萘二甲酸乙二醇酯（PEN）、聚对苯二甲酸环己二醇酯（PCT）等的聚酯、聚醚、聚醚酮、聚醚砜（PES）、聚醚酰亚胺、聚缩醛、聚苯醚、改性聚苯醚、聚芳酯化合物、芳香族聚酯（液晶聚合物）、聚四氟乙烯、聚偏氟乙烯、其他氟系树脂、苯乙烯系、聚烯烃系、聚氯乙烯系、聚氨酯系、氟橡胶类、氯化聚乙烯系等各种热塑性弹性体、环氧树脂、酚醛树脂、尿素树脂、三聚氰胺甲醛树脂、不饱和聚酯、硅酮树脂、聚氨酯等、或以它们为主的共聚物、混合体、聚合物合金等。
接着，如图2（b）所示，在基板100的一方的主面（Z轴方向上侧主面）上形成金属膜1010a。在金属膜1010a的成膜时，可以采用例如溅射法、真空蒸镀法等。
另外，作为金属膜1010a，例如可举出铬、铝、钽、钼、铌、铜、银、金、白金、铂、钯、铟、镍、钕等金属或者它们的合金、或者氧化锌、氧化锡、氧化铟、氧化镓等导电性金属氧化物或铟锡复合氧化物（以下简称“ITO”）、铟锌复合氧化物（以下简称“IZO”）、铝锌复合氧化物（AZO）、镓锌复合氧化物（GZO）等导电性金属复合氧化物、或者聚苯胺、聚吡咯、聚噻吩、聚乙炔等导电性高分子或者在其中添加了盐酸、硫酸、磺酸等酸、六氟化磷、五氟化砷、氯化铁等的路易斯酸、碘等卤素原子、钠、钾等金属原子等掺杂剂而成的物质、或者分散了碳黑、金属粒子的导电性复合材料等。另外，也可以采用包括了金属微粒和石墨那样的导电性粒子等的聚合物合金。也可以采用上述的一种或组合两种以上而使用。
接着，如图2（c）所示，使正型的抗蚀剂膜300堆积以覆盖金属膜1010a。
接着，如图3（a）所示，配置光掩模500以覆盖堆积在金属膜1010a上的抗蚀剂膜300的上方的一部分。光掩模500通过在透光基板500a的Z轴方向下侧的主面形成遮光区域500b被图案化。在该状态下，光经由光掩模500而照射，由此抗蚀剂膜300的一部分300a被曝光。
然后，如图3（b）所示，配置光掩模501以覆盖抗蚀剂膜300的上方的一部分。光掩模501同样通过在透光基板501a的Z轴方向下侧的主面形成遮光区域501b被图案化，与在之前的曝光中使用的光掩模500配置（重叠部OR1）以端部的一部分彼此重叠。以后对该位置关系进行说明。
在图3（b）的状态下经由光掩模501照射光，由此使抗蚀剂膜300的一部分300b被曝光。
接着，如图4（a）所示，通过对进行了两次曝光后的抗蚀剂膜300显影来除去所曝光的部分300a、300b，开设开口301a，得到图案形成的抗蚀剂膜301。
接着，如图4（b）所示，经由抗蚀剂膜301的开口301a对金属膜1010a进行蚀刻，得到TFT层101的栅电极101a（图1的步骤S2）。对于形成栅电极101a的蚀刻，可以采用干式蚀刻或湿式蚀刻。
接着，如图5（a）所示，在除去抗蚀剂膜301后，如图5（b）所示，形成绝缘膜1010b以覆盖包括栅电极101a的表面在内的基板100的表面。绝缘膜1010b的成膜，可以采用例如CVD（Chemical Vapor Deposition，化学汽相沉积）法，作为形成材料，可以采用例如氮化硅（SiNx）、氧化硅（SiOx）等。
接着，如图5（c）所示，使正型的抗蚀剂膜302堆积以覆盖绝缘膜1010b。
接着，如图6（a）所示，配置光掩模502以覆盖堆积在绝缘膜1010b上的抗蚀剂膜302的上方的一部分。光掩模502同样通过在透光基板502a的Z轴方向下侧的主面形成遮光区域502b来被图案化，但在图5（a）图示的范围内没有光透射部，而是在图示的范围外设定光的透射部。在该状态下，经由光掩模502而照射光，由此抗蚀剂膜302的一部分302a被曝光（省略图示）。
然后，如图6（b）所示，配置光掩模503以覆盖抗蚀剂膜302的上方的一部分。光掩模503同样通过在透光基板503a的Z轴方向下侧的主面形成遮光区域503b被图案化，但与上述同样地，在图5（a）图示的范围内没有光透射部，而是在图示的范围外设定光的透射部。并且，在本工序中也同样，配置（重叠部OR2）使其与在之前的曝光中使用的光掩模502的端部的一部分彼此重叠。
在图6（b）的状态下经由光掩模503照射光，由此抗蚀剂膜302的一部分被曝光（省略图示）。
如图7（a）所示，通过对抗蚀剂膜302进行显影，残留下由于被光掩模502、503的各遮光区域502b、503b遮光而未被曝光的部分，除去图示的范围外的已曝光的部分。
如图7（b）所示，通过干式蚀刻绝缘膜1010b，得到TFT层101中的栅极绝缘膜101b（图1的步骤S3）。并且，之后除去抗蚀剂膜302。
接着，如图7（c）所示，形成半导体膜1010c以覆盖栅极绝缘膜101b。半导体膜1010c的形成，可以采用例如CVD法，作为形成材料，可以采用例如硅（Si）。
接着，如图7（d）所示，使正型的抗蚀剂膜303堆积以覆盖半导体膜1010c。
接着，如图8（a）所示，配置光掩模504以覆盖堆积在半导体膜1010c上的抗蚀剂膜303的上方的一部分。光掩模504同样通过在透光基板504a的Z轴方向下侧的主面形成遮光区域504b被图案化。在该状态下，经由光掩模504而照射光，由此抗蚀剂膜303的一部分303a被曝光。
然后，如图8（b）所示，配置光掩模505以覆盖抗蚀剂膜303的上方的一部分。光掩模505同样通过在透光基板505a的Z轴方向下侧的主面形成遮光区域505b被图案化，配置（重叠部OR3）使其与在之前的曝光中使用的光掩模504的端部的一部分彼此重叠。
在图8（b）的状态下经由光掩模505照射光，由此抗蚀剂膜303的一部分303b被曝光。
接着，如图9（a）所示，通过对曝光后的抗蚀剂膜303进行显影，得到曝光部分成为开口304a的抗蚀剂膜304。
接着，如图9（b）所示，通过对半导体膜1010c进行干式蚀刻，得到TFT层101中的半导体层101c（图1的步骤S4）。
接着，如图10（a）所示，除去抗蚀剂膜304，之后，如图10（b）所示，形成金属膜1010de以覆盖半导体层101c和栅极绝缘膜101b。金属膜1010de的成膜，可以采用例如溅射法，作为形成材料，与栅电极101a同样，例如可举出铬、铝、钽、钼、铌、铜、银、金、白金、铂、钯、铟、镍、钕等金属或者它们的合金、或者氧化锌、氧化锡、氧化铟、氧化镓等导电性金属氧化物或铟锡复合氧化物（以下简称“ITO”）、铟锌复合氧化物（以下简称“IZO”）、铝锌复合氧化物（AZO）、镓锌复合氧化物（GZO）等导电性金属复合氧化物、或者聚苯胺、聚吡咯、聚噻吩、聚乙炔等导电性高分子或者在其中添加了盐酸、硫酸、磺酸等酸、六氟化磷、五氟化砷、氯化铁等的路易斯酸、碘等卤素原子、钠、钾等金属原子等掺杂剂而成的物质、或者分散了碳黑、金属粒子的导电性复合材料等。另外，也可以采用包括了金属微粒和石墨那样的导电性粒子等的聚合物合金。也可以采用上述的一种或组合两种以上而使用。
接着，如图10（c）所示，使正型的抗蚀剂膜305堆积以覆盖金属膜1010de。
接着，如图11（a）所示，配置光掩模506以覆盖堆积在金属膜1010de上的抗蚀剂膜305的上方的一部分。光掩模506同样通过在透光基板506a的Z轴方向下侧的主面形成遮光区域506b被图案化。在该状态下，经由光掩模506而照射光，由此抗蚀剂膜305的一部分305a被曝光。
然后，如图11（b）所示，配置光掩模507以覆盖抗蚀剂膜305的上方的一部分。光掩模507同样通过在透光基板507a的Z轴方向下侧的主面形成遮光区域507b被图案化，配置（重叠部OR4）使与在之前的曝光中使用的光掩模506的端部的一部分彼此重叠。
在图11（b）的状态下经由光掩模507照射光，由此抗蚀剂膜305的一部分305b被曝光。
接着，如图12（a）所示，通过对曝光后的抗蚀剂膜305进行显影，得到曝光部分成为开口306a的抗蚀剂膜306。
接着，如图12（b）所示，通过对金属膜1010de进行蚀刻，得到TFT层101中的源电极101d和漏电极101e（图1的步骤S5）。在本工序的实施中，可以采用干式蚀刻，也可以采用湿式蚀刻。
（2）层间绝缘膜102和平坦化膜103的形成
接着，如图12（c）所示，除去抗蚀剂膜306，之后，如图13（a）所示，在覆盖TFT层101的状态下层叠层间绝缘膜1020（图1的步骤S6）。层间绝缘膜1020的形成，可以采用例如CVD法，作为形成材料，可以采用例如氮化硅（SiNx）、氧化硅（SiOx）。
接着，如图13（b）所示，使正型的抗蚀剂膜307堆积以覆盖层间绝缘膜1020。
接着，如图14（a）所示，配置光掩模508以覆盖堆积在层间绝缘膜1020上的抗蚀剂膜307的上方的一部分。光掩模508同样通过在透光基板508a的Z轴方向下侧的主面形成遮光区域508b被图案化。在该状态下，经由光掩模508而照射光，由此抗蚀剂膜307的一部分307a被曝光。
然后，如图14（b）所示，配置光掩模509以覆盖抗蚀剂膜307的上方的一部分。对于光掩模509同样通过在透光基板509a的Z轴方向下侧的主面形成遮光区域509b被图案化，配置（重叠部OR5）使其与在之前的曝光中使用的光掩模508的端部的一部分彼此重叠。
在图14（b）的状态下经由光掩模509照射光，由此抗蚀剂膜307的一部分307b被曝光。
接着，如图15（a）所示，通过对抗蚀剂膜307进行显影，被曝光的部分307a、307b开口，得到开设了开口308a的抗蚀剂膜308。
接着，如图15（b）所示，通过经由抗蚀剂膜308的开口308a进行干式蚀刻，得到开设了开口（接触孔）1021a的层间绝缘膜1021（图1的步骤S7）。
接着，如图16（a）所示，除去抗蚀剂膜308，之后，如图16（b）所示，使平坦化膜1030堆积（图1的步骤S8）以覆盖层间绝缘膜1021。平坦化膜1030可以采用例如聚酰亚胺、聚酰胺、丙烯酸系树脂材料等有机化合物来形成。
接着，如图17（a）所示，配置光掩模510以覆盖平坦化膜1030的上方的一部分。光掩模510同样通过在透光基板510a的Z轴方向下侧的主面形成遮光区域510b被图案化。在该状态下，经由光掩模510而照射光，由此平坦化膜1030的一部分1030a被曝光。
然后，如图17（b）所示，配置光掩模511以覆盖平坦化膜1030的上方的一部分。光掩模511同样通过在透光基板511a的Z轴方向下侧的主面形成遮光区域511b被图案化，配置（重叠部OR6）使其与在之前的曝光中使用的光掩模510的端部的一部分彼此重叠。
在图17（b）的状态下经由光掩模511照射光，由此平坦化膜1030的一部分1030b被曝光。
接着，如图18（a）所示，通过对曝光后的平坦化膜1030进行显影，得到开设了开口（接触孔）1031a的平坦化膜1031（图1的步骤S9），该开口1031a与层间绝缘膜1021的开口（接触孔）1021a（参照图16（a））相连通。
接着，如图18（b）所示，通过烘焙平坦化膜1031，得到开设了开口103a的平坦化膜103，该开口103a的剖面尺寸随着从Z轴方向的下方朝上方逐渐增大。
（3）阳极104和汇流条（母线）109的形成
接着，对于包含面向开口103a的周面在内的平坦化膜103的表面，形成金属膜1040。金属膜1040的成膜，可以采用例如溅射法，作为形成材料，可以采用包含银（Ag）、铝（Al）的材料。
接着，使正型的抗蚀剂膜309堆积以覆盖金属膜1040。
接着，如图20（a）所示，配置光掩模512以覆盖抗蚀剂膜309的上方的一部分。光掩模512同样通过在透光基板512a的Z轴方向下侧的主面形成遮光区域512b被图案化。在该状态下，经由光掩模512而照射堆积，由此抗蚀剂膜309的一部分309a被曝光。
然后，如图20（b）所示，配置光掩模513以覆盖抗蚀剂膜309的上方的一部分。光掩模513同样通过在透光基板513a的Z轴方向下侧的主面形成遮光区域513b被图案化，配置（重叠部OR7）使其与在之前的曝光中使用的光掩模512的端部的一部分彼此重叠。
在图20（b）的状态下经由光掩模513照射光，由此抗蚀剂膜309的一部分309b被曝光。
接着，如图21（a）所示，通过对抗蚀剂膜309进行显影，得到在被曝光的部分309a、309b开设了开口310a的抗蚀剂膜310。然后，如图21（b）所示，通过对在开口310a的底部露出的金属膜1040进行蚀刻，能够形成彼此隔开间隔配置的像素电极（阳极）104和电布线（汇流条）109（图1的步骤S10）。形成阳极104和汇流条109所使用的蚀刻，可以采用干式蚀刻，也可以采用湿式蚀刻。
（4）堤105的形成
接着，如图22（a）所示，除去抗蚀剂膜310，之后，如图22（b）所示，使堤材料膜1050堆积。堤材料膜1050采用树脂等有机材料形成，具有绝缘性，可以采用例如丙烯酸系树脂、聚酰亚胺系树脂、酚醛清漆型苯酚树脂等来形成。另外，作为用于堤材料膜1050的有机材料，优选具有有机溶剂耐性。而且，堤材料膜1050在堤形成工序中会被实施蚀刻处理、烘焙处理等，因此，优选由对这些处理不会产生过度变形、变质等的高耐性的材料来形成。
堤材料膜1050的结构，不仅可以采用如图22（b）所示那样的一层结构，也可以采用两层以上的多层结构。此时，可以在每层组合上述材料，也可以在每层采用无机材料和有机材料。
在此，如图22（a）所示，形成了汇流条109a的区域（汇流条形成区域）10a，在其Z轴方向下方不形成TFT层101中的电极101a、101d、101e等。
接着，如图23（a）所示，配置光掩模514以覆盖堤材料膜1050的上方的一部分。光掩模514同样通过在透光基板514a的Z轴方向下侧的主面形成遮光区域514b被图案化。如图23（a）所示，光掩模514中的遮光区域514b成为与各阳极104对应的部位和与汇流条109对应的部位。
在图23（a）的状态下，经由光掩模514而照射光，由此堤材料膜1050的一部分1050a被曝光。
然后，如图23（b）所示，配置光掩模515以覆盖堤材料膜1050的上方的一部分。光掩模515同样通过在透光基板515a的Z轴方向下侧的主面形成遮光区域515b被图案化，配置（重叠部OR8）使其与在之前的曝光中使用的光掩模514的端部的一部分彼此重叠。另外，光掩模515中的遮光区域515b也成为与阳极104对应的部位和与汇流条109对应的部位。
在图23（b）的状态下，经由光掩模515而照射光，由此堤材料膜1050的一部分1050b被曝光。
接着，如图24（a）所示，通过对被曝光的堤材料膜1050进行显影，得到在被曝光的部分1050a、1050b开设了开口1051a、1051b的堤材料膜1051。在开设于堤材料膜1051的开口1051a的底部，阳极104和汇流条109露出。
接着，如图24（b）所示，通过烘焙堤材料膜1051，可以形成堤105（图1的步骤S11）。此后，还可以使堤105的表面、更具体地说是堤105中的面向开口的内侧面具有拨液性。例如，还可以对表面进行氟化处理。
（5）功能层106的形成
接着，在堤105所规定的开口中的在底部铺设有阳极104的部分形成功能层106（图1的步骤S12）。功能层106具有至少包含有机发光层的层叠结构，除了有机发光层之外还具有如下结构：在阳极104和有机发光层之间例如介有空穴注入层、空穴输送层，在有机发光层的Z轴方向上侧形成有电子输送层等。
作为空穴注入层的形成材料可以采用例如PEDOT（聚噻吩和聚苯乙烯磺酸的混合物）等的导电性聚合物材料、或者钼（Mo）氧化物、钨（W）氧化物这样的过渡金属氧化物等。
另外，作为空穴输送层的形成材料，可以采用不具有亲水基的高分子化合物。例如，采用是聚芴、其衍生物、或者聚芳胺、其衍生物等高分子化合物且不具有亲水基的材料等。
另外，有机发光层例如是采用湿式工艺而形成的，作为形成材料，需要采用能够用湿式工艺制膜的发光性有机材料。
具体而言，优选例如由日本特许公报（日本特开平5-163488号公报）中所记载的类喔星（oxinoid）化合物、苝化合物、香豆素化合物、氮杂香豆素化合物、噁唑化合物、噁二唑化合物、紫环酮（perinone）化合物、吡咯并吡咯化合物、萘化合物、蒽化合物（アントラセン化合物）、芴化合物、荧蒽化合物、并四苯化合物、芘化合物、晕苯化合物、喹诺酮化合物及氮杂喹诺酮化合物、吡唑啉衍生物及吡唑啉酮衍生物、若丹明化合物、
Figure BDA00001940266000221
（chrysene）化合物、菲化合物、环戊二烯化合物、茋化合物、二苯基苯醌化合物、苯乙烯基化合物、丁二烯化合物、双氰亚甲基吡喃化合物、双氰亚甲基噻喃化合物、荧光素化合物、吡喃鎓化合物、噻喃鎓化合物、硒吡喃鎓化合物、碲吡喃鎓化合物、芳香族坎利酮化合物、低聚亚苯基化合物、噻吨化合物、蒽化合物（アンスラセン化合物）、花青苷化合物、吖啶化合物、8-羟基喹啉化合物的金属配合物、2,2’-联吡啶化合物的金属配合物、席夫碱与III族金属的配合物、8-羟基喹啉（喔星）金属配合物、稀土类配合物等荧光物质形成。
另外，作为电子输送层的形成材料，可以采用例如噁二唑衍生物、苯醌或其衍生物、蒽醌或其衍生物、或者8-羟基喹啉化合物或其衍生物地金属配合物、聚喹啉或其衍生物、聚喹噁啉或其衍生物、聚芴或其衍生物等。
接着，如图25所示，形成共用电极（阴极）107（图1的步骤S13）以覆盖功能层106和堤105的露出面。阴极107通过例如ITO、IZO（氧化铟锌）等形成。在作为一例采用上发射（top emission）型的面板的本实施方式中，关于阴极107的光透射性，优选透射率为80%以上。
阴极107，在汇流条形成区域10a中，与汇流条109电连接。
接着，形成封止层108（图1的步骤S14）以覆盖阴极107。封止层108具有抑制功能层106中的尤其是有机发光层暴露于水分或暴露于空气的功能，作为形成材料，可以采用例如氮化硅（SiN）、氮氧化硅（SiON）等材料。在作为一例采用上发射型的本实施方式中，优选由光透射性的材料来形成。
之后，相对配置形成了滤色层的滤色（CF）基板，将彼此接合（图示省略），由此制成有机EL面板10。
2．有机EL装置1的制造方法
如图26所示，本实施方式的有机EL装置1是通过对于上述制造成的有机EL面板10连接由驱动电路21~24和控制电路25等构成的驱动控制部20而制造的。
在对于有机EL面板10连接驱动控制部20后，有时也适当进行时效（aging）处理。
3．效果
用图27~图29来说明本实施方式的有机EL面板10的制造方法所得到的效果。
图27（a）示出了完成到形成封止层108为止的面板的概略结构图，（b）和（c）示出了与形成TFT层101有关的抗蚀剂膜300的曝光工序的示意剖面图。
如图27（b）、（c）所示，配置（重叠部OR1）使光掩模500和光掩模501的端部彼此重叠。与图27（a）对比时，该重叠部OR1收于形成有汇流条109的汇流条形成区域10a。换言之，在本实施方式的制造方法中，配置光掩模500和光掩模501，使得重叠部OR1避开各子像素中的形成阳极104的区域，而有选择地处于作为非发光部的汇流条形成区域10a。
在其他的曝光工序中同样，光掩模502~515也配置成各重叠部OR2~OR8收于汇流条形成区域10a。
在本实施方式的有机EL面板10的制造方法中，通过采用上述那样的光掩模500～515的配置方式，能够得到高显示品质。即，这是因为：在有机EL面板10中，在形成作为电布线的汇流条109的汇流条形成区域10a配置例如光掩模500~515的各重叠部OR2~OR8，即使在该部分出现曝光中的接缝所产生的影响，也能够得到高显示品质。
因此，在本实施方式的有机EL面板10的制造方法中，在制造过程中采用了分割曝光的情况下，也能够得到高显示品质。
在俯视的情况下，如图28（a）、（b）所示，通过沿着呈线状延伸的汇流条来规定第一（光）掩模和第二（光）掩模的重叠部，能够使曝光中的接缝与汇流条形成区域一致。由此，反射率一定的汇流条即使进行了两次曝光，由于被分配了曝光的接缝所导致的形状不均也小。由此，能够得到有机EL面板10的高显示品质。
另一方面，如图29（a）、（b）所示，在像比较例的制造方法那样、在像素形成区域规定了第一（光）掩模和第二（光）掩模的重叠部的情况下，在曝光的接缝（进行了两次曝光的部分）处，在直接受发光影响的子像素的构成部位会产生形状、膜质等不稳定的部分。因此，在图29（a）、（b）所示的比较例的制造方法中，会产生显示品质的降低。
如上所述，在本实施方式的有机EL面板10的制造方法中，通过使光掩模500~515的各重叠部OR2~OR8收于汇流条形成区域10a，即使在为了高效地制造而采用分割曝光的情况下，也能够制造具有高显示品质的有机EL面板10。
4．光掩模的方式
用图30来补充说明光掩模的方案。
如图30（a）所示，光掩模在除了成为基底的透光基板（基底基板）的外缘的中途区域，形成有图案区域。上述光掩模500~515的遮光区域500b~515b构成该图案区域，不形成在图案区域的外侧。
因此，如图30（b）所示，在本说明书中，第一（光）掩模和第二（光）掩模的端部彼此的重叠部OR2~OR8不表示基底基板的端部彼此的重叠部，严格地来说是表示图案区域的端部彼此的重叠部。
5．分割曝光中的曝光接缝的痕迹
用图31来说明分割曝光中的曝光接缝的痕迹。
如图31（a）所示，若经由光掩模进行第一次曝光，则形成抗蚀剂图案（A）。然后，配置光掩模以使端部与之前的光掩模的端部彼此重叠，进行第二次曝光，则如图31（b）所示，形成相对于抗蚀剂图案（A）具有作为曝光接缝的重叠部分和校准余裕量的偏差的抗蚀剂图案（B）。
在经过这样的曝光而形成了器件的构成部位的情况下，会在与曝光接缝对应的部分、在部位的形状或膜厚等方面产生台阶差、变形。因此，在采用本实施方式的制造方法制造的有机EL面板10中，会在铺设了汇流条109的汇流条形成区域10a，作为痕迹而残留这样的图案偏差、膜厚变动部分。
在假定曝光装置中的校准精度的3σ的值为±1.5μm的情况下，光掩模彼此的重叠部的重叠量可以为例如3.0μm。
[其他事项]
在上述实施方式的有机EL面板10的制造方法中，对于所有的曝光工序，将光掩模500~515的端部彼此的各重叠部OR2~OR8收于汇流条形成区域10a，但在要形成的部位根据经验已知是不对作为器件的特性、即显示品质产生大影响的部位的形成工序中，不一定需要将重叠部收于汇流条形成区域10a。
另外，在上述实施方式的有机EL面板10的制造方法中，对于所有的曝光工序，将光掩模500~515的端部彼此的各重叠部OR2~OR8收于汇流条形成区域10a，但对于配置各重叠部OR2~OR8的区域，不一定需要设为汇流条形成区域10a。例如，在存在相邻的子像素彼此之间的间隔比其他区域的间隔大的区域的情况下，可以将光掩模彼此的重叠部收于该间隔大的部位。由此，两次曝光产生的影响也不会给显示品质带来大影响。
另外，在上述实施方式中实施的是在进行了第一次曝光之后进行第二次曝光的工序，但也可以实施使在第一次曝光和第二次曝光中的一部分是重复的工序。
另外，在上述实施方式中，将各曝光分成两次来进行，但对于曝光的分割次数来说，不一定非两次不可，也可以是三次以上。此时同样地，通过将曝光的接缝收于汇流条形成区域10a、相邻子像素间的间隔比其它大的区域，能够得到上述同样的效果。
另外，在上述实施方式中，以一个例子说明了有机EL装置1的有机EL面板10的制造，不过只需将本发明应用于其它器件的制造，则也能够得到上述同样的效果。作为有机EL面板以外的器件，优选例如是液晶显示面板、等离子显示面板等显示面板、其它的面状器件。
而且，也可以适用于显示面板以外的器件，例如具有光电变换膜的摄像装置、采用了有机半导体的太阳能电池装置等。
产业上的可利用性
本发明在实现通过采用分割曝光而能够进行高效率的制造、并且抑制了原本特性的降低的高品质的器件的方面是有用的。
附图标记说明
1．有机EL装置
10．有机EL面板
10a．汇流条区域
20．驱动控制部
21~24．驱动电路
25．控制电路
100．基板
101．TFT层
101a．栅电极
101b．栅极绝缘膜
101c．半导体层
101d．源电极
101e．漏电极
102．层间绝缘膜
103．平坦化膜
104．阳极
105．堤
106．功能层
107．阴极
108．封止层
109．汇流条
300、301、302、303、304、305、306、307、308、309、310．抗蚀剂膜
500、501、502、503、504、505、506、507、508、509、510、511、512、513、514、515．光掩模
500a、501a、502a、503a、504a、505a、506a、507a、508a、509a、510a、511a、512a、513a、514a、515a．透光基板
500b、501b、502b、503b、504b、505b、506b、507b、508b、509b、510b、511b、512b、513b、514b、515b．遮光区域
1010a、1010de、1040．金属膜
1010b．绝缘膜
1010c．半导体膜
1020、1021．层间绝缘膜
1030、1031．平坦化膜
1050、1051．堤材料膜

Claims (14)

1.一种器件的制造方法，具有：
基板准备工序，准备基板；
像素电极形成工序，在所述基板上以彼此隔开间隔的状态形成多个像素电极，并且，在至少一部分的相邻像素电极之间形成电布线；
感光性膜形成工序，在所述基板上涂敷感光性材料来形成感光性膜；
第一部分曝光工序，在执行了所述感光性膜形成工序后，使第一光掩模与所述基板相对配置，经由所述第一光掩模对所述感光性膜的第一部分进行曝光；
第二部分曝光工序，在执行了所述第一部分曝光工序的后或者在执行所述第一部分曝光工序的同时，使第二光掩模与所述基板相对配置，经由所述第二光掩模对所述感光性膜的第二部分进行曝光，所述第二部分的至少一部分不同于所述第一部分；和
显影工序，对通过执行所述第一部分曝光工序和所述第二部分曝光工序而曝光了所述第一部分和所述第二部分的所述感光性膜进行显影；
在所述第二部分曝光工序中，将所述第二光掩模配置成其端部与所述第一部分曝光工序中的所述第一光掩模的端部重叠；
在所述像素电极形成工序、第一部分曝光工序和所述第二部分曝光工序中，使所述第一光掩模和所述第二光掩模的所述重叠的部分处于与所述像素电极形成工序中的所述电布线对应的位置。
2.如权利要求1所述的器件的制造方法，在所述像素电极形成工序中，将所述电布线形成为相对于基板主面呈线状、且宽度大于所述重叠的部分的宽度。
3.如权利要求1所述的器件的制造方法，在所述像素电极形成工序的执行后，执行所述感光性膜形成工序。
4.如权利要求1所述的器件的制造方法，在执行了从所述感光性膜形成工序到所述显影工序之后，执行所述像素电极形成工序。
5.如权利要求1所述的器件的制造方法，在所述第一光掩模和所述第二光掩模中，分别在至少一部分区域形成有掩模图案；
在所述第一光掩模和所述第二光掩模的所述重叠的部分，所述第一光掩模的掩模图案与所述第二光掩模的掩模图案重叠。
6.一种器件的制造方法，具有：
基板准备工序，准备基板；
像素电极形成工序，在所述基板上以彼此隔开间隔的状态形成多个像素电极；
感光性膜形成工序，在所述基板上涂敷感光性材料来形成感光性膜；
第一部分曝光工序，在所述感光性膜形成工序的执行后，使第一光掩模与所述基板相对配置，经由所述第一光掩模对所述感光性膜的第一部分进行曝光；
第二部分曝光工序，在所述第一部分曝光工序的执行后或者在所述第一部分曝光工序的执行同时，使第二光掩模与所述基板相对配置，经由所述第二光掩模对所述感光性膜的第二部分进行曝光，所述第二部分的至少一部分不同于所述第一部分；和
显影工序，对通过执行所述第一部分曝光工序和所述第二部分曝光工序而曝光了的所述感光性膜进行显影；
在所述像素电极形成工序中，在将所述多个像素电极的形成区域分为第一像素电极形成区域和第二像素电极形成区域来考虑时，以使所述第二像素电极形成区域中的相邻像素电极之间的间隔比所述第一像素电极形成区域中的相邻像素电极之间的间隔大的方式，形成所述多个像素电极；
在所述第二部分曝光工序中，将所述第二光掩模配置成其端部与所述第一部分曝光工序中的所述第一光掩模的端部重叠；
在所述像素电极形成工序、第一部分曝光工序和所述第二部分曝光工序中，使所述第一光掩模和所述第二光掩模重叠的部分处于与所述像素电极形成工序中的第二像素电极形成区域对应的位置。
7.如权利要求6所述的器件的制造方法，在所述像素电极形成工序中，在所述第二像素电极形成区域，将金属膜相对于基板主面形成为线状；
在所述像素电极形成工序、第一部分曝光工序和所述第二部分曝光工序中，使所述第一光掩模和所述第二光掩模重叠的部分处于与所述像素电极形成工序中的所述金属膜对应的位置。
8.如权利要求6所述的器件的制造方法，在所述像素电极形成工序的执行后，执行所述感光性膜形成工序。
9.如权利要求6所述的器件的制造方法，在执行了从所述感光性膜形成工序到所述显影工序之后，执行所述像素电极形成工序。
10.一种器件的制造方法，具有：
基板准备工序，准备基板；
电极材料膜形成工序，在所述基板上形成包括电极材料的电极材料膜；
感光性膜形成工序，在所述电极材料膜上涂敷感光性材料来形成感光性膜；
第一部分曝光工序，在所述感光性膜形成工序的执行后，使第一光掩模与所述基板相对配置，经由所述第一光掩模对所述感光性膜的第一部分进行曝光；
第二部分曝光工序，在所述第一部分曝光工序的执行后或者在所述第一部分曝光工序的执行同时，使第二光掩模与所述基板相对配置，经由所述第二光掩模对所述感光性膜的第二部分进行曝光，所述第二部分的至少一部分不同于所述第一部分；
显影工序，对通过执行所述第一部分曝光工序和所述第二部分曝光工序而曝光了所述第一部分和所述第二部分的所述感光性膜进行显影；和
像素电极形成工序，在所述显影工序的执行后，经由显影了的所述感光性膜对所述电极材料膜进行蚀刻，由此形成彼此隔开间隔的状态的多个像素电极和配置在一部分的相邻像素电极之间的电布线；
在所述第二部分曝光工序中，将所述第二光掩模配置成其端部与所述第一部分曝光工序中的所述第一光掩模的端部重叠，并且，将所述第一光掩模和所述第二光掩模的所述重叠的部分配置在所述电布线的预定形成区域的上方。
11.一种器件的制造方法，具有：
基板准备工序，准备基板；
电极材料膜形成工序，在所述基板上形成包括电极材料的电极材料膜；
感光性膜形成工序，在所述电极材料膜上涂敷感光性材料来形成感光性膜；
第一部分曝光工序，在所述感光性膜形成工序的执行后，使第一光掩模与所述基板相对配置，经由所述第一光掩模对所述感光性膜的第一部分进行曝光；
第二部分曝光工序，在所述第一部分曝光工序的执行后或者在所述第一部分曝光工序的执行同时，使第二光掩模与所述基板相对配置，经由所述第二光掩模对所述感光性膜的第二部分进行曝光，所述第二部分的至少一部分不同于所述第一部分；
显影工序，对通过执行所述第一部分曝光工序和所述第二部分曝光工序而曝光了所述第一部分和所述第二部分的所述感光性膜进行显影；和
像素电极形成工序，在所述显影工序的执行后，经由显影了的所述感光性膜对所述电极材料膜进行蚀刻，由此形成彼此隔开间隔的状态的多个像素电极；
在从所述电极材料膜形成工序到所述像素电极形成工序中，在将所述多个像素电极的形成区域分为第一像素电极形成区域和第二像素电极形成区域来考虑时，以使所述第二像素电极形成区域中的相邻像素电极之间的间隔比所述第一像素电极形成区域中的相邻像素电极之间的间隔大的方式，形成所述多个像素电极；
在所述第二部分曝光工序中，将所述第二光掩模配置成其端部与所述第一部分曝光工序中的所述第一光掩模的端部重叠，并且，所述第一光掩模和所述第二光掩模重叠的部分配置在所述第二像素电极形成区域的上方。
12.一种有机EL器件，具有：
基板；
多个像素电极，设置于所述基板上，包括电极材料，以彼此隔开间隔的状态形成；
电布线，设置在所述基板上的一部分的相邻像素电极之间；
隔壁，包括感光性材料，通过使多个光掩模局部重叠地将感光性材料膜曝光而设置，配置在相邻像素电极之间、和所述像素电极与所述电布线之间，规定子像素区域和电布线区域；
多个有机层，包括发光性有机材料地构成，在所述子像素区域中与所述多个像素电极分别对应地设置；和
共用电极，与所述多个像素电极分别夹着所述有机层而相对，并且与所述电布线相对；
在所述电布线区域，所述电布线的所述共用电极侧的表面的宽度大于所述多个光掩模的重叠部分的宽度。
13.一种有机EL器件，具有：
基板；
多个像素电极，设置于所述基板上，以彼此隔开间隔的状态形成；
电布线，设置在所述基板上的一部分的像素电极之间；
隔壁，包括感光性材料，通过使多个光掩模局部重叠地将感光性材料膜曝光而设置，配置在相邻像素电极之间、和所述像素电极与所述电布线之间，规定子像素区域和电布线区域；
多个有机层，包括发光性有机材料地构成，在所述子像素区域中与所述多个像素电极分别对应地设置；和
共用电极，与所述多个像素电极分别夹着所述有机层而相对，并且与所述电布线相对；
所述电布线的表面部作为用于重叠所述多个光掩模的重叠部而起作用。
14.一种有机EL器件，具有：
基板；
多个像素电极，设置于所述基板上，以彼此隔开间隔的状态形成；
电布线，设置在所述基板上的一部分的像素电极之间；
隔壁，包括感光性材料，通过使多个光掩模局部重叠地将感光性材料膜曝光而设置，配置在相邻像素电极之间、和所述像素电极与所述电布线之间，规定子像素区域和电布线区域；
多个有机层，包括发光性有机材料地构成，在所述子像素区域中与所述多个像素电极分别对应地设置；和
共用电极，与所述多个像素电极分别夹着所述有机层而相对，并且与所述电布线相对；
在所述电布线区域的结构的一部分，残留有由于局部重叠所述多个光掩模地曝光而产生的痕迹。
CN201180007470.5A 2011-12-15 2011-12-15 器件的制造方法及有机el器件 Active CN103262653B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/007026 WO2013088479A1 (ja) 2011-12-15 2011-12-15 デバイスの製造方法、および有機ｅｌデバイス

Publications (2)

Publication Number Publication Date
CN103262653A true CN103262653A (zh) 2013-08-21
CN103262653B CN103262653B (zh) 2017-06-16

Family

ID=48609226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180007470.5A Active CN103262653B (zh) 2011-12-15 2011-12-15 器件的制造方法及有机el器件

Country Status (4)

Country Link
US (1) US8883530B2 (zh)
JP (1) JP5794994B2 (zh)
CN (1) CN103262653B (zh)
WO (1) WO2013088479A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5879575B2 (ja) 2011-09-02 2016-03-08 株式会社Ｊｏｌｅｄ 表示パネルの製造方法
JP5369240B2 (ja) * 2012-02-28 2013-12-18 日東電工株式会社 有機ｅｌ素子の製造方法及び有機ｅｌ素子
US9123690B1 (en) * 2012-10-18 2015-09-01 University Of South Florida Systems and methods for forming contact definitions
WO2019123655A1 (ja) * 2017-12-22 2019-06-27 シャープ株式会社 表示デバイスの製造方法、および表示デバイスの製造装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356320B1 (en) * 1999-11-03 2002-03-12 Lg. Philips Lcd Co., Ltd. LCD with TFT array having wave-shaped resistance pattern to correct stitching defect
US20040229410A1 (en) * 2003-01-27 2004-11-18 Fujitsu Display Technologies Corporation Pattern forming method, method of manufacturing thin film transistor substrate, method of manufacturing liquid crystal display and exposure mask
JP2006351263A (ja) * 2005-06-14 2006-12-28 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルおよびその製造方法
CN1983586A (zh) * 2005-10-18 2007-06-20 株式会社半导体能源研究所 半导体装置及其制造方法
JP4604752B2 (ja) * 2005-02-14 2011-01-05 パナソニック株式会社 フラットディスプレイパネルの製造に用いるフォトマスクおよびフラットディスプレイパネルの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5443922A (en) 1991-11-07 1995-08-22 Konica Corporation Organic thin film electroluminescence element
JPH05163488A (ja) 1991-12-17 1993-06-29 Konica Corp 有機薄膜エレクトロルミネッセンス素子
JPH11305202A (ja) * 1998-04-17 1999-11-05 Asahi Optical Co Ltd 液晶パネル保持機構
JP2005203345A (ja) 2003-12-18 2005-07-28 Tohoku Pioneer Corp 有機ｅｌパネル用基板、有機ｅｌパネル及びその製造方法
JP2006040589A (ja) 2004-07-22 2006-02-09 Asahi Glass Co Ltd 積層体、有機ｅｌ表示素子、及び、有機ｅｌ表示素子の製造方法
JP4857562B2 (ja) * 2005-01-17 2012-01-18 パナソニック株式会社 フラットディスプレイパネル
GB2454867B (en) * 2007-11-09 2010-02-03 Cambridge Display Tech Ltd Electroluminescent devices comprising bus bar

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356320B1 (en) * 1999-11-03 2002-03-12 Lg. Philips Lcd Co., Ltd. LCD with TFT array having wave-shaped resistance pattern to correct stitching defect
US20040229410A1 (en) * 2003-01-27 2004-11-18 Fujitsu Display Technologies Corporation Pattern forming method, method of manufacturing thin film transistor substrate, method of manufacturing liquid crystal display and exposure mask
JP4604752B2 (ja) * 2005-02-14 2011-01-05 パナソニック株式会社 フラットディスプレイパネルの製造に用いるフォトマスクおよびフラットディスプレイパネルの製造方法
JP2006351263A (ja) * 2005-06-14 2006-12-28 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルおよびその製造方法
CN1983586A (zh) * 2005-10-18 2007-06-20 株式会社半导体能源研究所 半导体装置及其制造方法

Also Published As

Publication number Publication date
WO2013088479A1 (ja) 2013-06-20
CN103262653B (zh) 2017-06-16
JP5794994B2 (ja) 2015-10-14
US20130153936A1 (en) 2013-06-20
US8883530B2 (en) 2014-11-11
JPWO2013088479A1 (ja) 2015-04-27

Similar Documents

Publication Publication Date Title
CN108074953B (zh) 有机发光显示装置及其制造方法
TWI385760B (zh) 製造陣列基板的方法
US8883579B2 (en) Array substrate for organic electroluminescent display device and method of fabricating the same
US9893088B2 (en) Thin film transistor device, method for manufacturing same and display device
EP2713400B1 (en) Organic light emitting diode display, touch display device and method for fabricating the same
KR101022652B1 (ko) 박막 트랜지스터 기판 제조방법 및 유기 발광 디스플레이 장치 제조방법
KR101707250B1 (ko) 유기 발광 소자와 그 제조 방법, 유기 표시 패널, 유기 표시 장치
US10777683B2 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display panel
CN109004015B (zh) 一种盖板及其制作方法、显示面板及显示装置
TWI557894B (zh) 有機發光顯示裝置及其製造方法
US9214476B1 (en) Pixel structure
KR102477608B1 (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US9799772B2 (en) Thin film transistor device, method for manufacturing same and display device
US20150115258A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
CN103262653A (zh) 器件的制造方法及有机el器件
WO2015086621A1 (en) Source/drain conductors for transistor devices
US9640554B2 (en) Pixel structure
WO2016123917A1 (zh) 阵列基板及其制作方法和显示装置
CN108886042B (zh) 阵列基板及其制造方法、显示面板和显示设备
US20210233942A1 (en) Array substrate, manufacturing method and display thereof
KR20070095549A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
US20210217978A1 (en) Transistor array
US20210217783A1 (en) Transistor arrays
US20230320136A1 (en) Display apparatus and method of manufacturing the same
CA2397857C (en) Oled devices with photoresist mask/smoothing layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Osaka Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: MATSUSHITA ELECTRIC INDUSTRIAL CO, LTD. TO: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: CORRECT: ADDRESS; FROM:

GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231207

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.