CN103260351A - 一种电子设备及一种电路板 - Google Patents

一种电子设备及一种电路板 Download PDF

Info

Publication number
CN103260351A
CN103260351A CN2012100400857A CN201210040085A CN103260351A CN 103260351 A CN103260351 A CN 103260351A CN 2012100400857 A CN2012100400857 A CN 2012100400857A CN 201210040085 A CN201210040085 A CN 201210040085A CN 103260351 A CN103260351 A CN 103260351A
Authority
CN
China
Prior art keywords
pcb board
layer
sunk area
depth value
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100400857A
Other languages
English (en)
Inventor
万斌
陈莉平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN2012100400857A priority Critical patent/CN103260351A/zh
Publication of CN103260351A publication Critical patent/CN103260351A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Telephone Set Structure (AREA)

Abstract

本发明公开了一种电子设备及一种电路板,所述电子设备包括:壳体,PCB板,设置在所述壳体中,所述PCB板包括至少两层PCB板层,所述至少两层PCB板层至少包括顶层PCB板层和底层PCB板层,在所述PCB板上,还包括有从所述顶层PCB板层或从所述底层PCB板层往所述顶层PCB板层和所述底层PCB板层中间方向开设的至少一个凹陷区域;至少一个电子元器件,设置在所述至少一个凹陷中。

Description

一种电子设备及一种电路板
技术领域
本申请涉及电子制造领域,特别涉及一种电子设备及一种电路板。
背景技术
在现代电子设备制造业中,产品小型化和薄型化的需求越来越高,尤其是厚度要求,许多产品都有对厚度有着比较高的要求,例如:手机、平板等。为了降低这些设备的厚度,现有技术通常采用如下技术方案来降低产品的厚度。
1、在尽可能的情况下,把产品的外壳做薄,当整个产品封装完成后,减少了因外壳厚度而产生的产品厚度过高问题。
2、选择超薄元器件,在不减少产品功能的情况下,选择一些超薄的元器件,当产品封装完成后,减少了因选择大尺度元器件造成的厚度过高问题。
3、单面布板,在产品的PCB板一面中,尽可能的增加元器件的数量,故而产品厚度从原有两面PCB板厚度变为一面布局的厚度。
本申请人在实现本申请实施例技术方案的过程中,发现上述技术手段存在如下技术问题:
采用将外壳作薄的技术手段,对于一些外壳已经很薄的电子设备,如果再减薄的话,外壳的强度会降低,进而造成电子设备的抗压能力等性能降低。
采用超薄的元器件虽然在一定程度上可以减少产品的厚度。但是,对工艺要求很高,在现有技术中,有一些必须的元器件还不能够使用超薄工艺制造。
单面布板虽然也可以在一定程度上满足厚度减少的需求,但是,由于现在的电子产品集成了诸多功能,进而电子设备需要许多电子元器件来完成相应的功能,由于产品的面积大小是固定的,将这些诸多电子元器件都放在PCB板的一面的话,存在较大的困难。
发明内容
有鉴于此,本申请提供了一种电子设备,用于解决现有技术中不能进一步将电子设备做薄的技术问题。
一方面,通过本申请的一个实施例,提供如下技术方案:
一种电子设备,包括:
壳体,
PCB板,设置在所述壳体中,所述PCB板包括至少两层PCB板层,所述至少两层PCB板层至少包括顶层PCB板层和底层PCB板层,在所述PCB板上,还包括有从所述顶层PCB板层或从所述底层PCB板层往所述顶层PCB板层和所述底层PCB板层中间方向开设的至少一个凹陷区域;
至少一个电子元器件,设置在所述至少一个凹陷中。
可选的,所述至少一个凹陷区域中每个凹陷区域的深度值小于所述PCB板的厚度但大于零。
可选的,所述至少一个凹陷区域为两个凹陷区域,其中,第一凹陷区域的深度值为第一深度值,第二凹陷区域的深度值为第二深度值,所述第一深度值与所述第二深度值为相同或不相同的深度值。
可选的,所述至少一个电子元器件中每个电子元器件在安装在所述至少一个凹陷区域中的一个凹陷区域后,具有一高度值,所述高度值不局限于小于等于所在凹陷区域的深度值,也可以大于所在凹陷区域的深度值。
可选的,在所述至少一个电子元器件为两个或两个以上电子元器件时,所述至少一个凹陷区域中有一凹陷区域为设置有两个或两个以上电子元器件的区域。
另一方面,通过本申请的另一实施例提供了一种电路板,包括:
至少两层PCB板层,所述至少两层PCB板层至少包括顶层PCB板层和底层PCB板层,在所述PCB板上,还包括有从所述顶层PCB板层或从所述底层PCB板层往所述顶层PCB板层和所述底层PCB板层中间方向开设的至少一个凹陷区域,用于容置至少一个电子元器件。
可选的,所述至少一个凹陷区域中每个凹陷区域的深度值小于所述PCB板的厚度但大于零。
可选的,所述至少一个凹陷区域为两个凹陷区域,其中,第一凹陷区域的深度值为第一深度值,第二凹陷区域的深度值为第二深度值,所述第一深度值与所述第二深度值为相同或不相同的深度值。
上述技术方案中的一个或多个技术方案,具有如下技术效果或优点:
一、通过在电子产品中的PCB板上,设置凹陷,再将超高的电子元器件放入凹陷中,进而使得整个电子设备的厚度降低,满足了对产品厚度减少的需求;
二、进一步的,目前许多产品都是采用堆叠设计,因而整个电子设备的PCB板的厚度是比较多的,采用本申请提供的将元器件放入凹陷中,在厚度设计方面能够大大的便于产品的堆叠设计;
三、进一步地,采用本申请所提供的技术方案,将超高元器件放入凹陷中,使得制造的产品能够增加因考虑产品厚度而裁剪掉的部分超高元器件,进而制造的产品能够具备因增加超高元器件而产生的性能,使得制造的产品相比较普通产品更加具有竞争力。
附图说明
图1为本申请第一实施例中电子设备PCB板的结构示意图;
图2为本申请第二实施例中电子设备PCB板的结构示意图;
图3为本申请第三实施例中电子设备PCB板的结构示意图。
具体实施方式
在本申请所提供的技术方案中,解决了电子设备在堆叠设计时,局部区域由于少数电子元器件高度偏高,无法完成设计要求导致的项目失败的技术问题,
本申请所提供的电子设备包括:
壳体,PCB板,以及电子元器件,其中,所述PCB板设置在所述壳体中,所述PCB板包括至少两层PCB板层,所述至少两层PCB板层,所述至少两层PCB板层至少包括顶层PCB板层和底层PCB板层,在所述PCB板上,还包括有从所述顶层PCB板层或从所述底层PCB板层网所述顶层PCB板层和所述底层PCB板层中间方向开设的至少一个凹陷区域,在所述凹陷区域中,还包括有至少一个电子元器件。
在实际应用中,所述至少一个凹陷区域中每个凹陷区域的深度值是需要满足一定条件的,在本申请实施例中,每个凹陷区域的深度值小于所述PCB板的厚度但大于零。举例来说,以PCB板的层数为3层为例,按其层数从上到下分别编号1、2、3层,按照前面的描述,在所述PCB板上形成凹陷区域时,可以在第1层的表面进行加工,以形成一个或多个凹陷区域,所述一个或多个凹陷区域中每个凹陷区域的深度值可以比第1层的厚度值小,也可以与所述第一层的厚度值相等,也可以介于所述第1层的厚度值与所述第一层和第2层共两层的厚度值之间。
当形成的凹陷区域为两个或以上时,每个凹陷区域的深度值可以与其它凹陷区域的深度值相同,也可以不相同。以形成两个凹陷区域为例,第一凹陷区域的深度值为第一深度值,第二凹陷区域的深度值为第二深度值,在相同时,如:当第1层的厚度值为1厘米时,所述第一深度值可以是0.5厘米,所述第二深度值也可以是0.5厘米;在不相同时,如当第1层的厚度值为1厘米,第2层的厚度值也为1厘米时,所述第一深度值可以是0.8厘米,即所述第一凹陷区域在形成时,只形成在所述第1层中,而所述第二深度值可以是1.5厘米,即所述第二凹陷区域在形成时,穿过第1层达到第2层。
总之,上述只是举的例子,在实际应用中,本申请所属的技术人员可以根据具体的情况和需求,设置将所述至少一个凹陷区域中每个凹陷区域的厚度值,此处不在赘述。
为了减少电子设备的整体厚度,需要在上述凹陷区域中设置电子元器件,如:所述至少一个电子元器件中每个电子元器件在安装在所述至少一个凹陷区域中的一个凹陷区域后,都会具有一高度值,所述高度值不局限于小于等于所在凹陷区域的深度值,也可以大于所在凹陷区域的深度值。为了达到较好的效果,优选的,将具有较高高度乃至最高高度的电子元器件设置在上述凹陷区域中,这样设置后,使得整个电子设备中的厚度由PCB板的厚度加上最高高度电子元器件的厚度值减少了两倍凹陷区域中的深度值。
另外,当存在多个电子元器件时,可以根据具体的情况,在多个凹陷区域中设置数量不同或相同的多个电子元器件,本申请所属的技术人员可以根据具体的情况,优选设置高度最大的电子元器件在凹陷区域中,已达到最大程度的减少电子设备厚度。
本申请所记载的凹陷区域,可以不仅仅局限于从顶层到底层方向的凹陷区域,也可以是从底层方向到顶层方向的凹陷区域,本申请所属的技术人员可以针对具体的实施情况,设置凹陷区域的位置。
在本申请提供的技术方案中还提供了一种电路板,包括:
至少两层PCB板层,所述至少两层PCB板层至少包括顶层PCB板层和底层PCB板层,在所述PCB板上,还包括有从所述顶层PCB板层或从所述底层PCB板层往所述顶层PCB板层和所述底层PCB板层中间方向开设的至少一个凹陷区域,用于容置至少一个电子元器件。
所述至少一个凹陷区域中每个凹陷区域的深度值小于所述PCB板的厚度但大于零。
所述至少一个凹陷区域为两个凹陷区域,其中,第一凹陷区域的深度值为第一深度值,第二凹陷区域的深度值为第二深度值,所述第一深度值与所述第二深度值为相同或不相同的深度值。
由于此电路板的技术方案和前述电子设备中PCB板的技术方案是基于一个发明构思,此处不再详细描述。
为了使本申请所属的技术人员对本发明中提到PCB板有清楚的理解,下面结合各个附图对本申请实施例技术方案进行详细的阐述。
实施例一:
请参考图1,为本申请第一实施例中电子设备PCB板的结构示意图;
如图1所示,所示PCB板包括有至少两层PCB板层,顶层PCB板层10,底层PCB板层20,在所述PCB板上,还包括有从所述顶层PCB板层往所述顶层PCB板层和所述底层PCB板层中间方向开设的凹陷区域30,以及从所述底层PCB板层,往所述顶层PCB板层和所述底层PCB板层中间方向,开设的至少一个凹陷区域40。
实施例二:
请参考图2,为本申请第二实施例中电子设备PCB板的结构示意图;
如图2所示,所述PCB板总共有3个PCB板层,而凹陷区域40的厚度从顶层10到第二层20,为了减少电子设备的厚度,需将具有较高高度的电子元器件设置在所示凹陷区域40中。
通过将电子设备中具有较高高度的电子元器件放入凹陷区域中,使得整个电子设备的厚度减少了部分因将电子元器件放入凹陷区域中而减少的厚度值。同时,若将所有的电子元器件都设置在所述凹陷区域中,使得整个电子设备的厚度由PCB板的厚度加上电子元器件的厚度,变为仅仅只有PCB板的厚度。
另外,在具体的实施过程中,所述凹陷区域的厚度可以根据PCB板层的厚度设置,比如说,PCB板层总共有10层,可以根据具体的需要,在10层PCB板上,从顶层到底层包括有1层、2层乃至多层的凹陷区域,而在这些凹陷区域中,设置有电子元器件。
实施例三:
请参考图3,为本申请第三实施例中电子设备PCB板的结构示意图
如图3所示,所述PCB板包括有顶层10、第二板层20,第三板层30和底层40,在顶层10上设置有高度不同的电子元器件50和60,而在所述PCB板从底层40到第三层30处,包括有两个电子元器件,较低高度的电子元器件70,和较高高度的电子元器件80,通过将这些具有一定高度的电子元器件放入凹陷区域中,使得整个电子设备的厚度减少。
另外,可将具有较高高度的电子元器件优先设置在所述凹陷区域中,进而使得整个电子设备的厚度最大程度的降低。上述放入凹陷区域中的电子元器件不一定是小于上述凹陷区域的深度值,也可以是小于、等于以及大于上述凹陷区域的深度值。
本申请所属的技术人员还可以根据前文中描述的实施方式,根据具体的情况设置不同的凹陷区域以及设置不同数量的电子元器件。
通过本申请的一个或多个实施例,可以实现如下技术效果:
一、通过在电子产品中的PCB板上,设置凹陷,再将超高的电子元器件放入凹陷中,进而使得整个电子设备的厚度降低,满足了对产品厚度减少的需求;
二、进一步的,目前许多产品都是采用堆叠设计,因而整个电子设备的PCB板的厚度是比较多的,采用本申请提供的将元器件放入凹陷中,在厚度设计方面能够大大的便于产品的堆叠设计;
三、进一步地,采用本申请所提供的技术方案,将超高元器件放入凹陷中,使得制造的产品能够增加因考虑产品厚度而裁剪掉的部分超高元器件,进而制造的产品能够具备因增加超高元器件而产生的性能,使得制造的产品相比较普通产品更加具有竞争力。
尽管已描述了本申请的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然,本领域的技术人员可以对本申请进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内,则本申请也意图包含这些改动和变型在内。

Claims (8)

1.一种电子设备,其特征在于,包括:
壳体,
PCB板,设置在所述壳体中,所述PCB板包括至少两层PCB板层,所述至少两层PCB板层至少包括顶层PCB板层和底层PCB板层,在所述PCB板上,还包括有从所述顶层PCB板层或从所述底层PCB板层往所述顶层PCB板层和所述底层PCB板层中间方向开设的至少一个凹陷区域;
至少一个电子元器件,设置在所述至少一个凹陷中。
2.如权利要求1所述的电子设备,其特征在于,所述至少一个凹陷区域中每个凹陷区域的深度值小于所述PCB板的厚度但大于零。
3.如权利要求2所述的电子设备,其特征在于,所述至少一个凹陷区域为两个凹陷区域,其中,第一凹陷区域的深度值为第一深度值,第二凹陷区域的深度值为第二深度值,所述第一深度值与所述第二深度值为相同或不相同的深度值。
4.如权利要求1-3中任一所述的电子设备,其特征在于,所述至少一个电子元器件中每个电子元器件在安装在所述至少一个凹陷区域中的一个凹陷区域后,具有一高度值,所述高度值不局限于小于等于所在凹陷区域的深度值,也可以大于所在凹陷区域的深度值。
5.如权利要求4所述的电子设备,其特征在于,在所述至少一个电子元器件为两个或两个以上电子元器件时,所述至少一个凹陷区域中有一凹陷区域为设置有两个或两个以上电子元器件的区域。
6.一种电路板,其特征在于,包括:
至少两层PCB板层,所述至少两层PCB板层至少包括顶层PCB板层和底层PCB板层,在所述PCB板上,还包括有从所述顶层PCB板层或从所述底层PCB板层往所述顶层PCB板层和所述底层PCB板层中间方向开设的至少一个凹陷区域,用于容置至少一个电子元器件。
7.如权利要求6所述的电路板,其特征在于,所述至少一个凹陷区域中每个凹陷区域的深度值小于所述PCB板的厚度但大于零。
8.如权利要求7所述的电路板,其特征在于,所述至少一个凹陷区域为两个凹陷区域,其中,第一凹陷区域的深度值为第一深度值,第二凹陷区域的深度值为第二深度值,所述第一深度值与所述第二深度值为相同或不相同的深度值。
CN2012100400857A 2012-02-20 2012-02-20 一种电子设备及一种电路板 Pending CN103260351A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100400857A CN103260351A (zh) 2012-02-20 2012-02-20 一种电子设备及一种电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100400857A CN103260351A (zh) 2012-02-20 2012-02-20 一种电子设备及一种电路板

Publications (1)

Publication Number Publication Date
CN103260351A true CN103260351A (zh) 2013-08-21

Family

ID=48963960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100400857A Pending CN103260351A (zh) 2012-02-20 2012-02-20 一种电子设备及一种电路板

Country Status (1)

Country Link
CN (1) CN103260351A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109561579A (zh) * 2018-11-30 2019-04-02 Oppo(重庆)智能科技有限公司 Pcb组件、pcb组件的制造方法及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183433A (ja) * 1993-12-24 1995-07-21 Murata Mfg Co Ltd 半導体デバイス
CN102300405A (zh) * 2011-08-16 2011-12-28 深南电路有限公司 埋入式电路板及其制作方法
CN102348328A (zh) * 2011-09-15 2012-02-08 深南电路有限公司 芯片埋入方法和芯片埋入式电路板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07183433A (ja) * 1993-12-24 1995-07-21 Murata Mfg Co Ltd 半導体デバイス
CN102300405A (zh) * 2011-08-16 2011-12-28 深南电路有限公司 埋入式电路板及其制作方法
CN102348328A (zh) * 2011-09-15 2012-02-08 深南电路有限公司 芯片埋入方法和芯片埋入式电路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109561579A (zh) * 2018-11-30 2019-04-02 Oppo(重庆)智能科技有限公司 Pcb组件、pcb组件的制造方法及电子设备

Similar Documents

Publication Publication Date Title
JP5349428B2 (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP6138752B2 (ja) コイル部品及びその製造方法
CN1841596B (zh) 层叠陶瓷电子零部件
CN103456712A (zh) 用于2.5d/3d芯片封装应用的新焊道
CN104244574A (zh) Pcb信号布线结构及电子产品接口
CN102843899A (zh) 一种吸波超材料及吸波装置
CN104765493A (zh) 一种感应载体的排版结构及制作方法
CN103260351A (zh) 一种电子设备及一种电路板
CN102946688B (zh) 可弯曲线路板
CN104254200A (zh) 电子装置
US11581132B2 (en) Magnetic conductive substrate and coil assembly
CN208128632U (zh) 一种电路板连接结构和移动终端
CN203775405U (zh) 一种传声器改进结构
CN102711370A (zh) 防翘曲刚性印刷线路板
CN103037616A (zh) 复合式电路板及其制造方法
CN203968490U (zh) 可弯折印制电路板
CN109117030B (zh) 显示模组的感应层、显示模组及触摸屏
CN103313524A (zh) 一种配置电容的方法、电子设备及印刷电路板
CN207719380U (zh) 运用螺线管式硅通孔电感的无源谐振器
CN103212857A (zh) 一种fpc盲孔加工方法
CN107799414B (zh) 存储结构的形成方法、存储结构中通孔的形成方法
CN104409445A (zh) 一种硅片冗余图形填充方法及产品
CN103035624B (zh) 静电防护装置及其芯片
CN202998660U (zh) 一种带交叉盲埋结构的印刷电路板
US20140181346A1 (en) Assembly and manufacture method of printed circuit board with solid memory module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130821