CN103259505A - 一种片式阻容网络模块及其制造方法 - Google Patents

一种片式阻容网络模块及其制造方法 Download PDF

Info

Publication number
CN103259505A
CN103259505A CN 201210039537 CN201210039537A CN103259505A CN 103259505 A CN103259505 A CN 103259505A CN 201210039537 CN201210039537 CN 201210039537 CN 201210039537 A CN201210039537 A CN 201210039537A CN 103259505 A CN103259505 A CN 103259505A
Authority
CN
China
Prior art keywords
layer
ceramic substrate
electrode layer
resistance
network module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 201210039537
Other languages
English (en)
Inventor
杨俊锋
庄彤
冯毅龙
丁明健
李杰成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AURORA TECHNOLOGIES Co Ltd
Original Assignee
AURORA TECHNOLOGIES Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AURORA TECHNOLOGIES Co Ltd filed Critical AURORA TECHNOLOGIES Co Ltd
Priority to CN 201210039537 priority Critical patent/CN103259505A/zh
Publication of CN103259505A publication Critical patent/CN103259505A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

一种片式阻容网络模块及其制造方法,涉及一种电路元件,具体涉及一种片式阻容网络模块及其制造方法。该阻容网络模块,包括自上而下的四层:上电极层、电阻层、陶瓷基板和下电极层,上电极层通过其下表面附着于电阻层的上表面,电阻层通过其下表面附着于陶瓷基板的上表面上,下电极层通过其上表面附着于陶瓷基板的下表面上,上电极层包括相互分离的第一上电极和第二上电极,第一上电极、电阻层和第二上电极构成电阻器,第二上电极、电阻层、陶瓷基板和下电极层构成片式电容器。本发明的片式阻容网络模块密度,降低寄生系数,并且电路可靠性好。

Description

一种片式阻容网络模块及其制造方法
技术领域
本发明涉及一种电路元件,具体涉及一种片式阻容网络模块及其制造方法。
背景技术
电阻器和电容器是电路中应用最为广泛的无源元件。电阻器在电路中主要起电源去耦、晶体管工作点偏置、网络匹配以及间级耦合等作用;电容器主要起滤波、去耦、耦合等作用。一般情况下,电路中电阻和电容配套使用。传统的工艺是当需要同时使用电阻器和电容器时,在电路中通过一定的封装工艺将单个的电阻器和电容器按设计装配到电路中,这种方法操作麻烦,效率低,电阻和电容至少要封装两次,而且封装过程中不可避免地引入了寄生参数,影响电路的性能,并且这种封装方式降低了元件的密度,不利于电路向高集成方向发展。
专利号为ZL98124228.6的专利公开了一种平板电阻电容及其制造方法,该方法是利用压板技术在高介电系数的基板上形成铜膜,并通过光阻涂布、影像转移以及刻蚀技术形成平板电容器,最后将具有高电阻系数的导电层印刷在适当的位置形成平板电阻。该方法制造出的平板电阻器电容器组件,虽然可以释放印刷电路的表面空间,提高被动元件的密度,有助于降低寄生参数,但由于电极为铜,容易在空气中氧化,影响电路的高频特性心及可靠性,而且,电阻层是通过印刷的方法得到,与光刻刻蚀工艺相比,图形精度差,影响电路的高频特性。
发明内容
本发明解决的技术问题是克服现有技术的不足,提供一种提高元件密度,降低寄生系数,并且电路可靠性好,微波性能优良的片式阻容网络模块。
本发明还提供一种提高元件密度,降低寄生系数,并且电路可靠性好,微波性能优良的片式阻容网络模块的制造方法。
为解决上述技术问题,本发明的第一个目的是实现一种片式阻容网络模块,其采用的技术方案如下:
一种片式阻容网络模块,包括自上而下的四层:上电极层、电阻层、陶瓷基板和下电极层,上电极层通过其下表面附着于电阻层的上表面,电阻层通过其下表面附着于陶瓷基板的上表面上,下电极层通过其上表面附着于陶瓷基板的下表面上,上电极层包括相互分离的第一上电极和第二上电极,第一上电极、电阻层和第二上电极构成电阻器,第二上电极、电阻层、陶瓷基板和下电极层构成片式电容器。
上述方案中,上电极层、下电极层均包括两层或者两层以上的金属层,所述金属层为钛钨/镍/金复合金属层或者为钛钨/金复合金属层,上电极层的金属层中离电阻层最远的一层为厚度4到6微米的黄金层,下电极层的金属层中离陶瓷基板最远的一层为厚度4到6微米的黄金层。
上述方案中,所述电阻器阻值R的大小由电阻层(2)材料的方阻
Figure BSA00000672872500021
以及介于第一上电极和第二上电极之间的电阻层的长L和宽W决定,其计算公式为:
Figure BSA00000672872500022
所述电容器容值C的大小由陶瓷基板的介电系数K、陶瓷基板的厚度d、第二上电极和下电极层所对应的面积A决定,则介于上下电极层之间的电容器的容值为C=K×A/(113×d),单位为皮法pF。
上述方案中,所述陶瓷基板为三氧化二铝陶瓷基板。利用上述材料的陶瓷基板使得本发明的结构强度高,产品的可靠性高。
上述方案中,所述电阻层为氮化钽电阻层或硅化镍电阻层或者铬化镍电阻层。
本发明的第二个目的是实现一种片式阻容网络模块的制造方法,其采用的技术方案如下:
一种片式阻容网络模块的制造方法,包括如下步骤:
制作上电极层的光刻掩膜A和电阻层的光刻掩膜B;
在陶瓷基板的上表面生成电阻薄膜;
在陶瓷基板上表面的电阻薄膜的表面和陶瓷基板的下表面分别生成金属层;
对陶瓷基板上表面的金属层进行匀胶,利用光刻掩膜A光刻,制造出上电极层的第一上电极、第二上电极的图形;
在陶瓷基板下表面的金属层上和陶瓷基板上表面经过图形化处理的金属层上电镀黄金,分别形成下电极层和上电极层的第一上电极、第二上电极;
将电镀后的陶瓷基板的上表面刻蚀出电阻薄膜;
将刻蚀出电阻薄膜的陶瓷基板的上表面匀胶,使用光刻掩膜B光刻,刻蚀出电阻层形成电阻器;
对陶瓷基板按形成的图形尺寸进行划切,得到单层片式阻容网络模块;其是通过高精度划切机床进行划切,图形精度高,可达±25μm。
将划切后的单层片式阻容网络模块清洗烘干得到所需的产品。
上述方案中,所述电阻薄膜是通过溅射或反应溅射或蒸发的方法在陶瓷基板的上表面生成的;陶瓷基板上表面和下表面的金属层是通过溅射或者蒸发的方法形成的。
上述方案中,若下电极层相对于陶瓷基板有留边,所述方法还包括步骤:
制造下电极层的光刻掩膜C;
将陶瓷基板下表面的金属层进行匀胶,使用光刻掩膜C光刻,制作出下电极层的图形再对其电镀黄金;
将电镀后的陶瓷基板的下表面刻蚀出留边部分。
上述方案中,所述金属层均包括多层金属层,且金属层最外面的一层为黄金层,金属层的黄金层厚度加电镀的黄金层的厚度为4到6微米。
上述方案中,所述陶瓷基板为三氧化二铝陶瓷基板;所述电阻薄膜的材料为氮化钽或硅化镍或者铬化镍。
与现有技术相比,本发明技术方案的有益效果是:
1、本发明所述的单层阻容网络模块结构简单,仅由陶瓷基板、电阻层、上下电极层组成。
2、本发明所述的阻容网络模块由陶瓷基板提供结构强度,强度高,产品的可靠性高。
3、本发明所述的阻容网络模块由电阻和电容集成而成,寄生参数小,使用频率宽,微波特性好,使用频率可高达40GHz。阻容网络模块上的电阻器的阻值范围宽,可达5~1000Ω,且可形成系列化,标准电阻有50Ω、75Ω、100Ω和200Ω,也可以有其他系列的标准阻值,电阻精度可高达±5%。电阻具有良好的高频特性,使用频率高达40GHz。电阻也具有高的稳定性,使用温度范围-55℃~+150℃,电阻温度变化系数不超过改为±125ppm/℃。阻容网络模块上的电容器的容值范围宽,可达0.05~10000pF,且可形成系列化,电容精度最高可达±0.01pF。电容器具有良好的高频特性,使用频率高达40GHz。电容器具有高的稳定性,使用温度范围一般为-55℃~+125℃,电容温度变化特性为NPO或X7R。
4、本发明所述的阻容网络模块采用半导体薄膜工艺制造,同时实现一个模块上既有电阻元件又有电容元件,集成度相比于单个的电阻和电容,集成度提高了一倍,装配工艺得到了简化,同时电极适合于微电子组装的金丝键合压焊。
5、本发明所述的阻容网络模块能够满足小型化的要求,产品尺寸符合EIA标准,最小尺寸可到0201(0.508mm×0.254mm)。
6、本发明所述的阻容网络模块集模块制造工艺简单,一致性好,适于批量生产。
7、产品外形通过高精度划切机床加工,图形精度高,可达±25μm。
附图说明
图1为本发明一种片式阻容网络模块不留边的结构示意图的俯视图;
图2为本发明一种片式阻容网络模块不留边的结构示意图的主视图;
图3为本发明一种片式阻容网络模块单面留边的结构示意图的俯视图;
图4为本发明一种片式阻容网络模块单面留边的结构示意图的主视图;
图5为本发明一种片式阻容网络模块双面留边的结构示意图的俯视图;
图6为本发明一种片式阻容网络模块双面留边的结构示意图的主视图;
图7为本发明一种片式阻容网络模块的制造方法的流程图。
具体实施方式
下面结合附图和实施例对本发明的技术方案做进一步的说明。
如图1、图2、图3、图4、图5、图6所示,为本发明的一种片式阻容网络模块的结构示意图,包括自上而下的四层:上电极层1、电阻层2、陶瓷基板4和下电极层4。
上电极层1通过其下表面附着于电阻层2的上表面,上电极层1包括相互分离的第一上电极11和第二上电极12,第一上电极11和第二上电极12均包括两层或者两层以上的金属层,所述金属层为钛钨/镍/金复合金属层或者为钛钨/金复合金属层,金属层中离电阻层2最远的一层为厚度4到6微米的黄金层。上电极层1为矩形。
电阻层2通过其下表面附着于陶瓷基板3的上表面上,其为氮化钽电阻层或硅化镍电阻层或者铬化镍电阻层,电阻层2为矩形。
陶瓷基板3为三氧化二铝陶瓷基板或者。
下电极层4通过其上表面附着于陶瓷基板3的下表面上,下电极层4为两层或者两层以上的金属层,金属层为钛钨/镍/金复合金属层或者为钛钨/金复合金属层,电极层3的金属层中离陶瓷基板3最远的一层为厚度4到6微米的黄金层。
第一上电极10、电阻层2和第二上电极11构成电阻器,第二上电极11、电阻层2、陶瓷基板3和下电极层4构成片式电容器。电阻器阻值R的大小由电阻层(2)材料的方阻以及介于第一上电极和第二上电极之间的电阻层的长L和宽W决定,其计算公式为:
Figure BSA00000672872500061
所述电容器容值C的大小由陶瓷基板的介电系数K、陶瓷基板的厚度d、第二上电极和下电极层所对应的面积A决定,则介于上下电极层之间的电容器的容值为C=K×A/(113×d),单位为皮法pF。
第一上电极10、电阻层2与陶瓷基板3之间以及第二上电极11、电阻层2与陶瓷基板3之间可以留边也可以不留边,留边时如图3和图4所示,不留边时如图1和图2所示。
下电极层4与陶瓷基板4之间可以留边也可以不留边,当上下电极层与陶瓷基板3之间都留边时如图5和图6所示。
如图7所示,为本发明的一种片式阻容网络模块的制造方法的流程图,所述制造方法的具体步骤如下:
(S1)制作上电极层1的光刻掩膜A和电阻层2的光刻掩膜B;
(S2)在陶瓷基板3的上表面通过溅射或反应溅射或蒸发的方法生成氮化钽或硅化镍或者铬化镍电阻材料的电阻薄膜;
陶瓷基板3为三氧化二铝陶瓷基板或者;
(S3)在电阻薄膜的表面通过溅射或者蒸发的方法生成多层金属层;金属层为为钛钨/镍/金复合金属层或者为钛钨/金复合金属层;
(S4)在陶瓷基板3的下表面通过溅射或者蒸发的方法生成一层或者多层金属层;金属层为钛钨/镍/金复合金属层或者为钛钨/金复合金属层;
(S5)对陶瓷基板3上表面的金属层进行匀胶,利用光刻掩膜A光刻,制造出上电极层1的第一上电极10、第二上电极11的图形;
(S6)在陶瓷基板3下表面的金属层上和陶瓷基板3上表面经过图形化处理的金属层上电镀黄金将黄金层加厚到4到6微米,分别形成上电极层1的第一上电极10、第二上电极11;
(S7)将电镀后的陶瓷基板3的上表面刻蚀出电阻薄膜;
(S8)将刻蚀出电阻薄膜的陶瓷基板3的上表面匀胶,使用光刻掩膜B光刻,刻蚀出电阻层2形成电阻器;
(S9)对陶瓷基板3按形成的图形尺寸进行划切,得到单层片式阻容网络模块;其是通过高精度划切机床进行划切,图形精度高,可达±25μm。
(S10)将划切后的单层片式阻容网络模块清洗烘干得到所需的产品。
若下电极层相对于陶瓷基板有留边,则在步骤(S1)中还包括制造下电极层4的光刻掩膜C;
在步骤(S5)还包括将陶瓷基板下表面的金属层进行匀胶,使用光刻掩膜C光刻,制作出下电极层的图形,然后执行步骤(S6)对其电镀黄金;
在步骤(S7)或(S8)中还包括将电镀后的陶瓷基板的下表面刻蚀出留边部分。
下面结合具体实施例对本发明的一种片式阻容网络模块的制造方法作进一步的解释。
实施例1
(S11)制作0201尺寸的上电极层1的光刻掩膜A和0201尺寸的电阻层2的光刻掩膜B;
(S12)在厚度为0.127mm、纯度为99.6%的三氧化二铝基板3的上表面通过反应溅射的方法生成一层氮化钽TaN电阻薄膜;
(S13)在TaN电阻薄膜表面通过溅射方法生成钛钨/镍/金(TiW/Ni/Au)复合金属层;
(S14)在三氧化二铝基板3的下表面通过溅射方法生成TiW/Ni/Au复合金属层;
(S15)对TaN/TiW/Ni/Au复合金属层的表面进行匀胶,利用0201尺寸的光刻掩膜A刻蚀Au/Ni/TiW复合金属层,制造出上电极层1的第一上电极10、第二上电极11的图形
(S16)在陶瓷基板3下表面的TiW/Ni/Au复合金属层上和陶瓷基板3上表面经过图形化处理的TaN/TiW/Ni/Au复合金属层上电镀金将TiW/Ni/Au复合金属层和TaN/TiW/Ni/Au复合金属层的金层加厚到至少4微米,分别形成下电极层4和上电极层1的第一上电极10、第二上电极11;
(S17)将电镀后TaN/TiW/Ni/Au复合金属层刻蚀出TaN电阻薄膜;
(S18)将刻蚀出TaN电阻薄膜的TaN/TiW/Ni/Au复合金属层匀胶,使用0201尺寸的光刻掩膜B光刻,刻蚀出电阻层2形成电阻器;
(S19)对陶瓷基板3按形成的图形尺寸进行划切,得到单层片式阻容网络模块;
(S110)将划切后的单层片式阻容网络模块清洗烘干得到所需的产品,如图1和图2所示。
该产品的电阻值介于48.0~52.0Ω之间,按50Ω标值计算,其精度可达±5%。在-55℃~+150℃温度范围内对电阻温度变化系数进行测量,电阻温度变化系数为85ppm/℃。该产品的电容值介于0.09~0.11pF之间,容值满足0.10±0.01pF的要求。在网络分析仪进行测量,当信号频率低于40GHz时,电阻和电容均可正常使用。
实施例2
(S21)制作0603尺寸的上电极层1的光刻掩膜A和0603尺寸的电阻层2的光刻掩膜B;
(S22)在厚度为0.178mm、介电常数为80的I类电子陶瓷介质材料的陶瓷基板3的上表面通过溅射的方法生成一层硅化镍NiSi电阻薄膜;
(S23)在硅化镍电阻薄膜表面通过溅射方法生成钛钨/金(TiW/Au)复合金属层;
(S24)陶瓷基板3的下表面通过溅射方法生成TiW/Au复合金属层;
(S25)对NiSi/TiW/Au复合金属层的表面进行匀胶,利用0603尺寸的光刻掩膜A刻蚀Au/TiW复合金属层,制造出上电极层1的第一上电极10、第二上电极11的图形
(S26)在陶瓷基板3下表面的TiW/Au复合金属层上和陶瓷基板3上表面经过图形化处理的NiSi/TiW/Au复合金属层上电镀金将TiW/Au复合金属层和NiSi/TiW/Au复合金属层的金层加厚到至少4微米,分别形成下电极层4和上电极层1的第一上电极10、第二上电极11;
(S27)将电镀后NiSi/TiW/Au复合金属层刻蚀出NiSi电阻薄膜;
(S28)将刻蚀出NiSi电阻薄膜的NiSi/TiW/Au复合金属层匀胶,使用0603尺寸的光刻掩膜B光刻,刻蚀出电阻层2形成电阻器;
(S29)对陶瓷基板3按形成的图形尺寸进行划切,得到尺寸规格为0603单面留边的单层片式阻容网络模块;
(S210)将划切后的单面留边的单层片式阻容网络模块清洗烘干得到所需的产品,如图3和图4所示。
该产品的电阻值介于98~103Ω之间,按100Ω标值计算,其精度可达±5%。该产品的电容值介于2.4~2.6pF之间,容值满足2.5±0.1pF的要求。
实施例3
(S31)制作0603尺寸的上电极层1的光刻掩膜A和0603尺寸的电阻层2的光刻掩膜B;
(S32)在厚度为0.178mm、介电常数为4000的II类电子陶瓷介质材料的陶瓷基板3的上表面通过溅射的方法生成一层硅化镍NiSi电阻薄膜;
(S33)在硅化镍电阻薄膜表面通过溅射方法生成钛钨/金(TiW/Au)复合金属层;
(S34)陶瓷基板3的下表面通过溅射方法生成TiW/Au复合金属层;
(S35)对NiSi/TiW/Au复合金属层的表面进行匀胶,利用0603尺寸的光刻掩膜A刻蚀Au/TiW复合金属层,制造出上电极层1的第一上电极10、第二上电极11的图形
(S36)在陶瓷基板3下表面的TiW/Au复合金属层上和陶瓷基板3上表面经过图形化处理的NiSi/TiW/Au复合金属层上电镀金将TiW/Au复合金属层和NiSi/TiW/Au复合金属层的金层加厚到至少4微米,分别形成下电极层4和上电极层1的第一上电极10、第二上电极11;
(S37)将电镀后NiSi/TiW/Au复合金属层刻蚀出NiSi电阻薄膜;
(S38)将刻蚀出NiSi电阻薄膜的NiSi/TiW/Au复合金属层匀胶,使用0603尺寸的光刻掩膜B光刻,刻蚀出电阻层2形成电阻器,并刻蚀出产品的留边部分;
(S39)对陶瓷基板3按形成的图形尺寸进行划切,得到尺寸规格为0603单面留边的单层片式阻容网络模块;
(S310)将划切后的单面留边的单层片式阻容网络模块清洗烘干得到所需的产品,如图3和图4所示。
该产品的电阻值介于98~103Ω之间,按100Ω标值计算,其精度可达±5%。该产品的电容值介于90~110pF之间,容值满足100pF±10%的要求。
实施例4
(S41)制作0402尺寸的上电极层1的光刻掩膜A、0402尺寸的电阻层2的光刻掩膜B和0402尺寸的下电极层4的光刻掩膜C;
(S42)在厚度为0.178mm、介电常数为30000的晶界层介质材料基板的陶瓷基板3的上表面通过蒸发的方法生成一层铬化镍NiCr电阻薄膜;
(S43)在铬化镍电阻薄膜表面通过溅射方法生成钛钨/金(TiW/Au)复合金属层;
(S44)陶瓷基板3的下表面通过溅射方法生成TiW/Au复合金属层;
(S45)对陶瓷基板3的上表面NiCr/TiW/Au复合金属层和陶瓷基板3的下表面TiW/Au复合金属层的表面进行匀胶,利用0402尺寸的光刻掩膜A刻蚀陶瓷基板3上表面的Au/TiW复合金属层,制造出上电极层1的第一上电极10、第二上电极11的图形,利用0402尺寸的光刻掩膜C制作出下电极层4的图形;
(S46)在陶瓷基板3下表面经过图形化处理的TiW/Au复合金属层上和陶瓷基板3上表面经过图形化处理的NiCr/TiW/Au复合金属层上电镀金将两个复合金属层的金层加厚到至少4微米,分别形成下电极层4和上电极层1的第一上电极10、第二上电极11;
(S47)将电镀后NiCr/TiW/Au复合金属层刻蚀出NiCr电阻薄膜;
(S48)将刻蚀出NiSi电阻薄膜的NiSi/TiW/Au复合金属层匀胶,使用0603尺寸的光刻掩膜B光刻,刻蚀出电阻层2以及留边6(见图3)形成电阻器;
(S49)对陶瓷基板3按形成的图形尺寸进行划切,得到尺寸规格为0402双面留边的单层片式阻容网络模块;
(S410)将划切后的单面留边的单层片式阻容网络模块清洗烘干得到所需的产品,如图5和图6所示。
该产品的电阻值介于98~103Ω之间,按100Ω标值计算,其精度可达±5%。该产品的电容值介于800~1000pF之间,容值满足1000pF±20%的要求。

Claims (10)

1.一种片式阻容网络模块,其特征在于,包括自上而下的四层:上电极层(1)、电阻层(2)、陶瓷基板(3)和下电极层(4),上电极层(1)通过其下表面附着于电阻层(2)的上表面,电阻层(2)通过其下表面附着于陶瓷基板(3)的上表面上,下电极层(4)通过其上表面附着于陶瓷基板(3)的下表面上,上电极层(1)包括相互分离的第一上电极(10)和第二上电极(11),第一上电极(10)、电阻层(2)和第二上电极(11)构成电阻器,第二上电极(11)、电阻层(2)、陶瓷基板(3)和下电极层(4)构成片式电容器。
2.根据权利要求1所述的片式阻容网络模块,其特征在于,上电极层(1)、下电极层(4)均包括两层或者两层以上的金属层,所述金属层为钛钨/镍/金复合金属层或者为钛钨/金复合金属层上电极层(1)的金属层中离电阻层(2)最远的一层为厚度4到6微米的黄金层,下电极层(3)的金属层中离陶瓷基板(3)最远的一层为厚度4到6微米的黄金层。
3.根据权利要求2所述的片式阻容网络模块,其特征在于,所述电阻器阻值R的大小由电阻层(2)材料的方阻 
Figure FSA00000672872400011
以及介于第一上电极(10)和第二上电极(11)之间的电阻层(3)的长L和宽W决定,其计算公式为: 
Figure FSA00000672872400012
Figure FSA00000672872400013
所述电容器容值C的大小由陶瓷基板(3)的介电系数K、陶瓷基板(3)的厚度d、第二上电极(11)和下电极层(4)所对应的面积A决定,则介于上下电极层之间的电容器的容值为C=K×A/(113×d),单位为皮法pF。
4.根据权利要求3所述的片式阻容网络模块,其特征在于,所述陶瓷基板为三氧化二铝陶瓷基板。
5.根据权利要求1至4任一项所述的片式阻容网络模块,其特征在于,所述电阻层为氮化钽电阻层或硅化镍电阻层或者铬化镍电阻层。 
6.一种片式阻容网络模块的制造方法,其特征在于,包括如下步骤:
制作上电极层(1)的光刻掩膜A和电阻层(2)的光刻掩膜B;
在陶瓷基板(3)的上表面生成电阻薄膜;
在陶瓷基板(3)上表面的电阻薄膜的表面和陶瓷基板(3)的下表面分别生成金属层;
对陶瓷基板(3)上表面的金属层进行匀胶,利用光刻掩膜A光刻,制造出上电极层(1)的第一上电极(10)、第二上电极(11)的图形;
在陶瓷基板(3)下表面的金属层上和陶瓷基板(3)上表面经过图形化处理的金属层上电镀黄金,分别形成下电极层(4)和上电极层(1)的第一上电极(10)、第二上电极(11);
将电镀后的陶瓷基板(3)的上表面刻蚀出电阻薄膜;
将刻蚀出电阻薄膜的陶瓷基板(3)的上表面匀胶,使用光刻掩膜B光刻,刻蚀出电阻层(2)形成电阻器;
对陶瓷基板(3)按形成的图形尺寸进行划切,得到单层片式阻容网络模块;
将划切后的单层片式阻容网络模块清洗烘干得到所需的产品。
7.根据权利要求6所述的片式阻容网络模块的制造方法,其特征在于,所述电阻薄膜是通过溅射或反应溅射或蒸发的方法在陶瓷基板(3)的上表面生成的;陶瓷基板(3)上表面和下表面的金属层是通过溅射或者蒸发的方法形成的。
8.根据权利要求7所述的片式阻容网络模块的制造方法,其特征在于,若下电极层(4)相对于陶瓷基板(3)有留边,所述方法还包括步骤:
制造下电极层(4)的光刻掩膜C;
将陶瓷基板(3)下表面的金属层进行匀胶,使用光刻掩膜C光刻,制作出下电极层(4)的图形再对其电镀黄金; 
将电镀后的陶瓷基板(3)的下表面刻蚀出留边部分。
9.根据权利要求8所述的片式阻容网络模块的制造方法,其特征在于,所述金属层均包括两层以上的金属层,且最上面的金属层为厚度4到6微米的黄金层。
10.根据权利要求6至9任一项所述的片式阻容网络模块的制造方法,其特征在于,所述陶瓷基板为三氧化二铝陶瓷基板;所述电阻薄膜的材料为氮化钽或硅化镍或者铬化镍。 
CN 201210039537 2012-02-16 2012-02-16 一种片式阻容网络模块及其制造方法 Pending CN103259505A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201210039537 CN103259505A (zh) 2012-02-16 2012-02-16 一种片式阻容网络模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201210039537 CN103259505A (zh) 2012-02-16 2012-02-16 一种片式阻容网络模块及其制造方法

Publications (1)

Publication Number Publication Date
CN103259505A true CN103259505A (zh) 2013-08-21

Family

ID=48963246

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201210039537 Pending CN103259505A (zh) 2012-02-16 2012-02-16 一种片式阻容网络模块及其制造方法

Country Status (1)

Country Link
CN (1) CN103259505A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103780218A (zh) * 2014-01-23 2014-05-07 广州天极电子科技有限公司 一种片式阻容网络模块及其制造方法
CN103869152A (zh) * 2014-03-07 2014-06-18 西安交通大学 一种低电感阻容元件
CN110335730A (zh) * 2019-05-09 2019-10-15 广州天极电子科技有限公司 一种薄膜电阻器及其制备方法
CN111952267A (zh) * 2020-09-16 2020-11-17 大连达利凯普科技股份公司 一种提高单层电容器键合强度的制造工艺
CN113702446A (zh) * 2021-09-03 2021-11-26 松山湖材料实验室 一种陶瓷基板通孔微电阻测试方法
CN115354278A (zh) * 2022-08-24 2022-11-18 广州天极电子科技股份有限公司 一种薄膜阻容网络中薄膜电阻的制备方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103780218A (zh) * 2014-01-23 2014-05-07 广州天极电子科技有限公司 一种片式阻容网络模块及其制造方法
CN103780218B (zh) * 2014-01-23 2017-09-05 广州天极电子科技有限公司 一种片式阻容网络模块及其制造方法
CN103869152A (zh) * 2014-03-07 2014-06-18 西安交通大学 一种低电感阻容元件
CN103869152B (zh) * 2014-03-07 2016-04-27 西安交通大学 一种低电感阻容元件
CN110335730A (zh) * 2019-05-09 2019-10-15 广州天极电子科技有限公司 一种薄膜电阻器及其制备方法
CN110335730B (zh) * 2019-05-09 2021-11-05 广州天极电子科技股份有限公司 一种薄膜电阻器及其制备方法
CN111952267A (zh) * 2020-09-16 2020-11-17 大连达利凯普科技股份公司 一种提高单层电容器键合强度的制造工艺
CN111952267B (zh) * 2020-09-16 2024-03-15 大连达利凯普科技股份公司 一种提高单层电容器键合强度的制造工艺
CN113702446A (zh) * 2021-09-03 2021-11-26 松山湖材料实验室 一种陶瓷基板通孔微电阻测试方法
CN113702446B (zh) * 2021-09-03 2023-11-03 松山湖材料实验室 一种陶瓷基板通孔微电阻测试方法
CN115354278A (zh) * 2022-08-24 2022-11-18 广州天极电子科技股份有限公司 一种薄膜阻容网络中薄膜电阻的制备方法
CN115354278B (zh) * 2022-08-24 2023-11-21 广州天极电子科技股份有限公司 一种薄膜阻容网络中薄膜电阻的制备方法

Similar Documents

Publication Publication Date Title
CN103259505A (zh) 一种片式阻容网络模块及其制造方法
KR100834833B1 (ko) 커패시터, 커패시터 내장 회로기판 및 그들 제조 방법
JPS63501993A (ja) 電気的可変圧電ハイブリッドコンデンサ
CN105452853A (zh) 温湿度传感器
US20090103243A1 (en) Multiterminal solid electrolytic capacitor
JP2012190855A (ja) 半導体モジュール及びその製造方法
WO2017135111A1 (ja) 回路基板および回路基板の製造方法
JP4499548B2 (ja) キャパシタ部品
JP2010034272A (ja) 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法
US20120281338A1 (en) Aluminum electrolytic capacitor and method of manfacturing the same
US9692386B2 (en) Three-dimensional wire bond inductor
CN109473282A (zh) 一种贴片式电容及其制作方法
US20190057809A1 (en) Electrical device
CN109755387B (zh) 电容器结构
US20050056939A1 (en) Thin-film capacitor and method of producing the capacitor
JPH06318533A (ja) 電子部品
JP2007013051A (ja) 基板及びその製造方法
CN103780218B (zh) 一种片式阻容网络模块及其制造方法
CN209071139U (zh) 一种贴片式电容
CN110364318A (zh) 高频电阻器与高频电阻器的制造方法
JP5003502B2 (ja) キャパシタ、キャパシタ内蔵配線基板、及びその製造方法
CN102169860A (zh) 具有被动组件结构的半导体结构及其制造方法
US9620445B1 (en) Chip package structure and method of manufacturing the same
CN114400286B (zh) 一种高可靠性通孔电容和制作方法
JP4044878B2 (ja) 積層型薄膜コンデンサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130821