CN103247543A - 半导体器件的组装治具和用该治具的半导体器件制造方法 - Google Patents

半导体器件的组装治具和用该治具的半导体器件制造方法 Download PDF

Info

Publication number
CN103247543A
CN103247543A CN2013100115034A CN201310011503A CN103247543A CN 103247543 A CN103247543 A CN 103247543A CN 2013100115034 A CN2013100115034 A CN 2013100115034A CN 201310011503 A CN201310011503 A CN 201310011503A CN 103247543 A CN103247543 A CN 103247543A
Authority
CN
China
Prior art keywords
conductive pattern
insulated substrate
out terminal
scolding tin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100115034A
Other languages
English (en)
Other versions
CN103247543B (zh
Inventor
小平悦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012236698A external-priority patent/JP6060619B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN103247543A publication Critical patent/CN103247543A/zh
Application granted granted Critical
Publication of CN103247543B publication Critical patent/CN103247543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种具有外置型端子结构的半导体器件的组装治具和使用该组装治具的半导体器件的制造方法。组装治具(100)包括配设在带导电图案的绝缘基板(52)上的外框(1)、和配设在该外框上支承外部导出端子即独立端子(53)的支柱部件(2)。使用该组装治具(100)将独立端子(53)焊接在带导电图案的绝缘基板(52)上时,使骑跨支柱部件配设的独立端子的底部与带导电图案的绝缘基板上的熔化前的焊锡板(54)接触。此时,使组装治具与独立端子利用合计的自重而接触。由于在利用自重接触的状态下进行焊接,对熔化焊锡(55)的压力不会过大。因此,能够使焊接焊脚的形状成为最佳。其结果是能够获得高可靠性的半导体器件。

Description

半导体器件的组装治具和用该治具的半导体器件制造方法
技术领域
本发明涉及半导体器件的组装治具和使用该组装治具的半导体器件的制造方法。
背景技术
近年来,在IGBT模块等半导体器件的安装中,高密度化有所发展。
图11是IGBT模块80的主要部分截面图。带导电图案的绝缘基板83通过焊锡82固着在散热基板81上,半导体芯片86通过焊锡85固着在该带导电图案的绝缘基板83的导电图案84上。树脂外壳87用粘合剂固着在散热基板81上,将插入到树脂外壳87的外部导出端子88与半导体芯片86和导电图案84用接合线(焊丝)89等连接导体连接。外部导出端子88用焊锡90固着在导电图案84上。对树脂外壳87内填充硅凝胶91,完成IGBT模块80。
为了控制大电流,IGBT模块80的容许电流增加,半导体芯片86的发热量也随之增大。在这样的状况下也对IGBT模块80等半导体器件要求较高的可靠性。
由于IGBT模块80工作,在构成IGBT模块80的各部件之间,因热膨胀系数差而产生热应力。在焊锡接合部因该热应力而发生热疲劳破坏。易于受到该热应力的影响的部件是通过焊锡90接合在带导电图案的绝缘基板83上的外部导出端子88。
该外部导出端子88具有插入到树脂外壳87的嵌入型端子结构。此外,通过焊接固着在带导电图案的绝缘基板83上。为了提高该焊锡90的接合强度,实现可靠性的提高,焊接焊脚的形状是重要的。该焊脚的形状通过使外部导出端子88以适当的压力与焊锡90接触而最佳化。为此,与带导电图案的绝缘基板83的种类、厚度相应地对带导电图案的绝缘基板83与外部导出端子88之间的距离L使用未图示的专用治具等进行调整使得通过焊锡90相互接触。嵌入型端子指的是从内侧向外侧贯通树脂外壳并被固定的端子。
因此,在使用同一个嵌入外壳的情况下,根据安装的陶瓷的种类,需要对端子与导电图案之间的间隙通过冲压加工进行调整,因此需要后加工,关系到组装工时增加。
此外,对于近年来具有常用的外置型外部导出端子(独立端子)的半导体器件进行说明。外置型端子指的是不固定在树脂外壳上、而是固定在带导电图案的绝缘基板上的端子。该外置型端子独立于树脂外壳87,所以也称为独立端子。
图12是具有外置型外部导出端子(独立端子)的半导体器件500的主要部分截面图。
具备散热基板501和通过焊锡502固着在该散热基板501上的带导电图案的绝缘基板503。具备通过焊锡504固着在带导电图案的绝缘基板503上的外置型外部导出端子(独立端子)505和未图示的半导体芯片。具备用未图示的粘合剂固着在散热基板501上的树脂外壳506,和与树脂外壳506嵌合的长方体的螺母嵌入部件507。作为外置型外部导出端子的独立端子505不插入树脂外壳506。此外,在树脂外壳506上表面以使独立端子505的上部露出的方式设置有开口部。
对螺母嵌入部件507进行说明。螺母嵌入部件507是插入树脂外壳506的树脂制造的长方体,有在上表面嵌入将端子旋合固定的螺母并称为螺母探针的情况。将倒U字形结构的独立端子505以骑跨该螺母嵌入部件507的方式配置,使外部配线位于独立端子505上,将螺栓插入在两者上形成的孔中,将该螺栓的前端与螺母对准,将螺栓插入螺母的同时旋转,从而使用螺栓和螺母将外部配线与U字形端子固定。即,该螺母探针(螺母嵌入部件507)用于螺母的定位和U字形端子的固定。
发明内容
发明要解决的课题
但是,在图11所示的嵌入端子结构中,由于外部导出端子88与导电图案84之间的距离L存在误差,所以需要对焊锡90的厚度进行调节,或者需要按每个外部导出端子用专用的治具进行压紧等个别地进行调节,工时增加,制造成本增大。嵌入型端子结构指的是将外部导出端子贯通树脂外壳并固定于其上的类型的端子。
此外,由于需要对嵌入端子用冲压模具进行后加工,所以存在各端子的高度精度、端子损伤以及因冲压加工而产生的油残渣等、焊锡润湿性、焊接部的焊脚形状和焊锡厚度等影响对于热疲劳的可靠性的影响因素。
进而,在冲压加工后具有涂敷预备焊锡的工序,将各端子外壳浸在焊浴中进行涂敷,因此在浸渍端子时存在引起焊锡飞溅、附着在树脂外壳等不需要的部分的危险性。
另一方面,在图12所示的外置型端子结构中,由于独立端子505与焊锡504之间的距离M存在误差,为了使独立端子505与作为焊锡504的虚线所示的焊锡板504a接触,需要调整焊锡板504a的厚度或对每个独立端子505用专用治具压紧等个别地用冲压模具进行调整,随着工时增加,制造成本增大。
此外,关于将图12所示的外置型端子结构的外部导出端子(独立端子505)焊接在带导电图案的绝缘基板503上时使用的组装治具(焊接治具),周知例中没有发现包括本发明的组装治具具备的外框和支柱部件的组装治具。
本发明的目的在于解决上述课题,涉及不需要用于使外部导出端子与带导电图案的绝缘基板上的焊锡接触的个别的工序、并且具有外置型端子结构的半导体器件的组装治具和使用该组装治具的半导体器件的制造方法。
用于解决课题的方法
为了解决上述课题,达成本发明的目的,本发明的半导体器件的组装治具包括:散热基板;通过焊接固着在该散热基板上的带导电图案的绝缘基板;通过焊接固着在该带导电图案的绝缘基板上的半导体芯片;固着于上述散热基板上的树脂外壳;通过焊接固着在上述带导电图案的绝缘基板上并与树脂外壳独立的外部导出端子;和用于将该外部导出端子固定在外部配线上的螺母嵌入部件,上述半导体器件的组装治具具有以下的特征。该组装治具是在将上述外部导出端子与上述带导电图案的绝缘基板进行焊接时使用的焊接用的组装治具。该组装治具包括:外框,其配设于上述散热基板、或者配设于上述带导电图案的绝缘基板上;和支柱部件,其配设于该外框上,用于支承上述外部导出端子。
此外,本发明的组装治具,在上述发明中,上述支柱部件可以具有夹住上述外部导出端子的上部的止动件,该止动件、上述支柱部件和上述外框能够分别装卸地相互固定。
此外,为了解决上述课题,达成本发明的目的,本发明的半导体器件的制造方法具有以下特征。首先,将半导体芯片焊接在带导电图案的绝缘基板上,在上述带导电图案的绝缘基板上的要与外部导出端子接触的位置配设焊锡板。接着,在上述带导电图案的绝缘基板上配设外框,在上述外框上配设支柱部件,以骑跨上述支柱部件并与上述焊锡板上接触的方式配设上述外部导出端子。进而,将上述的整体放入回流焊炉,使上述焊锡板熔化后,使其凝固而将上述外部导出端子和上述带导电图案的绝缘基板焊接,将上述的整体从回流焊炉中取出,卸下上述支柱部件和上述外框。接着,以上述外部导出端子的上部从在树脂外壳的上表面形成的开口部露出的方式组装上述树脂外壳,将该树脂外壳的底部固着在散热基板的侧壁,在形成于上述树脂外壳的侧壁上部的开口部中插入设置螺母嵌入部件。
此外,为了解决上述课题,达成本发明的目的,本发明的半导体器件的制造方法具有以下特征。首先,将半导体芯片焊接在带导电图案的绝缘基板上。接着,在将外部导出端子夹住固定在设置于支柱部件的止动件与上述支柱部件之间后,将该支柱部件固定在外框上,使上述外部导出端子、上述支柱部件和上述外框一体化。在上述带导电图案的绝缘基板上的要与上述外部导出端子接触的位置配设焊锡板。进而,以散热基板的侧壁为经一体化的上述外框的底部的引导,在上述带导电图案的绝缘基板上组装经一体化的部件,使经一体化的上述外部导出端子与上述焊锡板上接触。将这些部件整体放入回流焊炉,使上述焊锡板熔化后,使其凝固而将上述外部导出端子和上述带导电图案的绝缘基板焊接。接着,将焊接后的部件整体从回流焊炉中取出,卸下上述支柱部件和上述外框,以上述外部导出端子的上部从在树脂外壳的上表面形成的开口部露出的方式组装上述树脂外壳,将该树脂外壳的底部固着于上述散热基板的侧壁。此外,在形成于上述树脂外壳的侧壁上部的开口部插入设置螺母嵌入部件。
此外,本发明的半导体器件的制造方法,在上述发明中,可以在配设上述焊锡板之后,在该焊锡板上涂敷焊锡浆。
发明的效果
根据本发明,组装治具包括配设在带导电图案的绝缘基板上的外框、和配设于该外框上的支承外部导出端子即独立端子的支柱部件。使用该组装治具将独立端子焊接在带导电图案的绝缘基板上时,使骑跨支柱部件而配设的独立端子的底部与带导电图案的绝缘基板上的熔化前的焊锡板接触。这时,利用组装治具与独立端子合计的自重而使它们接触。由于在因自重而接触的状态下进行焊接,所以对熔化焊锡的压力不会变得过大。此外,由于使用组装治具,所以总是能够保证固定的焊锡厚度,能够使焊接焊脚的形状成为最佳。其结果是,能够获得高可靠性的半导体器件。
此外,由于不需要如现有技术那样用于使独立端子与焊锡板接触的个别的工序,所以能够降低制造成本。
附图说明
图1是本发明的第一实施例的半导体器件50的组装治具100的主要部分结构图,(a)是正面图,(b)是从(a)的A方向看的侧面图,(c)是从(a)的B方向看的俯视图。
图2是本发明的第二实施例的半导体器件50的主要部分制造工序截面图。
图3是接着图2的本发明的第二实施例的半导体器件50的主要部分制造工序截面图。
图4是接着图3的本发明的第二实施例的半导体器件50的主要部分制造工序截面图。
图5是本发明的第三实施例的半导体器件的组装治具200的主要部分结构图,(a)是正面图,(b)是从(a)的D方向看的侧面图,(c)是从(a)的E方向看的俯视图。
图6是将带导电图案的绝缘基板52的表面弯曲的情况下的组装治具200a配置在冷却基底51时的主要部分侧面图。
图7是本发明的第四实施例的半导体器件50的主要部分制造工序截面图。
图8是接着图7的本发明的第四实施例的半导体器件50的主要部分制造工序截面图。
图9是接着图8的本发明的第四实施例的半导体器件50的主要部分制造工序截面图。
图10是本发明的第五实施例的半导体器件的组装治具300的结构图,(a)是正面图,(b)是从(a)的G方向看的侧面图,(c)是从(a)的H方向看的俯视图。
图11是IGBT模块80的主要部分截面图。
图12是具有外置型外部导出端子(独立端子)的半导体器件500的主要部分截面图。
符号说明
1、11   外框
2、12   支承部件
13、13a、13b、13c、13d、13e  止动件
51   散热基板
52   带导电图案的绝缘基板
52a  绝缘基板
52b  导电图案
53、53c、53d、53e  独立端子(外部导出端子)
53g  上部表面(独立端子)
53a  底部
53b  足部
54   焊锡板
55   焊锡(融化后、凝固后的焊锡)
56   树脂外壳
57   螺母嵌入部件
58   半导体芯片
58a  导电图案
59   接合线
60   回流焊炉
70   夹住地方(止动件)
70a  上部表面(夹住的地方)
100、200、300  组装治具
具体实施方式
接着,用以下的实施例说明实施方式。图1是将独立端子53焊接在带导电图案的绝缘基板52上时使用的半导体器件50的组装治具100的一例。
<实施例1>
图1是本发明的第一实施例的半导体器件50的组装治具100的主要部分结构图,该图(a)为正面图,该图(b)是从该图(a)的A方向看的侧面图,该图(c)是从该图(a)的B方向看的俯视图。图1中,用虚线表示散热基板51、带导电图案的绝缘基板52和独立端子53。图中的符号中,52a是构成带导电图案的绝缘基板52的绝缘基板,52b是导电图案。此外,此处所示的半导体器件50例如是IGBT模块等。
该组装治具100包括外框1和支柱部件2。该支柱部件2与上述螺母嵌入部件为相同形状。外框1配设在带导电图案的绝缘基板52上,支柱部件2配设在外框1的上部,独立端子53以骑跨支柱部件2的方式配设。该独立端子53在组装时能够在上下方向自由移动。外框1和独立端子53形成为从各自正面看的形状为U字形或Ω形。此外,外框1形成为从上表面看的形状为O字形(环形)。
接着,对于使用该组装治具100制造半导体器件50的工序进行说明。
<实施例2>
图2~图4是按工序顺序表示本发明的第二实施例的半导体器件50的制造方法的主要部分制造工序截面图。是使用图1的组装治具100的半导体器件50的焊接工序的工序图。
首先,通过焊接将带导电图案的绝缘基板52固着在未图示的散热基板51上,通过焊接将半导体芯片58固着在带导电图案的绝缘基板52的导电图案上,连接半导体芯片58和接合线59。接着说明此后的焊接工序。在图2之后的工序的说明中不图示散热基板51。
图2(a)中,在带导电图案的绝缘基板52上配设外框1和焊锡板54。此处不图示半导体芯片。
接着,在图2(b)中,在外框1上配设支柱部件2。
接着,图2(c)中,以骑跨支柱部件2、底部53a与焊锡板54接触的方式配设独立端子53。
接着,在图3(d)中,将这样准备后的组装体的整体放入回流焊炉60,使焊锡板54融化、凝固,用焊锡55将独立端子53与带导电图案的绝缘基板52固着。
接着,在图3(e)所示的焊接固着后的组装体中,从外框1卸下支柱部件2。
接着,在图3(f)中,从带导电图案的绝缘基板52卸下外框1,完成独立端子53向带导电图案的绝缘基板52的焊接。
接着,在图4(g)中,组装树脂外壳56,将树脂外壳52的底部粘结固定在散热基板51上,之后,将螺母嵌入部件57以骑跨独立端子53的两足部53b的方式插入设置,完成具有外置型外部导出端子的半导体器件50。图4(g)是从图3(f)的箭头C看的侧截面图。此外,螺母嵌入部件57指的是配置有接受(承受,配合)用于连接外部配线与独立端子53的螺栓的螺母的树脂制的长方体的支承部件,被插入树脂外壳51。螺母嵌入部件57以将独立端子53潜藏的方式被插入独立端子53和树脂外壳51之间,固定在树脂外壳51上。
此外,在图2(a)的工序中,有时在配设焊锡板54后,为了改善与上述独立端子53的接触性而在焊锡板54上涂敷焊锡浆。
通过使用本发明的实施方式的组装治具100,即使焊锡板54的厚度、带导电图案的绝缘基板52的厚度不同,也能够使独立端子53通过其自重与焊锡板54接触而进行焊接。
因此,不需要使用专用治具等使独立端子53与焊锡板54接触的现有的工序,缩短了制造工序,能够实现制造成本的降低。
此外,即使独立端子53的长度、带导电图案的绝缘基板52的厚度和焊锡板54的厚度存在尺寸误差,也能够利用独立端子53的自重使独立端子53与焊锡板54接触,进行焊接,因此尺寸误差不会影响焊接。
在使用本发明的实施方式的组装治具100的情况下,通过使配设在带导电图案的绝缘基板52上的焊锡板54的位置(与焊锡板54接触的独立端子53的两足部53b的里面一侧的位置)相同,即使在带导电图案的绝缘基板52的大小不同的情况下也能够使用该组装治具100。
如上所述,通过使用本发明的实施方式的组装治具100,能够利用独立端子53的自重使独立端子53与焊锡板54接触进行焊接。因此,不会对焊锡板54施加过大的接触压力,能够使焊接焊脚的形状成为最佳。其结果是,能够获得高可靠性的半导体器件。
进而,不再需要用专用治具等使独立端子53与焊锡板54接触,能够降低制造成本。
此外,通过使用该组装治具100,能够与构成带导电图案的绝缘基板52的绝缘基板52a的种类(Al2O3,AlN,Si3N4)和厚度无关地使独立端子53与焊锡板54接触。其结果是,能够获得最佳的焊接焊脚形状。
此外,即使带导电图案的绝缘基板52的大小和厚度不同,通过使配置在带导电图案的绝缘基板52上的焊接位置相同,也能够使所有独立端子53的焊接以良好的焊接焊脚形状进行。
<实施例3>
图5是本发明的第三实施例的半导体器件的组装治具200的主要部分结构图,该图(a)是正面图,该图(b)是从该图(a)的D方向看的侧面图,该图(c)是从该图(a)的E方向看的俯视图。图5中,用虚线表示散热基板51、带导电图案的绝缘基板52和独立端子53。此外,此处所示的半导体器件50例如是IGBT模块等。
该组装治具200具备外框11、支柱部件12和安装在支柱部件12上的止动件13。外框1配设为与散热基板51的侧面嵌合,支柱部件2被固定在外框11的上部,独立端子53通过在支柱部件12上安装止动件13,被支承部件12和止动件13夹住并被固定。外框11、支柱部件12和独立端子53能够一起在上下方向自由移动。止动件13可装卸地被固定在支柱部件12上。
图6是将带导电图案的绝缘基板52的表面弯曲的情况下的组装治具200a配置在冷却基底51上时的主要部分侧面图。这是相当于图5(b)的图。
预先测定带导电图案的绝缘基板52的表面的弯曲,对止动件13进行加工,使得多个独立端子53(53c、53d、53e)的足部53b的底部53a与导电图案52b之间的距离M成为规定值。对加工后的止动件添加符号13b。带导电图案的绝缘基板52以中央相对于周围成为凹状的的方式弯曲。止动件13b成U字形,为了使止动件13b容易安装在支柱部件12上也容易从支柱部件12上拆卸,下侧的部分的长度G比上侧的长度J短。
相对于带导电图案的绝缘基板52的中央,在配置独立端子53(53c、53d、53e)的地方弯曲为0.1mm程度。因而,中央的独立端子53d位于带导电图案的绝缘基板52的中央的情况下,相对于中央的独立端子53d进行焊接的地方的带导电图案的绝缘基板52的表面位置,两侧的独立端子53c、53e进行焊接的地方的带导电图案的绝缘基板52的表面位置高0.1mm左右。因此,关于止动件13b,对夹住独立端子53的地方70的上部表面70a加工,使得两端的止动件13c、13e相对于中央的止动件13d高0.1mm左右。
通过这样,能够使多个独立端子53c、53d、53e的足部53b的底部53a与导电图案52b之间的距离M固定。将该止动件13b安装在支柱部件12上,用止动件13b夹住独立端子53c、53d、53e,从该夹住的地方70的止动件13b的上部表面70a的基准点(任意确定的位置)起的高度H,与相对于带导电图案的绝缘基板52的中央在配置独立端子53的地方的弯曲的大小相应地变化。独立端子53的上部表面53g与该上部表面70a接触。因此,止动件53b的上部表面70a的高度变高时,独立端子53的足部53b的底部53a与导电图案52b之间的距离M增大。
在导电图案52b上载置焊锡板并在其上涂敷焊锡浆,在其上搭载独立端子53的足部53b。通过使独立端子53的足部53b的底部53a与导电图案52b之间的距离M为0.2mm左右,能够进行良好的焊接。此外,带导电图案的绝缘基板52的绝缘基板52a为氧化铝基板或氮化铝基板等情况下,存在基板的厚度有0.4mm左右不同的情况,即使在该情况下也能够通过使用该止动件13a使组装治具200a通用化。
此外,图6中,53是对独立端子的总称添加的符号,53c、53d、53e是对个别的独立端子添加的符号。此外,13b是对加工后的止动件的总称添加的符号,13c、13d、13e是对个别的加工后的止动件添加的符号。
接着,说明使用上述组装治具200制造半导体器件50的工序。
<实施例4>
图7~图9是按工序顺序表示本发明的第四实施例的半导体器件的制造方法的主要部分制造工序截面图。是使用图5的组装治具200的半导体器件的焊接工序的工序图。
图7(a)中,用焊锡58a将半导体芯片58固着在带导电图案的绝缘基板52上,将半导体芯片58彼此、半导体芯片58与带导电图案的绝缘基板52用接合线59连接。图7(a)中表示了连接在半导体芯片58的接合线59。
接着,图7(b)中,用焊锡52a将带导电图案的绝缘基板52固着在散热基板51上。
接着,图7(c)中,在带导电图案的绝缘基板52上配设焊锡板54。
接着,图7(d)中,在组装治具200的外框11上以可装卸的方式固定支柱部件12,通过在支承部件12上安装止动件13,在支柱部件12与止动件13之间夹住独立端子53并固定。这样,外框11、支柱部件12、独立端子53以分别能够装卸的状态一体化。
接着,图8(e)中,将该经一体的部件组装在带导电图案的绝缘基板52上,使独立端子53与焊锡板54的表面接触,将外框11嵌合在散热基板51的侧壁上。这时,焊锡板54通过外框11、支柱部件12、止动件13和独立端子53合计的重量被压焊。
接着,图8(f)中,将这样准备好的组装体的整体放入回流焊炉60,使焊锡板54融化、凝固,用焊锡55将独立端子53与带导电图案的绝缘基板52固着。
接着,在图9(g)所示的焊接固着后的组装体中,从支柱部件12卸下止动件13,从独立端子53抽出支柱部件12,从散热基板51卸下外框11,完成独立端子53向带导电图案的绝缘基板52的焊接。
接着,在图9(h)中,组装树脂外壳56,在散热基板51上粘结固定树脂外壳56的底部,之后,使螺母嵌入部件57以骑跨独立端子53的双方的足部53b的方式插入设置,完成具有外置型外部导出端子(独立端子)的半导体器件50。图9(h)是从图9(g)的箭头F看的侧截面图,不图示半导体芯片58。此外,如上所述,螺母嵌入部件57指的是配置有接受(承受,配合)用于连接外部配线与独立端子53的螺栓的螺母的树脂制的支承棒,被插入树脂外壳56。
此外,在图7(c)的工序中,有时在配设焊锡板54后,为了改善与上述独立端子53的接触性而在焊锡板54上涂敷焊锡浆。
通过使用本发明的组装治具200(或200a),即使焊锡板54的厚度、带导电图案的绝缘基板53的厚度不同,也能够使独立端子53通过一体部件的重量而与焊锡板54接触来进行焊接。
因此,不需要使用专用治具等使独立端子53与焊锡板54接触的现有的工序,缩短了制造工序,能够实现制造成本的降低。
此外,即使独立端子53的长度、带导电图案的绝缘基板52的厚度和焊锡板54的厚度存在尺寸误差,由于利用独立端子53和组装治具200(或200a)合计的重量使独立端子53与焊锡板54接触,进行焊接,因此尺寸误差也不会影响焊接。
在使用本发明的组装治具200(或200a)的情况下,通过使配设在带导电图案的绝缘基板52上的焊锡板54的位置相同,也能够应对带导电图案的绝缘基板52的大小不同的情况。
如上所述,通过使用本发明的组装治具200(或200a),能够利用组装治具200(或200a)和独立端子53合计的重量使独立端子53与焊锡板54接触而进行焊接。因此,不会对焊锡板54施加过大的接触压力,能够使焊接焊脚的形状成为最佳。其结果是,能够获得高可靠性的半导体器件。
此外,即使独立端子53的足部53b的长度存在误差,通过使用该组装治具200(或200a),也能够使所有独立端子53的底部53a与焊锡接触。此外,带导电图案的绝缘基板52变形的情况下也同样。
因此,不再需要用专用治具等使独立端子53与焊锡板54接触,能够降低制造成本。
此外,通过使用该组装治具200(或200a),能够与构成带导电图案的绝缘基板52的绝缘基板52a的种类(Al2O3,AlN,Si3N4)和厚度无关地使独立端子53与焊锡板54接触。其结果是,能够获得最佳的焊接焊脚形状。
此外,即使带导电图案的绝缘基板53的大小和厚度不同,通过使配置在带导电图案的绝缘基板52上的焊接位置相同,也能够使所有独立端子53的焊接以良好的焊接焊脚形状进行。
<实施例5>
图10是本发明的第五实施例的半导体器件的组装治具300的结构图,该图(a)是正面图,该图(b)是从该图(a)的G方向看的侧面图,该图(c)是从该图(a)的H方向看的俯视图。图5的组装治具200和图10的组装治具300的不同在于,止动件13a附在支柱部件12的下表面这一点。使用该组装治具300的情况下的焊接工序与第四实施例的工序相同。

Claims (5)

1.一种半导体器件的组装治具,
所述半导体器件包括:
散热基板;
通过焊接固着在所述散热基板上的带导电图案的绝缘基板;
通过焊接固着在所述带导电图案的绝缘基板上的半导体芯片;
固着于所述散热基板的树脂外壳;
通过焊接固着在所述带导电图案的绝缘基板上并与所述树脂外壳独立的外部导出端子;和
用于将所述外部导出端子固定在外部配线上的螺母嵌入部件,
所述半导体器件的组装治具的特征在于:
所述组装治具是在将所述外部导出端子与所述带导电图案的绝缘基板进行焊接时使用的焊接用的组装治具,其包括:
外框,其配设于所述散热基板、或者配设于所述带导电图案的绝缘基板上;和
支柱部件,其配设于所述外框上,用于支承所述外部导出端子。
2.如权利要求1所述的半导体器件的组装治具,其特征在于:
所述支柱部件具有夹住所述外部导出端子的上部的止动件,该止动件、所述支柱和所述外框能够分别装卸地相互固定。
3.一种半导体器件的制造方法,其特征在于,包括:
将半导体芯片焊接在带导电图案的绝缘基板上的工序;
在所述带导电图案的绝缘基板上的要与外部导出端子接触的位置配设焊锡板的工序;
在所述带导电图案的绝缘基板上配设外框的工序;
在所述外框上配设支柱部件的工序;
以骑跨所述支柱部件并与所述焊锡板上接触的方式配设所述外部导出端子的工序;
将上述的整体放入回流焊炉,使所述焊锡板熔化后,使其凝固而将所述外部导出端子和所述带导电图案的绝缘基板焊接的工序;
将上述的整体从回流焊炉中取出,卸下所述支柱部件和所述外框的工序;
以所述外部导出端子的上部从在树脂外壳的上表面形成的开口部露出的方式组装所述树脂外壳,将该树脂外壳的底部固着在所述散热基板的侧壁的工序;和
在形成于所述树脂外壳的侧壁上部的开口部插入设置螺母嵌入部件的工序。
4.一种半导体器件的制造方法,其特征在于,包括:
将半导体芯片焊接在带导电图案的绝缘基板上的工序;
在将外部导出端子夹住固定在设置于支柱部件的止动件与所述支柱部件之间后,将该支柱部件固定在外框,使所述外部导出端子、所述支柱部件和所述外框一体化的工序;
在所述带导电图案的绝缘基板上的要与外部导出端子接触的位置配设焊锡板的工序;
以散热基板的侧壁为经一体化的所述外框的底部的引导,将经一体化的部件组装在所述带导电图案的绝缘基板上,使经一体化的所述外部导出端子与所述焊锡板上接触的工序;
将所述的整体放入回流焊炉,使所述焊锡板熔化后,使其凝固而将所述外部导出端子和所述带导电图案的绝缘基板焊接的工序;
将所述的整体从回流焊炉中取出,卸下所述支柱部件和所述外框的工序;
以所述外部导出端子的上部从在树脂外壳的上表面形成的开口部露出的方式组装所述树脂外壳,将该树脂外壳的底部固着于所述散热基板的侧壁的工序;和
在形成于所述树脂外壳的侧壁上部的开口部插入设置螺母嵌入部件的工序。
5.如权利要求3或4所述的半导体器件的制造方法,其特征在于:
配设所述焊锡板后,在该焊锡板上涂敷焊锡浆。
CN201310011503.4A 2012-02-09 2013-01-11 半导体器件的组装治具和用该治具的半导体器件制造方法 Active CN103247543B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012-026344 2012-02-09
JP2012026344 2012-02-09
JP2012-236698 2012-10-26
JP2012236698A JP6060619B2 (ja) 2012-02-09 2012-10-26 半導体装置の組立治具およびその組立治具を用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103247543A true CN103247543A (zh) 2013-08-14
CN103247543B CN103247543B (zh) 2016-02-10

Family

ID=48926966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310011503.4A Active CN103247543B (zh) 2012-02-09 2013-01-11 半导体器件的组装治具和用该治具的半导体器件制造方法

Country Status (1)

Country Link
CN (1) CN103247543B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101667562A (zh) * 2009-09-10 2010-03-10 嘉兴斯达微电子有限公司 一种新型功率端子直接键合功率模块
WO2010131679A1 (ja) * 2009-05-14 2010-11-18 ローム株式会社 半導体装置
CN102347295A (zh) * 2010-07-30 2012-02-08 英飞凌科技股份有限公司 功率半导体模块和用于制造功率半导体模块的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010131679A1 (ja) * 2009-05-14 2010-11-18 ローム株式会社 半導体装置
CN101667562A (zh) * 2009-09-10 2010-03-10 嘉兴斯达微电子有限公司 一种新型功率端子直接键合功率模块
CN102347295A (zh) * 2010-07-30 2012-02-08 英飞凌科技股份有限公司 功率半导体模块和用于制造功率半导体模块的方法

Also Published As

Publication number Publication date
CN103247543B (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
JP4825259B2 (ja) 電力用半導体モジュール及びその製造方法
JP5383621B2 (ja) パワー半導体装置
KR101257551B1 (ko) 스택된 마이크로전자 장치 및 스택된 마이크로전자 장치의 제조 방법
CN101663926B (zh) 部件内置模块及其制造方法
US6979843B2 (en) Power semiconductor device
US10128161B2 (en) 3D printed hermetic package assembly and method
US8941228B2 (en) Semiconductor module and manufacturing method thereof
EP2477223B1 (en) Method of manufacturing a semiconductor apparatus
US8860220B2 (en) Semiconductor device and method for manufacturing the same
CN102362347A (zh) 具有布置在插入层上的电容器的集成电路封装件
KR20110031133A (ko) 수지 밀봉형 반도체 장치 및 그 제조 방법
JP5187065B2 (ja) 電子制御装置の製造方法及び電子制御装置
JP5101467B2 (ja) 電力用半導体モジュール
EP2006248B1 (en) Die mounting stress isolator
US20100181675A1 (en) Semiconductor package with wedge bonded chip
EP3499649A1 (en) Power semiconductor module arrangement
CN103247543A (zh) 半导体器件的组装治具和用该治具的半导体器件制造方法
CN107851632A (zh) 用于制造半导体器件的方法及相应的器件
CN101848772B (zh) 压电设备、使用它的电子设备及汽车
US10861777B2 (en) Wire bond clamp design and lead frame capable of engaging with same
US20110018135A1 (en) Method of electrically connecting a wire to a pad of an integrated circuit chip and electronic device
JP6304085B2 (ja) 半導体装置及び半導体装置の製造方法
JP4833972B2 (ja) 半導体構成部品を組み付ける方法
CN108288608B (zh) 芯片封装体及其制备方法
CN103858229B (zh) 印刷基板的安装结构以及使用该结构的半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant