CN103198785A - 像素电路 - Google Patents

Abstract

本发明公开了一种像素电路，其包括一开关晶体管、一驱动晶体管、以及一第一二极管。开关晶体管具有第一栅极端接收一扫描信号、第一电极端接收一数据信号、以及第二电极端。驱动晶体管，具有第一栅极端电连接至开关晶体管的第二电极端、第二栅极端、第一电极端电连接一第一电压源、以及第二电极端。驱动晶体管的第二栅极端通过第一二极管电连接一第二电压源。第二电压源提供的电压低于第一电压源提供的电压。本发明实施例的像素电路可减少临界电压的偏移量，藉此提高影像均匀度。

Description

像素电路

技术领域

本发明涉及一种像素电路，特别是有关于一种使用双栅极晶体管的像素电路，藉以提高影像均匀度。

背景技术

图1表示现有有机发光显示器的像素电路。参阅图1，像素电路1包括开关晶体管10、驱动晶体管11、电容器12、以及发光二极管13。开关晶体管10受控于一扫描信号SS10，且接收一数据信号DS10。当开关晶体管10根据扫描信号SS10而导通时，驱动晶体管11根据数据信号DS10而产生驱动电流I10，以驱动发光二极管13发光。驱动晶体管11的临界电压(threshold voltage，Vth)会随着操作时间而改变，这将导致显示器发生影像不均匀(mura)现象。

发明内容

本发明提供一种像素电路，其包括一开关晶体管、一驱动晶体管、以及一第一二极管。开关晶体管具有第一栅极端)接收一扫描信号、第一电极端接收一数据信号、以及第二电极端。驱动晶体管，具有第一栅极端电连接至开关晶体管的第二电极端、第二栅极端、第一电极端电连接一第一电压源、以及第二电极端。驱动晶体管的第二栅极端通过第一二极管电连接一第二电压源。第二电压源提供的电压低于第一电压源提供的电压。

在一些实施例中，开关晶体管更包括第二栅极端。开关晶体管的第二栅极端通过第一二极管电连接第二电压源。

在另一些实施例中，像素电路更包括一第二二极管，且开关晶体管更包括第二栅极端。开关晶体管的第二栅极端通过第二二极管电连接第二电压源。

本发明实施例的像素电路可减少临界电压的偏移量，以提高影像均匀度。

附图说明

图1表示现有有机发光显示器的像素电路；

图2表示根据本发明一实施例的像素电路；

图3表示单栅极晶体管的漏极电流与栅极电压的关系图；

图4表示双栅极晶体管的漏极电流与栅极电压的关系图；

图5表示图2中像素电路的结构截面图；

图6表示根据本发明另一实施例的像素电路；

图7A表示图6中像素电路的一实施例的结构截面图；

图7B表示图6中像素电路的另一实施例的结构截面图；

图8表示根据本发明又一实施例的像素电路；以及

图9表示图8中像素电路的一实施例的结构截面图。

附图标号：

图1：

1～像素电路；            10～开关晶体管；

11～驱动晶体管；         12～电容器；

13～发光二极管；         DS10～数据信号；

I10～驱动电流；          SS10～扫描信号。

图2：

2～像素电路；            20～开关晶体管；

21～驱动晶体管；         22～电容器；

23～二极管；             B20、B21～上栅极端；

D20、D21～漏极端；       DS20～数据信号；

G20、G21～下栅极端；     I20～驱动电流；

N20～节点；            S20、S21～源极端；

SS20～扫描信号；       VDD、VSS～电压源。

图3-图4：

30、31、40、41～曲线；

T0、T1～时间点；

图5：

500～基板；

501、505、506、508、509、511～导电层；

502、504、509～绝缘层；

503～主动层；            504～绝缘层；

507～保护层；            510～有机层；

图6：

6～像素电路；            60～开关晶体管；

61～驱动晶体管；         62～电容器；

63～发光二极管；         64～二极管；

B60、B61～上栅极端；     D60、D61～漏极端；

DS60～数据信号；         G60、G61～下栅极端；

I60～驱动电流；          N60～节点；

S60、S61～源极端；       SS60～扫描信号；

VDD、VSS～电压源。

图7A-图7B：

700～基板；

701、702、707...710、712、715～导电层；

703、706、713～绝缘层；

704、705～主动层；        711～保护层；

714～有机层；

716...721、722A、722B～开口；

图8：

8～像素电路；            80～开关晶体管；

81～驱动晶体管；         82～电容器；

83～发光二极管；         84、85～二极管；

B80、B81～上栅极端；     D80、D81～漏极端；

DS80～数据信号；         G80、G81～下栅极端；

I80～驱动电流；          N80～节点；

S80、S81～源极端；       SS80～扫描信号；

VDD、VSS～电压源；

图9：

922A、922B～开口。

具体实施方式

为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。

图2表示根据本发明一实施例的像素电路。参阅图2，像素电路2适用于有机发光显示面板，且包括开关晶体管20、驱动晶体管21、电容器22、以及二极管23。在此实施例中，开关晶体管20与驱动晶体管21都以一双栅极晶体管来实现。如图2所示，开关晶体管20具有上栅极端B20、下栅极端G20、以及两电极端D20与S20。在此实施例中，开关晶体管20的两电极端D20与S20分别是漏极端与源极端。驱动晶体管21具有上栅极端B21、下栅极端G21、以及两电极端D21与S21。在此实施例中，驱动晶体管21的两电极端D21与S21分别是漏极端与源极端。

开关晶体管20的下栅极端G20接收一扫描信号SS20，其漏极端D20接收一数据信号DS20，且其源极端S20电连接一节点N20。驱动晶体管21的下栅极端G21电连接节点N20，其漏极端D21电连接电压源VDD，以及其源极S21端电连接二极管23的阳极端。电容器22电连接于驱动晶体管21的下栅极端G21与源极端S21之间。在图2的实施例中，开关晶体管20的上栅极端B20以及开关晶体管21的上栅极端B21通过二极管23电连接电压源VSS。详细来说，二极管23的阳极端电连接开关晶体管20的上栅极端B20以及驱动晶体管21的上栅极端B21，而二极管23的阴极端电连接电压源VSS。在此实施例中，电压源VSS提供的电压低于电压源VDD提供的电压。

在图2的实施例中，开关晶体管20的源极端S20以及驱动晶体管21的下栅极端G21共同连接节点N20。在其他实施例中，依据数据信号DS22对驱动晶体管21的驱动路径，开关晶体管20的源极端S20与驱动晶体管21的下栅极端G21之间可配置至少一元件，例如电容器以及开关，使得开关晶体管20的源极端S20与驱动晶体管21的下栅极端G21彼此电连接。

在另一实施例中，驱动晶体管21以一双栅极晶体管来实施而开关晶体管20以单栅极晶体管来实施。在此例子中，仅有驱动晶体管21的上栅极端B21通过二极管23电连接电压源VSS。

参阅图2，当开关晶体管20根据扫描信号SS20而导通时，数据信号DS20传送至节点N20。驱动晶体管21根据节点N20上的电压来提供一驱动电流I20，以驱动二极管23发光。

图3表示单栅极晶体管的漏极电流与栅极电压的关系图。图4表示双栅极晶体管的漏极电流与栅极电压的关系图。参阅图3，曲线30表示单栅极晶体管在栅极-源极电压大于零(Vgs＞0)的情况下，在使用时间T0时漏极电流(Id)与栅极(Vg)电压的关系图；曲线31表示单栅极晶体管在栅极-源极电压大于零(Vgs＞0)的情况下，在使用时间T1时漏极电流与栅极电压的关系图，其中，使用时间T1晚于T0。根据图3可得知，随着使用时间增加，单栅极晶体管的临界电压正向偏移。参阅图4，曲线40表示双栅极晶体管在上栅极-源极电压小于或等于零(Vbs≤0)的情况下，在使用时间T0时漏极电流与下栅极电压的关系图；曲线41表示双栅极晶体管在上栅极-源极电压小于或等于零(Vbs≤0)的情况下，在使用时间T1时漏极电流与下栅极电压的关系图。根据图4可得知，随着使用时间增加，双栅极晶体管的临界电压正向偏移。根据图3-图4可得知，随着使用时间增加，双栅极晶体管的临界电压正向偏移量小于单栅极晶体管的临界电压正向偏移量。

根据图2的实施例，驱动晶体管21的上栅极端B21与源极端S21彼此电连接在一起。因此，驱动晶体管21的上栅极-源极电压(Vbs)等于零。此外，开关晶体管20的上栅极-源极电压(Vbs)小于零。根据双栅极晶体管的特性，在长时间使用像素电路2时，可减少临界电压的偏移量，藉此提高影像均匀度。

图5表示像素电路2中驱动晶体管21与发光二极管23的结构截面图。参阅图5，像素电路2包括基板500、导电层501、505-506、508-509、与511、绝缘层502、504、509、主动层503、绝缘层504、保护层507、以及有机层510。导电层501配置在基板500，且作为驱动晶体管21的下栅极端G21。绝缘层502配置在基板500上，且覆盖导电层501。主动层503配置在绝缘层502上，且位于导电层501上方。在此实施例中，主动层503可包括铟镓锌氧化物(InGaZnO4，IGZO)。绝缘层504配置在绝缘层502上，且覆盖主动层503。参阅图5，绝缘层504具有两个开口512与513，以暴露部分的主动层503。导电层505配置在绝缘层504上，且延伸入开口512以连接主动层503。导电层505作为驱动晶体管21的源极端S21。导电层506配置在绝缘层504上，且延伸入开口513以连接主动层503。导电层506作为驱动晶体管21的漏极端D21。

保护层507配置在绝缘层504上，且覆盖导电层505与506。保护层504具有开口514，以暴露导电层505。导电层508配置在保护层507上，且具有两部分508A与508B。导电层508的一部份508A延伸入开口514以连接导电层505。导电层508的另一部份508B位于主动层503上方并作为驱动晶体管21的上栅极端B21。绝缘层509配置在导电层508上，且具有开口515，以暴露导电层508的一部分508A。有机层510配置在绝缘层509上，且延伸入开口515以连接导电层508的一部份508A。在此实施例中，有机层510包括有机材料。导电层511配置在有机层510基层上。

参阅图5，导电层501、505、506、与508形成驱动晶体管21，而导电层508的一部分508A、有机层510、以及导电层511形成二极管23。

图6表示根据本发明另一实施例的像素电路。参阅图6，像素电路6适用于有机发光显示面板，且包括开关晶体管60、驱动晶体管61、电容器62、发光二极管63、以及二极管64。在此实施例中，开关晶体管60与驱动晶体管61都以一双栅极晶体管来实现。如图6所示，开关晶体管60具有上栅极端B60、下栅极端G60、以及两电极端D60与S60。在此实施例中，开关晶体管60的两电极端D60与S60分别是漏极端与源极端。驱动晶体管61具有上栅极端B61、下栅极端G61、以及两电极端D61与S61。在此实施例中，驱动晶体管61的两电极端D61与S61分别是漏极端与源极端。

开关晶体管60的下栅极端G60接收一扫描信号SS60，其漏极端D60接收一数据信号DS60，且其源极端S60电连接一节点N60。驱动晶体管61的下栅极端G61电连接节点N60，其漏极端D61电连接电压源VDD，以及其源极S61端电连接发光二极管63的阳极端。电容器62电连接于开关晶体管62的下栅极端G61与源极端S61之间。发光二极管63的阴极端在电连接电压源VSS。图6的实施例中，开关晶体管60的上栅极端B60以及驱动晶体管61的上栅极端B61通过二极管64电连接电压源VSS。详细来说，二极管64的阳极端电连接开关晶体管60的上栅极端B60以及驱动晶体管61的上栅极端B61，而二极管64的阴极端电连接电压源VSS。在此实施例中，电压源VSS提供的电压低于电压源VDD提供的电压。

在另一实施例中，驱动晶体管61以一双栅极晶体管来实施而开关晶体管60以单栅极晶体管来实施。在此例子中，仅有驱动晶体管61的上栅极端B61通过二极管64电连接电压源VSS。

参阅图6，当开关晶体管60根据扫描信号SS60而导通时，数据信号DS60传送至节点N60。驱动晶体管21根据节点N60上的电压来提供一驱动电流I60，以驱动发光二极管63发光。

根据图6的实施例，二极管64的阳极端电连接开关晶体管60的上栅极端B60以及驱动晶体管61的上栅极端B61。由于开关晶体管60的上栅极端B60与驱动晶体管61的上栅极端B61未额外施加电压源，二极管64与开关晶体管60以及驱动晶体管61并没有形成电流路径，因此，没有电流流经二极管64，且二极管64不会发光。二极管64的阳极端上的电压最终会接近或等于电压源VSS所提供的电压。藉此可得知，驱动晶体管61的上栅极-源极电压(Vbs)以及开关晶体管60的上栅极-源极电压(Vbs)会小于或等于零。根据图3-图4所示的双栅极晶体管的特性，在长时间使用像素电路6时，可减少临界电压的偏移量，藉此提高影像均匀度。

图7A表示像素电路6中，开关晶体管60、驱动晶体管61、发光二极管63、以及二极管64的结构截面图。参阅图7，像素电路6包括基板700、导电层701-702、707-710、712、与715、绝缘层703、706、与713、主动层704-705、保护层711、以及有机层714。导电层701配置在基板700上，且作为驱动晶体管61的栅极端G61。导电层702配置在基板700，且作为开关晶体管60的栅极端。G60。绝缘层703配置在基板700上，且覆盖导电层701与702。主动层704配置在绝缘层703上，且位于导电层701上方。主动层705配置在绝缘层703上，且位于导电层707上方。在此实施例中，主动层704与705可包括铟镓锌氧化物(InGaZnO4，IGZO)。绝缘层706配置在绝缘层703上，且覆盖主动层704与705。绝缘层706具有开口716与717以暴露部分的该主动层704，以及具有开口718与719以暴露部分的主动层705。

导电层707配置在绝缘层706上，且延伸入开口707以连接主动层704，其中，导电层707作为驱动晶体管61的源极端S61。导电层708配置在绝缘层706上，且延伸入开口717以连接主动层704，其中，导电层708作为驱动晶体管61的漏极端D61。导电层709配置在绝缘层706上，且延伸入开口718以连接主动层705，其中，导电层709作为开关晶体管60的源极端S60，且导电层701电性连接。导电层710配置在绝缘层706上，且延伸入开口719以连接主动层705，其中，导电层710作为开关晶体管60的漏极端D60。保护层711配置在绝缘层706上，且覆盖导电层708-710。保护层711具有开口720以暴露导电层707。导电层712配置在保护层711上，且具有四个部份712A、712B、712C、以及712D。导电层712的一部份712A分离其他部分712B-712D，即导电层712的一部份712A与其他部分712B-712D不相连。导电层712的一部份712A延伸入开口720以连接导电层707。导电层712的一部份712B位于主动层704上方并作为驱动晶体管61的上栅极端B61。导电层712的另一部份712D位于主动层705上方，并作为开关晶体管60的上栅极端B60。

绝缘层713配置在导电层712上，且具有一开口721以暴露导电层712的第一部分712A，以及具有一开口722A以暴露导电层712的一部分712C。导电层712的一部分712B位于两部份712A与712C之间。有机层714配置在绝缘层713上，且延伸入开口721以连接导电层712的一部份712A，以及延伸入开口722A以连接导电层712的一部份712C。在此实施例中，有机层714包括有机材料。导电层715配置在有机层714上。导电层712的一部分712C、有机层714、与导电层715形成二极管64，导电层712的一部分712A、有机层714、与导电层715形成发光二极管63。

在图7A中，绝缘层713的开口722A暴露导电层712的一部分712C。在其他实施例中，绝缘层713可具有一开口，其暴露导电层712的一部分712B或712D。举例来说，参阅图7B，绝缘层713具有一开口722B，其暴露导电层712的一部分712B。根据图7B结构，导电层712的一部分712B、有机层714、与导电层715形成二极管64。

图8表示根据本发明另一实施例的像素电路。参阅图8，像素电路8适用于有机发光显示面板，且包括开关晶体管80、驱动晶体管81、电容器82、发光二极管83、以及二极管84与85。在此实施例中，开关晶体管80与驱动晶体管81都以一双栅极晶体管来实现。如图8所示，开关晶体管80具有上栅极端B80、下栅极端G80、以及两电极端D80与S80。在此实施例中，开关晶体管80的两电极端D80与S80分别是漏极端与源极端。驱动晶体管81具有上栅极端B81、下栅极端G81、以及两电极端D81与S81。在此实施例中，驱动晶体管81的两电极端D81与S81分别是漏极端与源极端。

开关晶体管80的下栅极端G80接收一扫描信号SS80，其漏极端D80接收一数据信号DS80，且其源极端S80电连接一节点N80。驱动晶体管81的下栅极端G81电连接节点N80，其漏极端D81电连接电压源VDD，以及其源极S81端电连接发光二极管83的阳极端。电容器82电连接于开关晶体管82的下栅极端G81与源极端S81之间。发光二极管83的阴极端在电连接电压源VSS。图8的实施例中，开关晶体管80的上栅极端B80通过二极管85电连接电压源VSS，而驱动晶体管81的上栅极端B81通过二极管84电连接电压源VSS。详细来说，二极管85的阳极端电连接开关晶体管80的上栅极端B80，而二极管85的阴极端电连接电压源VSS；二极管84的阳极端驱动晶体管81的上栅极端B81，而二极管84的阴极端电连接电压源VSS。在此实施例中，电压源VSS提供的电压低于电压源VDD提供的电压。

在另一实施例中，驱动晶体管81以一双栅极晶体管来实施而开关晶体管80以单栅极晶体管来实施。在此例子中，仅有驱动晶体管81的上栅极端B81通过二极管84电连接电压源VSS。

参阅图8，当开关晶体管80根据扫描信号SS80而导通时，数据信号DS80传送至节点N80。驱动晶体管21根据节点N80上的电压来提供一驱动电流I80，以驱动发光二极管83发光。

根据图8的实施例，二极管85的阳极端电连接开关晶体管80的上栅极端B80，且二极管84的阳极端电连接驱动晶体管81的上栅极端B81。由于开关晶体管80的上栅极端B80与驱动晶体管81的上栅极端B81未施加电压，因此，没有电流流经二极管85与84，且二极管85与84不会发光。二极管85的阳极端上的电压最终等于电压源VSS所提供的电压，且二极管84的阳极端上的电压最终等于电压源VSS所提供的电压。藉此可得知，驱动晶体管81的上栅极-源极电压(Vbs)等于零，且开关晶体管80的上栅极-源极电压(Vbs)也等于零。根据图3-图4所示的双栅极晶体管的特性，在长时间使用像素电路8时，可减少临界电压的偏移量，藉此提高影像均匀度。

图9表示像素电路8中，开关晶体管80、驱动晶体管81、发光二极管83、以及二极管84与85的结构截面图。参阅图9，像素电路8的结构与像素电路6的结构大致相同，其相异之处在于为了形成二极管84与85，绝缘层713具有两个开口922A与922B，取代了图7的开口722A。开口922A与922B分别暴露导电层712的两部分712B与712D。根据图9结构，导电层712的一部分712B、有机层714、与导电层715形成二极管74；导电层712的一部分712D、有机层714、与导电层715形成二极管85。此外，在图9中，由于二极管84与85的形成，导电层712的两部分712B与712D彼此分离(彼此不相连)。

本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。

Claims (16)

1.一种像素电路，其特征在于，包括：

一开关晶体管，具有第一栅极端接收一扫描信号、第一电极端接收一数据信号、以及第二电极端；

一驱动晶体管，具有第一栅极端电连接至所述开关晶体管的第二电极端、第二栅极端、第一电极端电连接一第一电压源、以及第二电极端；以及

一第一二极管，其中，所述驱动晶体管的第二栅极端通过所述第一二极管电连接一第二电压源，且所述第二电压源提供的电压低于所述第一电压源提供的电压。

2.如权利要求1所述的像素电路，其特征在于，所述第一二极管的阳极端电连接所述驱动晶体管的第二栅极端以及第二电极端，所述第一二极管的阴极端电连接所述第二电压源。

3.如权利要求2所述的像素电路，其特征在于，所述第一二极管为一发光二极管，且所述驱动晶体管提供一驱动电流，以驱动所述第一二极管发光。

4.如权利要求3所述的像素电路，其特征在于，所述开关晶体管更包括第二栅极端，且所述开关晶体管的第二栅极端电连接所述第一二极管的阳极端。

5.如权利要求1所述的像素电路，其特征在于，所述第一二极管的阳极端电连接所述驱动晶体管的第二栅极端，所述第一二极管的阴极端电连接所述第二电压源。

6.如权利要求5所述的像素电路，其特征在于，更包括一发光二极管，电连接于所述驱动晶体管的第二电极端与所述第二电压源之间。

7.如权利要求6所述的像素电路，其特征在于，所述驱动晶体管提供一驱动电流，以驱动所述发光二极管发光。

8.如权利要求6所述的像素电路，其特征在于，所述开关晶体管更包括第二栅极端，且所述开关晶体管的第二栅极端电连接所述第一二极管的阳极端。

9.如权利要求6所述的像素电路，其特征在于，更包括一第二二极管，其中，所述开关晶体管更包括第二栅极端，所述第二二极管的阳极端电连接所述开关晶体管的第二栅极端，且所述第二二极管的阴极端电连接所述且所述开关晶体管的第二栅极端电连接所述第二电压源。

10.如权利要求1所述的像素电路，其特征在于，所述开关晶体管更包括第二栅极端，且所述开关晶体管的第二栅极端通过所述第一二极管电连接所述第二电压源。

11.如权利要求1所述的像素电路，其特征在于，更包括一第二二极管，其中，所述开关晶体管更包括第二栅极端，且所述开关晶体管的第二栅极端通过所述第二二极管电连接所述第二电压源。

12.如权利要求1所述的像素电路，其特征在于，更包括：

一基板，所述驱动晶体管，配置在所述基板上；

一保护层，配置在所述基板上，且覆盖所述驱动晶体管，其中，所述保护层具有一第一开口以暴露所述驱动晶体管的第二电极端；

一第一导电层，配置在所述保护层上，且具有第一部份以及第二部分，其中，所述第一导电层的第一部份延伸入所述第一开口以连接所述驱动晶体管的第二电极端，且所述第一导电层的第二部份位于所述驱动晶体管上方并作为所述驱动晶体管的第二栅极端；

一绝缘层，配置在所述第一导电层上，且具有一第二开口，以暴露所述第一导电层的第一部分；

一有机层，配置在所述第三绝缘层上，且延伸入所述第二开口以连接所述第一导电层的第一部份；以及

一第二导电层，配置在所述有机层上，其中，所述第二导电层、所述有机层、以及所述第一导电层的第一部分形成所述第一二极管。

13.如权利要求1所述的像素电路，其特征在于，更包括：

一基板，所述开关晶体管以及所述驱动晶体管，配置在所述基板上；

一保护层，配置在所述基板上，且覆盖所述开关晶体管以及所述驱动晶体管，其中，所述保护层具有一第一开口，以暴露所述驱动晶体管的第二电极端；

一第一导电层，配置在所述保护层上，且具有第一部份以及第二部分，其中，所述第一导电层的第一部份延伸入所述第一开口以连接所述驱动晶体管的第二电极端，所述第一导电层的第二部份覆盖于所述驱动晶体管上方并作为所述驱动晶体管的第二栅极端，其中，第一导电层的第一部分与第二部分不相连；

一绝缘层，配置在所述第一导电层上，且具有一第二开口以暴露所述第一导电层的第一部分，以及具有一第三开口以暴露所述第一导电层的第二部分；

一有机层，配置在所述绝缘层上，且延伸入所述第二开口以连接所述第一导电层的第一部份，以及延伸入所述第三开口以连接所述第一导电层的第二部份；以及

一第二导电层，配置在所述有机层上，其中，所述第二导电层、所述有机层、以及所述第一导电层的第二部分形成所述第一二极管。

14.如权利要求13所述的像素电路，其特征在于，更包括一发光二极管，电连接于所述驱动晶体管的第二电极端与所述第二电压源之间，其中，所述第二导电层、所述有机层、以及所述第一导电层的第一部分形成所述发光二极管。

15.如权利要求13所述的像素电路，其特征在于，所述开关晶体管更包括一第二栅极端，且所述开关晶体管的第二栅极端通过所述第一二极管电连接所述第二电压源；以及

其中，所述第一导电层的第二部份作为所述开关晶体管的第二栅极端。

16.如权利要求13所述的像素电路，其特征在于，所述第一导电层，更具有第三部份覆盖于所述驱动晶体管上方并作为所述驱动晶体管的第二栅极端，且所述第一导电层的第三部分与第二部分不相连；以及

其中，所述绝缘层具有一第四开口以暴露所述第一导电层的第三部分，且所述第二导电层、所述有机层、以及所述第一导电层的第三部分形成所述第二二极管。

Images