CN106206317B - 一种薄膜晶体管及其制作方法、以及阵列基板 - Google Patents
一种薄膜晶体管及其制作方法、以及阵列基板 Download PDFInfo
- Publication number
- CN106206317B CN106206317B CN201610623731.0A CN201610623731A CN106206317B CN 106206317 B CN106206317 B CN 106206317B CN 201610623731 A CN201610623731 A CN 201610623731A CN 106206317 B CN106206317 B CN 106206317B
- Authority
- CN
- China
- Prior art keywords
- grid
- film transistor
- thin film
- tft
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 130
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000000463 material Substances 0.000 claims description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- 239000004411 aluminium Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 14
- 239000010408 film Substances 0.000 description 10
- 238000009413 insulation Methods 0.000 description 8
- 229920001621 AMOLED Polymers 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种薄膜晶体管及其制作方法、及阵列基板，其中所述制作方法包括在基板上依次形成第一栅极和第二栅极、第一绝缘层、半导体层、第二绝缘层和第三栅极、第三绝缘层以及源极和漏极，从而制作出薄膜晶体管，其中该薄膜晶体管包括由第一栅极与其上方的源极和漏极构成的单栅子薄膜晶体管和由第二栅极与其上方的源极、漏极和第三栅极构成的双栅子薄膜晶体管。本发明的制作方法可以同时制作含有单栅和双栅两种类型的薄膜晶体管，且具有制作工艺成熟稳定、制作过程简单、成本低等优点。
Description
技术领域
本发明涉及显示器技术领域，特别是涉及一种薄膜晶体管、及其制作方法、以及应用该薄膜晶体管的阵列基板。
背景技术
有机发光二极管显示器，简称OLED显示器，由于其具备自发光、不需要背光源、对比度高和视角宽等优点而倍受关注。有源矩阵有机发光二极管显示器(Active-matrixorganic light emitting diode,简称AMOLED)是有机发光二极管显示器中的一种，有源矩阵有机发光二极管显示器一般包括基板、薄膜晶体管和有机发光二极管本体，每个像素包括至少一个开关薄膜晶体管和至少一个驱动薄膜晶体管，其中，开关薄膜晶体管用于控制数据信号的进入，驱动薄膜晶体管用于控制通过有机发光二极管的电流，通过有机发光二极管的电流不同，其发光亮度就不同。
然而，在现有的制作开关薄膜晶体管和驱动薄膜晶体管的方法中，往往制作的开关薄膜晶体管和驱动薄膜晶体管为同一种类型，例如均为单栅类型，但是现有方法制作出的驱动薄膜晶体管在受到电压、光照等应力作用时，会使得其电压阈值发生较大的偏移，导致流过有机发光二极管的电流与预期的电流不同，进而使得显示器的亮度达不到要求，严重影响显示效果。
发明内容
本发明的目的在于提供一种薄膜晶体管及其制作方法和应用该薄膜晶体管的阵列基板，以解决上述技术问题。
本发明实施例提供一种薄膜晶体管的制作方法，其包括：
在基板上形成第一栅极、第二栅极和第一绝缘层，其中所述第一栅极与第二栅极绝缘隔开，所述第一绝缘层覆盖整个所述第一栅极和部分第二栅极；
在所述第一绝缘层上形成半导体层，并在所述第二栅极上方的半导体层上形成第二绝缘层和第三栅极，其中，所述第三栅极置于所述第二绝缘层上；
在所述半导体层上形成第三绝缘层，其中，所述第三绝缘层覆盖部分所述第一栅极上方的半导体层，使所述第一栅极上方的半导体层部分暴露；所述第三绝缘层覆盖所述第二绝缘层和第三栅极，在所述第二绝缘层和第三栅极两侧的所述第三绝缘层上设有两个开口，使对应所述两个开口的半导体层暴露；
在所述暴露的半导体层上形成漏极和源极，其中，所述第一栅极上方的源极或漏极与所述第二栅极连接。
在本发明所述的薄膜晶体管的制作方法中，在所述薄膜晶体管上形成第四绝缘层，所述第四绝缘层平坦化所述薄膜晶体管。
在本发明所述的薄膜晶体管的制作方法中，在所述第二栅极中，未被所述第一绝缘层覆盖的第二栅极靠近所述第一栅极。
在本发明所述的薄膜晶体管的制作方法中，所述第二绝缘层覆盖部分所述第二栅极上方的半导体层。
在本发明所述的薄膜晶体管的制作方法中，所述在基板上形成第一栅极、第二栅极具体包括：采用气相沉积法和刻蚀工艺在基板上形成第一栅极和第二栅极。
在本发明所述的薄膜晶体管的制作方法中，所述第一栅极、第二栅极的材质包括铝、钼、铜和/或银。
本发明还提供一种薄膜晶体管，其包括：
一基板；
第一栅极和第二栅极，设置在所述基板上，且所述第一栅极与第二栅极绝缘隔开；
第一绝缘层，设置在所述基板上，用于覆盖整个所述第一栅极和部分第二栅极；
半导体层，设置在所述第一绝缘层上；
第二绝缘层，设置在所述第二栅极上方的半导体层上；
第三栅极，设置在第二绝缘层上；
第三绝缘层，设置在所述半导体层上，且覆盖部分所述第一栅极上方的半导体层，使所述第一栅极上方的半导体层部分暴露；所述第三绝缘层覆盖所述第二绝缘层和第三栅极，在所述第二绝缘层和第三栅极两侧的所述第三绝缘层上设有两个开口，使对应所述两个开口的半导体层暴露；
漏极和源极，设置在所述暴露的半导体层上，且所述第一栅极上方的源极或漏极与所述第二栅极连接；
其中，所述第一栅极与其上方的源极和漏极形成一单栅子薄膜晶体管，所述第二栅极以及其上方的源极和漏极、第三栅极形成一双栅子薄膜晶体管。
在本发明所述的薄膜晶体管中，所述薄膜晶体管还包括第四绝缘层，所述第四绝缘层置于所述薄膜晶体管上，用于平坦化所述薄膜晶体管。
在本发明所述的薄膜晶体管中，所述第一栅极、第二栅极的材质包括铝、钼、铜和/或银。
本发明又提供一种阵列基板，其包括上述任意一种薄膜晶体管。
相较于现有的薄膜晶体管制作方法，本发明提供的薄膜晶体管制作方法通过在基板上依次形成第一栅极和第二栅极、第一绝缘层、半导体层、第二绝缘层和第三栅极、第三绝缘层以及源极和漏极，从而制作出薄膜晶体管，其中该薄膜晶体管包括由第一栅极与其上方的源极和漏极构成的单栅子薄膜晶体管和由第二栅极与其上方的源极、漏极和第三栅极构成的双栅子薄膜晶体管。该制作方法可以同时制作含有单栅和双栅两种类型的薄膜晶体
管，且具有制作工艺成熟稳定、制作过程简单、成本低等优点。
本发明提供的薄膜晶体管和应用该薄膜晶体管的阵列基板，由于该薄膜晶体管采用本发明提供的制作方法制作，当该薄膜晶体管应用于有源矩阵有机发光二极管显示器中时，可有效地调节驱动薄膜晶体管的电压偏移量，避免因电压偏移量较大而引起显示器的亮度与预期值不同等问题，有效改善显示器的显示效果。
附图说明
图1为本发明优选实施例中薄膜晶体管的制作方法的流程图；
图2为本优选实施例中制作完第一栅极和第二栅极后的结构示意图；
图3为本优选实施例中制作完第一绝缘层后的结构示意图；
图4为本优选实施例中制作完半导体层后的结构示意图；
图5为本优选实施例中制作完第二绝缘层和第三栅极后的结构示意图；
图6为本优选实施例中制作完第三绝缘层后的结构示意图；
图7为本优选实施例中制作完源极与漏极后的结构示意图；
图8为本优选实施例中制作完第四绝缘层后的结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
在图中，结构相似的单元是以相同标号表示。
请参照图1，图1为本发明优选实施例中薄膜晶体管的制作方法的流程图。本优选实施例中的薄膜晶体管的制作方法包括：
步骤S101：在基板上形成第一栅极、第二栅极和第一绝缘层，其中所述第一栅极与第二栅极绝缘隔开，所述第一绝缘层覆盖整个所述第一栅极和部分第二栅极；
步骤S102：在所述第一绝缘层上形成半导体层，并在所述第二栅极上方的半导体层上形成第二绝缘层和第三栅极，其中，所述第三栅极置于所述第二绝缘层上；
步骤S103：在所述半导体层上形成第三绝缘层，其中，所述第三绝缘层覆盖部分所述第一栅极上方的半导体层，使所述第一栅极上方的半导体层部分暴露；所述第三绝缘层覆盖所述第二绝缘层和第三栅极，在所述第二绝缘层和第三栅极两侧的所述第三绝缘层上设有两个开口，使对应所述两个开口的半导体层暴露；
步骤S104：在所述暴露的半导体层上形成漏极和源极，其中，所述第一栅极上方的源极或漏极与所述第二栅极连接。
下面将结合图1至图8详细地说明本优选实施例中薄膜晶体管的制作方法。
在步骤S101中，请参见图2，图2为本优选实施例中制作完第一栅极和第二栅极后的结构示意图。在基板10上通过气相沉积法形成一金属层，再通过刻蚀工艺形成如图2所示的第一栅极21和第二栅极22，其中第一栅极21和第二栅极22绝缘隔开。
在本优选实施例中，基板10采用玻璃基板，当然也可以采用石英基板，在此不做具体限制。第一栅极21和第二栅极22的材质包括钼、铝、铜和/或银，在此不做具体限制。另外，第一栅极21和第二栅极22的材质也可以不同，当第一栅极21和第二栅极22的材质不同时，第一栅极21和第二栅极22可以分开形成于基板10上。
在制作完第一栅极21和第二栅极22后，在基板10上继续形成第一绝缘层，如图3所示，图3为本优选实施例中制作完第一绝缘层后的结构示意图。第一绝缘层30沉积在基板10上，且第一绝缘层30覆盖整个第一栅极21，以及覆盖部分第二栅极22，其中，未被第一绝缘层30覆盖的第二栅极部分靠近第一栅极21。在图3中虚线框内为第二栅极22中未被第一绝缘层30覆盖的部分。需要说明的是，第一绝缘层30的材质包括氮化硅、非晶氧化硅中的至少一种，在此不对第一绝缘层30的材质进行限定。
在步骤S102中，在第一绝缘层30上形成半导体层40，如图4所示，图4为本优选实施例中制作完半导体层后的结构示意图。半导体层40沉积在第一栅极21和第二栅极22上方所对应的第一绝缘层30上。由于第一栅极21和第二栅极22是绝缘分隔，因此位于第一栅极21上方的半导体层40与位于第二栅极22上方的半导体层40也是分隔的。
在第二栅极22上方的半导体层40上形成第二绝缘层和第三栅极，请见图5，图5为本优选实施例中制作完第二绝缘层和第三栅极后的结构示意图。在第二栅极22上方的半导体层40上依次沉积第二绝缘层材料和第三栅极材料，通过光罩工艺同时形成第二绝缘层50和第三栅极60，且第二绝缘层50覆盖部分第二栅极22上方的半导体层40。当然，在其他实施例中，第二绝缘层50与第三栅极60也可以分开形成，即先形成第二绝缘层50，再在第二绝缘层50上形成第三栅极60，在此不做具体限制。
在步骤S103中，在半导体层40上形成第三绝缘层，请参加图6，图6为本优选实施例中制作完第三绝缘层后的结构示意图。在本优选实施例中，第三绝缘层70覆盖部分第一栅极21上方的半导体层40，使第一栅极21上方的半导体层40部分暴露；位于第二栅极22上方的第三绝缘层70覆盖第二绝缘层50和第三栅极60，且在第二绝缘层50和第三栅极60两侧的第三绝缘层70上设有两个开口71，使对应两个开口71的半导体层40暴露。
在本优选实施例中，两个开口71分别用于形成源极和漏极，以便于位于第二栅极上方的源极和漏极可以与半导体层40相接触。两个开口71的具体形状在此不做限定。
在步骤S104中，在暴露的半导体层40上形成漏极和源极，如图7所示，图7为本优选实施例中制作完源极与漏极后的结构示意图。在制作完源极80和漏极90后，整个薄膜晶体管的主要部件制作完成，即图7中的结构为采用本优选实施例中的制作方法制作出来的薄膜晶体管。需要说明的是，源极80和漏极90的位置不限于图7中所示的位置，源极80和漏极90的位置也可以互换，此时位于第一栅极上方的漏极90与第二栅极22连接。可以理解的是，在其他实施例中，当源极80与漏极90的位置互换时，与第二栅极22连接的为第一栅极21上方的源极。
为了使得制备出的薄膜晶体管表面平整，且防止在使用薄膜晶体管的过程中对源极、漏极等部件的损坏，需要在薄膜晶体管上制备一层第四绝缘层，如图8所示，图8为本优选实施例中制作完第四绝缘层后的结构示意图。第四绝缘层100覆盖在整个薄膜晶体管上，用于平坦化薄膜晶体管的表面，同时也起到钝化保护的作用，防止薄膜晶体管内源极、漏极等部件受损。
通过本优选实施例中的薄膜晶体管制作方法制作出的薄膜晶体管，第一栅极21与其上方的源极80和漏极90构成单栅子薄膜晶体管，第二栅极22与其上方的源极80、漏极90和第三栅极构成双栅子薄膜晶体管。当该薄膜晶体管应用于有源矩阵有机发光二极管显示器中时，单栅子薄膜晶体管可充当用于控制数据信号进入的开关薄膜晶体管，而双栅子薄膜晶体管可充当用于控制通过有机发光二极管电流的驱动薄膜晶体管。这样在实现开关薄膜晶体管和驱动薄膜晶体管的功能的同时，由于双栅子薄膜晶体管具有在两个栅极施加不同电压时可减少整个双栅子薄膜晶体管的电压偏移量的特性，因此可以有效地减小驱动薄膜晶体管的电压偏移量，使得有源矩阵有机发光二极管显示器的亮度可以达到预期值。
需要说明的是，本优选实施例中的制作方法制备的薄膜晶体管包括两个子薄膜晶体管，在其他实施例中，该制作方法也可以制作出包括多个子薄膜晶体管的薄膜晶体管，根据需要制备的薄膜晶体管的特性进行相应步骤的调整即可。
本优选实施例中薄膜晶体管的制备方法，通过在基板上依次形成第一栅极和第二栅极、第一绝缘层、半导体层、第二绝缘层和第三栅极、第三绝缘层以及源极和漏极，从而制备出一薄膜晶体管，其中该薄膜晶体管包括由第一栅极与其上方的源极和漏极构成的单栅子薄膜晶体管和由第二栅极与其上方的源极、漏极和第三栅极构成的双栅子薄膜晶体管。该制作方法可以同时制作含有单栅和双栅两种类型的薄膜晶体管，且具有制作工艺成熟稳定、制作过程简单、成本低等优点。
本优选实施例提供一种薄膜晶体管，该薄膜晶体管采用本发明提供的薄膜晶体管制作方法制作，制作完成的薄膜晶体管的具体结构请参见图7。
本优选实施例中的薄膜晶体管包括：基板10、第一栅极21、第二栅极22、第一绝缘层30、半导体层40、第二绝缘层50、第三栅极60、第三绝缘层70、源极80和漏极90。
第一栅极21和第二栅极22设置在基板10上，且第一栅极21与第二栅极22绝缘隔开。在本优选实施例中，基板10采用玻璃基板，当然也可以采用石英基板，在此不做具体限制。第一栅极21和第二栅极22的材质包括钼、铝、铜和/或银，另外，第一栅极21和第二栅极22的材质也可以不同，在此不做具体限制。
第一绝缘层30设置在基板10上，用于覆盖整个第一栅极21和部分第二栅极22。其中，未被第一绝缘层30覆盖的第二栅极部分靠近第一栅极21。第一绝缘层30的材质包括氮化硅、非晶氧化硅中的至少一种，在此不对第一绝缘层30的材质进行限定。
半导体层40设置在第一绝缘层30上。由于第一栅极21和第二栅极22是绝缘分隔，因此位于第一栅极21上方的半导体层40与位于第二栅极22上方的半导体层40也是分隔的。
第二绝缘层50设置在第二栅极22上方的半导体层40上，且第二绝缘层50覆盖部分第二栅极22上方的半导体层40。第三栅极60设置在第二绝缘层50上。
第三绝缘层70设置在半导体层40上，且覆盖部分第一栅极21上方的半导体层40，使第一栅极21上方的半导体层40部分暴露。同时，第三绝缘层70覆盖第二绝缘层50和第三栅极60，在第二绝缘层50和第三栅极60两侧的第三绝缘层70上设有两个开口71，如图7中虚线圆圈所示的开口，两个开口71使与其对应的半导体层40暴露，便于源极80和漏极90通过开口71与半导体层40接触。
源极80和漏极90设置在暴露的半导体层40上，且第一栅极21上方的漏极90与第二栅极22连接。需要说明的是，源极80和漏极90的位置不限于图7中所示的位置，源极80和漏极90的位置也可以互换。可以理解的是，在其他实施例中，当源极80与漏极90的位置互换时，与第二栅极22连接的为第一栅极21上方的源极。
为了使得制备出的薄膜晶体管表面平整，且防止在使用薄膜晶体管的过程中对源极、漏极等部件的损坏，需要在薄膜晶体管上设置第四绝缘层，设置第四绝缘层后的结构示意图如图8所示。第四绝缘层100覆盖在整个薄膜晶体管上，用于平坦化薄膜晶体管的表面，同时也起到钝化保护的作用，防止薄膜晶体管内源极、漏极等部件受损。
在本优选实施例中，第一栅极21与其上方的源极80和漏极90形成一单栅子薄膜晶体管，第二栅极22以及其上方的源极80和漏极90、第三栅极60形成一双栅子薄膜晶体管，即本优选实施例中的薄膜晶体管包括一单栅子薄膜晶体管和一双栅子薄膜晶体管。
当该薄膜晶体管应用于有源矩阵有机发光二极管显示器中时，单栅子薄膜晶体管可充当用于控制数据信号进入的开关薄膜晶体管，而双栅子薄膜晶体管可充当用于控制通过有机发光二极管电流的驱动薄膜晶体管。由于双栅子薄膜晶体管在两个栅极施加不同电压时可有效地减少整个驱动薄膜晶体管的电压偏移量，因此可以使得有源矩阵有机发光二极管显示器的亮度达到预期值。
本优选实施例中的薄膜晶体管，由于其采用本发明提供的薄膜晶体管制作方法制作而成，因此该薄膜晶体管包括一单栅子薄膜晶体管和双栅子薄膜晶体管，且单栅子薄膜晶体管的源极或漏极与双栅子薄膜晶体管的一个栅极相连，使得该薄膜晶体管应用在有源矩阵有机发光二极管显示器中时，可有效地调节驱动薄膜晶体管的电压偏移量，避免因电压偏移量较大而引起显示器的亮度与预期值不同等问题，有效改善显示器的显示效果。
本优选实施例提供一种阵列基板，该阵列基板包括多个薄膜晶体管，其中，该薄膜晶体管采用本发明提供的薄膜晶体管，即其包括一单栅子薄膜晶体管和一双栅子薄膜晶体管。单栅子薄膜晶体管充当开关薄膜晶体管，用于控制数据信号进入，而双栅子薄膜晶体管充当驱动薄膜晶体管，用于控制通过有机发光二极管的电流大小。
由于驱动薄膜晶体管采用双栅结构，通过在双栅子薄膜晶体管的两个栅极上施加不同电压，来减少整个驱动薄膜晶体管的电压偏移量，从而避免因驱动薄膜晶体管在受到电压、光照等应力作用时产生较大电压阈值偏移量的问题，有效改善显示器的显示效果。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (6)
1.一种薄膜晶体管的制作方法，其特征在于，包括：
在基板上形成第一栅极、第二栅极和第一绝缘层，其中所述第一栅极与第二栅极绝缘隔开，所述第一绝缘层覆盖整个所述第一栅极和部分第二栅极；
在所述第一绝缘层上形成半导体层，并在所述第二栅极上方的半导体层上形成第二绝缘层和第三栅极，其中，所述第三栅极置于所述第二绝缘层上；
在所述半导体层上形成第三绝缘层，其中，所述第三绝缘层覆盖部分所述第一栅极上方的半导体层，使所述第一栅极上方的半导体层部分暴露；所述第三绝缘层覆盖所述第二绝缘层和第三栅极，在所述第二绝缘层和第三栅极两侧的所述第三绝缘层上设有两个开口，使对应所述两个开口的半导体层暴露；
在所述暴露的半导体层上形成漏极和源极，其中，所述第一栅极上方的源极或漏极与所述第二栅极连接。
2.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，在所述薄膜晶体管上形成第四绝缘层，所述第四绝缘层平坦化所述薄膜晶体管。
3.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，在所述第二栅极中，未被所述第一绝缘层覆盖的第二栅极靠近所述第一栅极。
4.根据权利要求3所述的薄膜晶体管的制作方法，其特征在于，所述第二绝缘层覆盖部分所述第二栅极上方的半导体层。
5.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述在基板上形成第一栅极、第二栅极具体包括：采用气相沉积法和刻蚀工艺在基板上形成第一栅极和第二栅极。
6.根据权利要求1所述的薄膜晶体管的制作方法，其特征在于，所述第一栅极、第二栅极的材质包括铝、钼、铜和/或银。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610623731.0A CN106206317B (zh) | 2016-08-02 | 2016-08-02 | 一种薄膜晶体管及其制作方法、以及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610623731.0A CN106206317B (zh) | 2016-08-02 | 2016-08-02 | 一种薄膜晶体管及其制作方法、以及阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106206317A CN106206317A (zh) | 2016-12-07 |
| CN106206317B true CN106206317B (zh) | 2019-03-01 |
Family
ID=57497971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610623731.0A Active CN106206317B (zh) | 2016-08-02 | 2016-08-02 | 一种薄膜晶体管及其制作方法、以及阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106206317B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103198785A (zh) * | 2012-01-04 | 2013-07-10 | 群康科技(深圳)有限公司 | 像素电路 |
| CN104157678A (zh) * | 2014-09-02 | 2014-11-19 | 深圳市华星光电技术有限公司 | 具有高开口率的像素结构及电路 |
| CN104867961A (zh) * | 2015-04-24 | 2015-08-26 | 京东方科技集团股份有限公司 | 阵列基板、其制造方法及显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102156781B1 (ko) * | 2014-06-10 | 2020-09-17 | 엘지디스플레이 주식회사 | 유기전계발광표시장치 |
| US9934723B2 (en) * | 2014-06-25 | 2018-04-03 | Lg Display Co., Ltd. | Thin film transistor substrate, display panel including the same, and method of manufacturing the same |
-
2016
- 2016-08-02 CN CN201610623731.0A patent/CN106206317B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103198785A (zh) * | 2012-01-04 | 2013-07-10 | 群康科技(深圳)有限公司 | 像素电路 |
| CN104157678A (zh) * | 2014-09-02 | 2014-11-19 | 深圳市华星光电技术有限公司 | 具有高开口率的像素结构及电路 |
| CN104867961A (zh) * | 2015-04-24 | 2015-08-26 | 京东方科技集团股份有限公司 | 阵列基板、其制造方法及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106206317A (zh) | 2016-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019223682A1 (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US9917117B2 (en) | Display device and method of fabricating the same | |
| KR102302802B1 (ko) | 박막 트랜지스터 기판을 포함하는 표시장치 | |
| US20150048333A1 (en) | Organic light emitting diode display and method for preparing the same | |
| WO2015085703A1 (zh) | Oled阵列基板及其制备方法、显示面板及显示装置 | |
| US20150214373A1 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| WO2016176881A1 (zh) | 双栅极tft基板的制作方法及其结构 | |
| CN104810382A (zh) | Amoled背板的制作方法及其结构 | |
| CN103489894A (zh) | 有源矩阵有机电致发光显示器件、显示装置及其制作方法 | |
| CN108376688A (zh) | 一种感光组件及其制备方法、阵列基板、显示装置 | |
| US9620609B2 (en) | Thin film transistor display panel and method of manufacturing the same | |
| CN104681629A (zh) | 薄膜晶体管、阵列基板及其各自的制备方法、显示装置 | |
| CN110047886A (zh) | 一种有机发光二极管显示器及其制作方法 | |
| CN104952879B (zh) | 采用coa技术的双栅极tft基板结构 | |
| US10784287B2 (en) | TFT substrate and manufacturing method thereof | |
| WO2015149465A1 (zh) | 一种woled背板及其制作方法 | |
| WO2021051494A1 (zh) | 一种彩膜基板、显示面板及其制备方法 | |
| JP2023501023A (ja) | 表示基板及びその製造方法、表示装置 | |
| CN103489923A (zh) | 薄膜晶体管及其制作方法、修复方法和阵列基板 | |
| JP2017535961A (ja) | 薄膜トランジスタ基板の製造方法及び製造装置 | |
| CN106206317B (zh) | 一种薄膜晶体管及其制作方法、以及阵列基板 | |
| CN208028063U (zh) | 一种感光组件、阵列基板、显示装置 | |
| CN108922892B (zh) | 阵列基板及其制作方法、显示面板 | |
| CN109887968A (zh) | 一种显示面板及其制作方法 | |
| CN211879392U (zh) | 氧化物薄膜晶体管、oled显示面板及oled显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |