CN103187422B - 双栅极像素结构阵列面板结构及液晶显示面板 - Google Patents

双栅极像素结构阵列面板结构及液晶显示面板 Download PDF

Info

Publication number
CN103187422B
CN103187422B CN201110457181.7A CN201110457181A CN103187422B CN 103187422 B CN103187422 B CN 103187422B CN 201110457181 A CN201110457181 A CN 201110457181A CN 103187422 B CN103187422 B CN 103187422B
Authority
CN
China
Prior art keywords
pixel
scan line
adjacent
bread board
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110457181.7A
Other languages
English (en)
Other versions
CN103187422A (zh
Inventor
夏志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai AVIC Optoelectronics Co Ltd filed Critical Shanghai AVIC Optoelectronics Co Ltd
Priority to CN201110457181.7A priority Critical patent/CN103187422B/zh
Publication of CN103187422A publication Critical patent/CN103187422A/zh
Application granted granted Critical
Publication of CN103187422B publication Critical patent/CN103187422B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了一种双栅极像素结构的阵列面板及液晶显示面板。通过按行配置扫描线，按列配置数据线，并经由扫描线和数据线交叉划分像素，每个像素对应链接一个薄膜晶体管；并按照上述划分后使横向相邻的两个像素为一组链接同一条数据线；纵向相邻的两个像素之间存在两条折线布局的扫描线，使相邻的所述像素之间的透射区平行对齐。在减少TFT占用空间面积，提升开口率的同时，还确保横向相邻的像素位于同一直线上，从而避免像素的透射区交错，提升了液晶显示面板的显示效果。

Description

双栅极像素结构阵列面板结构及液晶显示面板
技术领域
本发明涉及显示技术领域，尤其是涉及一种DualGate(双栅极)像素结构阵列面板结构及液晶显示面板。
背景技术
液晶显示面板由两片玻璃基板之间充入液晶制作而成，其中在液晶显示面板表面的为CF(ColorFilter，彩色滤光膜)面板，该面板也可以称为彩膜面板，在内部的为TFT(ThinFilmTransistor，薄膜晶体管)面板，该面板也称为阵列面板。
在阵列面板上设置有一基板、配置于该基板上的多条扫描线、数据线以及多个ITO(像素电极)。其中，用于驱动信号的扫描线以及输入信号的数据线在基板上划分多个像素区，ITO配置与像素区内，每一个ITO在所属的像素区内对应一个TFT，在显示的过程中，通过扫描线和数据线进行驱动和数据输入。
针对阵列面板的布局主要以下两种方式：
如图1所示，为现有技术中的一种DualGate(双栅极)像素结构阵列基板结构的布局图。其中相邻像素的透射区基本一致，且位于同一条直线上，在液晶显示面板进行显示的过程中效果与正常的液晶显示面板的显示效果无差异，但是在每一个像素对应的TFT占用空间较大，降低了ITO的开口率，影响液晶显示面板的显示效果。
如图2所示，为现有技术中另一种DualGate(双栅极)像素结构阵列基板结构的布局图。其中，ITO和扫描线层之间存在交叠(与第一金属层之间存在交叠)，并利用第一金属层做像素短边的遮光线；ITO的透射区交错排列。采用上述布局，虽然能够解决图1所示的像素开口率小的问题。但是，透射区的排列是交错进行的，在分辨率不高的情况下会出现很强的格子感，造成液晶显示效果下降。
发明内容
本发明实施例提供一种双栅极像素结构阵列面板及液晶显示面板，以克服现有技术中阵列面板的布局，无法同时兼顾开口率和液晶显示面板的显示效果都处于正常状态的问题。
有鉴于此，本发明实施例提供如下技术方案：
一种双栅极像素结构阵列面板结构，包括：
一玻璃基板；
设置于所述玻璃基板上的多条扫描线和数据线，所述扫描线按行配置，所述数据线按列配置；
由所述扫描线和所述数据线交叉划分的多个像素区域；其中，一个所述像素区域内包括两个像素，一个所述像素的像素电极链接一个薄膜晶体管，位于两条所述扫描线之间的像素其中心位于同一条直线上；
横向相邻的两个像素为一组链接同一条数据线；
纵向相邻的两个像素之间存在两条折线布局的扫描线，使相邻的所述像素之间的透射区平行对齐。
优选地，折线布局的所述扫描线上包括凹陷部分和凸起部分；
所述凹陷部分由一水平段，及连接于所述水平段两端的两段倾斜段构成；
所述凸起部分由连接于相邻所述水平段之间的两段倾斜段构成；
所述薄膜晶体管的栅极与所述两段倾斜段中设置连接端的一段倾斜段连接。
优选地，相邻列的像素对应的薄膜晶体管所在的位置相对设置。
优选地，连接不同数据线的相邻像素之间设置一公共电极线。
优选地，所述薄膜晶体管的漏极与所述像素的像素电极链接；
所述漏极链接后的部分，延伸至所述像素与其相邻像素之间的公共电极线上，增加所述像素的存储电容。
优选地，所述像素的像素电极与链接所述薄膜晶体管相反的一端与相邻的扫描线交叠预设长度。
优选地，相邻的所述像素之间的透射区平行对齐。
优选地，位于纵向相邻的像素之间的扫描线布局的折线状态包括：锯齿型。
优选地，位于纵向相邻的像素之间的扫描线布局的折线状态包括：波浪型.
一种液晶显示面板，包括：彩膜面板和阵列面板；
所述阵列面板为上述所述的阵列面板。
经由上述的技术方案可知，与现有技术相比，本发明公开了一种双栅极像素结构阵列面板及液晶显示面板。通过按行配置扫描线，按列配置数据线，并经由扫描线和数据线交叉划分像素，每个像素对应链接一个TFT(ThinFilmTransistor，薄膜晶体管)；通过上述划分后使横向相邻的两个像素为一组链接同一条数据线；纵向相邻的两个像素之间存在两条折线布局的扫描线，使相邻的所述像素之间的透射区平行对齐。本发明基于上述结构使扫描线成折线状态，使相邻的所述像素之间的透射区平行对齐，在减少TFT占用空间面积，提升开口率的同时，还确保横向相邻的像素位于同一直线上，从而避免像素的透射区交错，提升了液晶显示面板的显示效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中公开的一种DualGate(双栅极)像素结构阵列基板结构的布局图；
图2为现有技术中公开的另一种DualGate像素结构阵列基板结构的布局图；
图3为本发明实施例一公开的一种双栅极像素结构阵列面板结构的像素透射区排列示意图；
图4为本发明实施例一公开的一种双栅极像素结构阵列面板结构的示意图；
图5为本发明实施例一公开的一种双栅极像素结构阵列面板结构的布局图；
图6为本发明实施例一公开的一种双栅极像素结构阵列面板结构的第一金属层G层图形示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在现有技术中，针对DualGate(双栅极)横向像素阵列基板结构的布局一般情况下采用两种方式。如背景技术可知，其一，每一个像素对应的TFT(ThinFilmTransistor，薄膜晶体管)占用空间较大，降低了像素的开口率，影响液晶显示面板的显示效果。其二，ITO的透射区交错排列，虽然能够解决ITO开口率不高的问题，但是，在分辨率不高的情况下容易出现格子感，从而造成液晶显示效果下降。
因此，本发明以下实施例公开了一种双栅极像素结构阵列面板，以及具有该阵列面板的液晶显示面板。通过使扫描线成折线状态，且使相邻的所述像素之间的透射区平行对齐，在减少TFT占用空间面积，提升开口率的同时，还确保横向相邻的像素位于同一直线上，从而避免像素的透射区交错，提升了液晶显示面板的显示效果。具体结构通过以下实施例进行详细说明。
实施例一
如图3所示，为本发明实施例一公开的一种双栅极像素结构阵列面板结构的BM图形示意图，主要包括：玻璃基板(图中未示出)、像素1、像素电极ITO(图中未示出)、TFT(图中未示出)、扫描线2、数据线3和公共电极线(图中未示出)。
玻璃基板，设置于该玻璃基板上的多条扫描线2和数据线3，所述扫描线2按行配置，所述数据线3按列配置。
由所述扫描线4和所述数据线3交叉划分的多个像素区域4；其中，一个所述像素区域4内包括两个像素1，一个所述像素1的像素电极ITO链接一个TFT，位于两条所述扫描线2之间的像素1其中心位于同一直线上。
横向相邻的两个像素1为一组链接同一条数据线3。
纵向相邻的两个像素1之间存在两条折线布局的扫描线2(该分布在图3中未体现，具体可参见下述说明)，使相邻的所述像素1之间的透射区平行对齐。
相邻列的像素1对应的TFT所在的位置相对设置。
针对上述折线布局的扫描线2，以TFT的栅极连接当前扫描线2的方向为参考点，该扫描线主要包括凹陷部分和凸起部分(可具体参见下述以第四扫描线为例进行描述的部分)，该凹陷部分由一水平段，及连接于该水平段两端的两段倾斜段构成；该凸起部分由连接于相邻水平段之间的两段倾斜段构成；该TFT的栅极与该两段倾斜段中的一段倾斜段连接。
为方便下述说明，本发明给出的图4示为上述双栅极像素结构阵列面板结构的示意图，具体对应附图4：
玻璃基板(图中未标示)；扫描线主要包括：第一扫描线11、第二扫描线12、第三扫描线13和第四扫描线14。
数据线主要包括：第一数据线21和第二数据线22。
公共电极线包括：第一公共电极线31和第二公共电极线32。
像素主要包括：第一像素41，第二像素42，第三像素43，第四像素44，依次类推至第八像素48。
对应上述公开的像素，像素电极ITO依次包括：第一像素电极ITO至第八像素电极ITO(图中未标示)。
同样对应上述公开的像素，与像素链接的TFT依次包括：TFT01至TFT08。
针对上述结构，如图4和图5所示(图5为图4内部分阵列面板结构的布局图)：
第一扫描线11、第二扫描线12、第三扫描线13和第四扫描线14按照行，采用折线布局方式配置于玻璃基板上(该折线布局状态可以参见附图6)；第一数据线21和第二数据线22按列配置于玻璃基板上。
第一扫描线11、第二扫描线12、第三扫描线13和第四扫描线14分别与第一数据线21和第二数据线22交叉，划分出多个像素区域.
在图4中示出了四个像素区域，其中，第一像素41和第二像素42位于同一像素区域内链接第一数据线21；第三像素43和第四像素44位于同一像素区域内链接第二数据线22；第五像素45和第六像素46位于同一像素区域内链接第一数据线22；第七像素47和第八像素48位于同一像素区域内链接第二数据线21。
在图4中，四个像素：第一像素41、第二像素42、第三像素43，第四像素44与另外四个像素：第五像素45、第六像素46、第七像素47、第八像素48之间布设有第一扫描线11和第二扫描线12。该第一扫描线11和第二扫描线12按照折线状态进行布局。
上述横向相邻的第一像素41、第二像素42、第三像素43和第四像素44的横向中心线位于同一直线上。
需要说明的是，上述相邻的像素之间的透射区平行对齐。
各个对应链接像素的TFT，具体的链接方式为：第一像素41对应的像素电极ITO与TFT01的漏极S链接，依次第二像素42对应的像素电极ITO与TFT02的漏极S链接，直至第八像素48对应的像素电极ITO与TFT08的漏极S链接。其中，相邻列的像素对应的TFT所在的位置相对设置。
基于上述链接，各个与像素电极ITO链接后的、TFT的漏极延伸至对应像素与相邻像素之间的公共电极线(如图4中的第一公共电极线31和第二公共电极线32)上，增加了对应像素的存储电容。
针对链接各个像素的TFT与扫描线的具体关系为：
TFT01和TFT03的栅极链接于第二扫描线12上，TFT05和TFT07的栅极链接于该第一扫描线11上。链接其他像素的TFT与扫描线的具体关系与上述相同，这里不再进行赘述。
上述采用折线布局的扫描线主要包括凹陷部分和凸起部分，以TFT的栅极连接当前扫描线的方向为参考点，确定连接TFT的栅极的部分为凸起部分，具体参见附图6以第四扫描线14为例进行说明：
该第四扫描线14包括凹陷部分和凸起部分，该凹陷部分由一水平段15，及连接于该水平段15两端的第一倾斜段16和第二倾斜段17构成；该凸起部分由连接于相邻水平段15和水平段18之间的第一倾斜段16和第二倾斜段17构成；如图6所示，在该第一倾斜段16上设置有栅极19。
通过上述对扫描线进行折线排布，使相邻的所述像素之间的透射区平行对齐，在减少TFT占用空间面积，提升开口率的同时，还确保横向相邻的像素位于同一直线上，从而避免像素的透射区交错，提升了液晶显示面板的显示效果。
另外，使TFT的漏极与对应的像素电极ITO链接后延伸至TFT对应像素与相邻像素之间的公共电极线上，增加对应像素的存储电容，进一步提升了开口率。
实施例二
在上述本发明公开的实施例一的基础上，在连接不同数据线的相邻像素之间设置一公共电极线，也就是说两个相邻的像素公用一公共电极线，更进一步的缩小了像素之间的面积，提高了开口率。
同时，还可以使各个像素的像素电极未链接TFT的一端，即与链接TFT相反的一端与相邻的扫描线交叠预设长度，通过交叠一定长度，增加对应像素的存储电容，并使交叠处的扫描线起到遮光线的作用，同时提高像素的开口率。该预设长度可以具体根据像素宽度，或者扫描线折线的长度进行具体的设定。
如图4所示，使第一像素41未链接TFT01的一端与第三扫描线13交叠；相邻的第二像素42链接的TFT02的源极部分则位于该第三扫描线13的斜线上。其他像素的TFT与扫描线的具体关系与上述相同，这里不再进行赘述。
针对上述实施例一和实施例二公开的阵列面板上，位于纵向相邻的像素之间的扫描线布局的折线状态可以为锯齿型，也可以为波浪型。
此外，在上述本发明实施例一和实施例二公开的阵列面板结构的基础上，本发明还公开了一种液晶显示面板，该液晶面板主要包括：彩膜面板和阵列面板；该阵列面板的结构为上述实施例中公开的任意一种采用折线状态布局扫描线的阵列基板。
综上所述：
本发明公开的阵列面板的结构，通过按行配置扫描线，按列配置数据线，并经由扫描线和数据线交叉划分像素，每个像素对应链接一个TFT，并使扫描线布局为折线状态，使相邻的所述像素之间的透射区平行对齐。，在减少TFT占用空间面积，提升开口率的同时，还确保横向相邻的像素位于同一直线上，从而避免像素的透射区交错，提升了液晶显示面板的显示效果。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种双栅极像素结构阵列面板结构，其特征在于，包括：
一玻璃基板；
设置于所述玻璃基板上的多条扫描线和数据线，所述扫描线按行配置，所述数据线按列配置；
由所述扫描线和所述数据线交叉划分的多个像素区域；其中，一个所述像素区域内包括两个像素，一个所述像素的像素电极链接一个薄膜晶体管，位于两条所述扫描线之间的像素其中心位于同一条直线上；
横向相邻的两个像素为一组链接同一条数据线；
纵向相邻的两个像素之间存在两条折线布局的扫描线，使相邻的所述像素之间的透射区平行对齐；
其中，以所述薄膜晶体管的栅极连接所述扫描线的方向为参考点，所述折线布局的扫描线包括凹陷部分和凸起部分。
2.根据权利要求1所述的阵列面板结构，其特征在于，所述凹陷部分由一水平段，及连接于所述水平段两端的两段倾斜段构成；
所述凸起部分由连接于相邻所述水平段之间的两段倾斜段构成；
所述薄膜晶体管的栅极与所述两段倾斜段中一段倾斜段连接。
3.根据权利要求1所述的阵列面板结构，其特征在于，相邻列的像素对应的薄膜晶体管所在的位置相对设置。
4.根据权利要求1所述的阵列面板结构，其特征在于，连接不同数据线的相邻像素之间设置一公共电极线。
5.根据权利要求1所述的阵列面板结构，其特征在于，所述薄膜晶体管的漏极与所述像素的像素电极链接；
所述漏极链接后的部分，延伸至所述像素与其相邻像素之间的公共电极线上，增加所述像素的存储电容。
6.根据权利要求1所述的阵列面板结构，其特征在于，所述像素的像素电极与相邻的扫描线交叠预设长度。
7.根据权利要求1所述的阵列面板结构，其特征在于，相邻的所述像素之间的透射区平行对齐。
8.根据权利要求1～7中任意一项所述的阵列面板结构，其特征在于，位于纵向相邻的像素之间的扫描线布局的折线状态包括：锯齿型。
9.根据权利要求1～7中任意一项所述的阵列面板结构，其特征在于，位于纵向相邻的像素之间的扫描线布局的折线状态包括：波浪型。
10.一种液晶显示面板，其特征在于，包括：彩膜面板和阵列面板；
所述阵列面板为权利要求1～9中任意一项所述的阵列面板结构。
CN201110457181.7A 2011-12-30 2011-12-30 双栅极像素结构阵列面板结构及液晶显示面板 Active CN103187422B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110457181.7A CN103187422B (zh) 2011-12-30 2011-12-30 双栅极像素结构阵列面板结构及液晶显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110457181.7A CN103187422B (zh) 2011-12-30 2011-12-30 双栅极像素结构阵列面板结构及液晶显示面板

Publications (2)

Publication Number Publication Date
CN103187422A CN103187422A (zh) 2013-07-03
CN103187422B true CN103187422B (zh) 2015-12-02

Family

ID=48678512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110457181.7A Active CN103187422B (zh) 2011-12-30 2011-12-30 双栅极像素结构阵列面板结构及液晶显示面板

Country Status (1)

Country Link
CN (1) CN103187422B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104062823B (zh) 2014-06-06 2017-01-25 厦门天马微电子有限公司 一种阵列基板及显示装置
CN104020619B (zh) * 2014-06-10 2017-06-16 京东方科技集团股份有限公司 像素结构及显示装置
CN104181740B (zh) * 2014-07-25 2017-01-18 京东方科技集团股份有限公司 一种阵列基板和显示装置
CN104950540B (zh) * 2015-07-20 2018-09-21 重庆京东方光电科技有限公司 阵列基板及其制作方法和显示装置
CN107767773A (zh) * 2017-10-12 2018-03-06 惠科股份有限公司 阵列基板及其应用的显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI329216B (en) * 2006-01-02 2010-08-21 Chunghwa Picture Tubes Ltd Pixel structure and liquid crystal display panel
CN101996563B (zh) * 2009-08-10 2013-10-16 友达光电股份有限公司 像素阵列
TWI408476B (zh) * 2010-04-30 2013-09-11 Hannstar Display Corp 薄膜電晶體陣列基板及液晶面板
CN102262324B (zh) * 2010-05-27 2014-06-25 北京京东方光电科技有限公司 阵列基板及其制造方法、液晶面板和液晶显示器

Also Published As

Publication number Publication date
CN103187422A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
CN103048838B (zh) 一种阵列基板、液晶显示面板及驱动方法
CN103187422B (zh) 双栅极像素结构阵列面板结构及液晶显示面板
CN206619595U (zh) 显示面板
CN103116238B (zh) 一种阵列基板及液晶显示面板
CN208521584U (zh) 一种像素结构、显示面板和显示装置
CN102930809B (zh) 双栅极驱动的横向排列的像素结构及显示面板
CN205827025U (zh) 一种阵列基板及显示面板
CN103176320B (zh) 横向排列的像素结构、液晶显示装置及其制作方法
CN103217846B (zh) 阵列基板及显示装置
CN103197480B (zh) 阵列基板及其制作方法、显示面板
CN101726952B (zh) 液晶显示面板及液晶显示装置
CN204302636U (zh) 一种显示装置
CN102314003A (zh) 液晶显示面板及其液晶显示装置
CN101840120A (zh) 薄膜晶体管阵列基板及其制作方法和液晶显示装置
CN102393589A (zh) 多畴垂直配向型液晶显示面板及其子像素结构
CN206147571U (zh) 触控显示面板及触控显示装置
CN104007591A (zh) 一种像素结构及其制作方法
CN104934458A (zh) 显示基板及其制造方法和显示装置
CN102881689B (zh) 阵列基板及其制造方法、液晶显示面板
CN102253553A (zh) 液晶显示装置
CN104536176A (zh) 一种阵列基板、显示面板和显示装置
CN103926764B (zh) 一种tft阵列基板及显示面板、显示装置
CN202948237U (zh) 一种阵列基板及液晶显示面板
CN102004361B (zh) 画素阵列
CN105278191A (zh) 像素阵列

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant