CN102262324B - 阵列基板及其制造方法、液晶面板和液晶显示器 - Google Patents

Abstract

本发明公开了一种阵列基板及其制造方法、液晶面板和液晶显示器，其中的阵列基板，包括衬底基板，以及以拼接方式形成在所述衬底基板上的像素电极、信号线和绝缘层，在拼接区域，至少一条信号线为分段式结构，所述分段式结构的信号线上各个折线段由两次曝光工艺制成，且相邻的两个折线段由不同的曝光工艺制成。上述实施例中的阵列基板上的信号线设计为补偿式的设计方案，采用上述的技术方案制造的阵列基板，即使在拼接时存在层间对位偏差，也能够避免因两次曝光工艺的层间对位差异而造成显示不良。

Description

阵列基板及其制造方法、液晶面板和液晶显示器

技术领域

本发明涉及液晶显示技术，尤其涉及一种阵列基板及其制造方法、液晶面板和液晶显示器。

背景技术

液晶显示器(Liquid Crystal Display，以下简称：LCD)具有体积小、功耗小、无辐射等特点，在屏幕尺寸和显示质量方面都取得了很大进步，并且用户对大尺寸液晶面板的需求越来越大，各个LCD制造厂商都在积极建设高世代生产线，以生产出大尺寸的液晶面板，而对新建一条新的生产线，其投资巨大。

现有技术中还有另一种生产大尺寸液晶面板的方法，即将基板设计若干个组成区域，通过在基板的不同组成区域依次进行曝光，例如阵列基板的制造过程中，首先在第一区域形成栅线，然后再在第二区域形成栅线，依次按照上述的方法在衬底基板上形成完整图案，即通过拼接的方式生产大尺寸的阵列基板。另外在彩膜基板的制造过程中，对于黑矩阵的制作工艺，也可以是先在第一区域形成黑矩阵，然后再在第二区域形成黑矩阵，即通过拼接的方式生产大尺寸的彩膜基板。

上述的通过拼接的方法生产液晶面板的技术，需要进行一次或多次的重复曝光，而由于对位精度问题，在拼接区域容易出现同一条金属走线与其相邻的像素电极之间的间距差异大的缺陷，如图1所示，其中阵列基板上两次曝光的拼接区域，对于栅线，其左侧部分1为一次曝光形成的图案，而右侧部分2为另一次曝光形成的图案，由图1可以看出，上述两次曝光形成的栅线，左侧部分和右侧部分与其相邻的像素电极之间的距离有着较大差异，其中的左侧部分的栅线与其相邻的像素电极之间的距离为d1和d2，右侧部分的栅线与其相邻的像素电极之间的距离为d3和d4，且上述的d1＜d3，而d2＞d4，另外对于彩膜基板的黑矩阵而言，也存在上述问题，由于上述的对位差异，容易导致液晶面板的显示不良。

发明内容

本发明提供一种阵列基板及其制造方法、液晶面板和液晶显示器，以及彩膜基板及其制造方法，能够避免在拼接时，因两次曝光工艺的层间对位差异而造成显示不良。

本发明提供一种阵列基板，包括衬底基板，以及以拼接方式形成在所述衬底基板上的像素电极、信号线和绝缘层，在拼接区域，至少一条信号线为分段式结构，所述分段式结构的信号线上各个折线段由两次曝光工艺制成，且相邻的两个折线段由不同的曝光工艺制成。

本发明还提供一种彩膜基板，包括衬底基板，以及形成在所述衬底基板上的黑矩阵和像素树脂，在拼接区域，所述黑矩阵为分段式结构，所述分段式结构的黑矩阵的各个折线段由两次曝光工艺制成，且相邻的两个折线段由不同的曝光工艺制成。

本发明还提供一种液晶面板，包括对盒设置的阵列基板和彩膜基板，所述阵列基板和彩膜基板之间填充有液晶层，所述阵列基板采用上述的阵列基板和/或所述彩膜基板采用上述的彩膜基板。

本发明还提供一种液晶显示器，包括外框架、液晶面板、所述液晶面板采用上述的液晶面板。

本发明还提供一种阵列基板的制造方法，包括以拼接方式在所述衬底基板上形成像素电极、信号线和绝缘层的步骤，在拼接区域形成信号线的步骤包括：

在衬底基板上信号线层材料；

通过对第一次曝光工艺进行控制以形成两个以上间隔设置的第一信号线折线段；

通过对第二次曝光工艺进行控制以形成两个以上间隔设置的第二信号线折线段，所述第一信号线折线段和第二信号线折线段构成具有分段式结构的信号线。

本发明还提供一种彩膜基板的制造方法，包括在衬底基板上形成在形成黑矩阵、像素树脂的步骤，所述在彩膜基板上形成黑矩阵的步骤包括：

在衬底基板上沉积黑矩阵材料；

通过对第一次曝光工艺进行控制以形成两个以上间隔设置的第一黑矩阵折线段；

通过对第二次曝光工艺进行控制以形成两个以上间隔设置的第二黑矩阵折线段，所述第一黑矩阵折线段和第二黑矩阵折线段构成具有分段式结构的黑矩阵。

本发明实施例提供的阵列基板及其制造方法、液晶面板和液晶显示器，彩膜基板及其制造方法，其中上述阵列基板的信号线以及彩膜基板的黑矩阵，在拼接区域为分段式结构，且分段式结构的信号线上各个折线段由两次曝光工艺制成，且相邻的两个折线段由不同的曝光工艺制成，上述阵列基板上的信号线设计为补偿式的设计方案，采用上述的技术方案制造的阵列基板，即使在拼接时存在层间对位偏差，也能够避免因两次曝光工艺的层间对位差异而造成显示不良。

附图说明

图1现有技术中阵列基板的结构示意图；

图2本发明实施例中阵列基板的结构示意图一；

图3本发明实施例中阵列基板的结构示意图二。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

针对现有技术在使用拼接技术制造大尺寸的阵列基板时，由于层间对位精度的问题，可能会使不同曝光工艺形成的信号线段与相邻像素电极之间的距离差异很大，从而会导致显示不良的缺陷，本发明实施提供了一种阵列基板，图2、图3给出了本发明阵列基板实施例的结构示意图，如图2和图3所示，本发明实施例中的阵列基板包括衬底基板，以及形成在上述衬底基板上的像素电极11、信号线(包括栅线12和数据线13)和绝缘层，并且在拼接区域，至少一条的信号线为分段式结构，上述分段式结构的信号线上各个折线段可以由两次曝光工艺制成，且相邻的两个折线段由不同的曝光工艺制成。

在制造过程中，仅拼接区域和现有技术不同，下面仅介绍拼接区域的制造流程。具体的本发明在衬底基板上形成信号线时，可以包括如下的工艺流程，首先在衬底基板上沉积一层信号线材料，并涂覆一层光刻胶；然后利用掩模板进行曝光处理，与通常的进行曝光处理形成信号线的完整、连续图案不同，本发明实施例中在进行一次曝光处理时，其信号线图案形成为间断设置的折线段，并使掩模板的非透光区域对应间断设置的折线段区域；在进行显影处理后，将非间断设置的折线段区域的光刻胶全部清除，然后进行刻蚀，即可将非间断设置的折线段区域的信号线材料刻蚀掉，将间断设置的折线段区域的光刻胶剥离，即可形成间断设置的折线段。然后重复上述的步骤，形成另一部分间隔设置的折线段，两次形成的折线段可组成一分段式的信号线结构。本发明的实施例中形成分段式结构的信号线时，与现有技术的区别在于曝光工艺时形成的图案形状不同，即形成分段式的信号线结构，为说明方便，本发明实施例中仅以曝光工艺进行说明。

本发明上述实施例提供的阵列基板，其中在拼接区域，上述的信号线为分段式结构，且分段式结构的信号线上各个折线段由两次曝光工艺制成，且相邻的两个折线段由不同的曝光工艺制成，上述阵列基板上的信号线设计为补偿式的设计方案，采用上述的技术方案制造的阵列基板，当存在层间对位偏差时，能够避免因两次曝光工艺的层间对位差异而造成显示不良。

本发明上述实施例中的信号线可以为栅线12或者是数据线13，例如图2所示实施例是以栅线12为例，另外也可以是针对数据线13，在拼接区域，将数据线设计为分段式结构，并且分段式结构的数据线上各个折线段由两次曝光工艺制成，且相邻的两个折线段由不同的曝光工艺制成。

另外在本发明上述实施例中，对于每个折线段而言，其长度可以设置为小于相邻的像素电极上，与该折线段平行的侧边的长度，例如图2中，第一信号线折线段121以及第二信号线折线段122的长度均小于像素电极11上与其平行的侧边的长度。

图3为图2所示阵列基板的制作工艺最终生成的阵列基板的结构示意图，如上述各图所示，尽管由于层间对位偏差的存在，使得形成的栅线上，其中不同折线段与相邻的像素电极之间的距离有所不同，例如其中的第一次曝光工艺是形成的第一信号线折线段121与像素电极之间的距离分别是d1和d2，而第二次曝光工艺时形成的第二信号线折线段122与像素电极之间的距离分别是d3和d4，并且上述的d1＜d3，而d2＞d4，上述情况与图2所示实施例的情况相同，但在采用本发明实施例提供的间隔式设置的折线段的设计方案后，对其中的对位偏差进行了补偿，使得对于各个像素电极而言，其与栅线之间的平均距离是相同的，因此能够消除由于层间对位偏差而引起的显示不良。

上述实施例是以对栅线结构进行改进为例对本发明的技术方案进行的阐述，另外对于数据线也可以采用同样的技术方案，或者同时对数据线和栅线进行改进，另外在上述图2和图3所示的实施例中，是以X方向的信号线改进进行了说明，同样也可以对Y方向的信号线进行改进，或者是同X方向和Y方向的信号线同时进行改进。

在图2和图3所示的实施中，其中的栅线上折线段的长度可以设为小于相邻的像素电极上、与其平行的侧边的长度。并且具体的可以将上述二者的比例设为1/2，或者是更小的比例，以使得对于每个像素电极，其到栅线的平均距离都能够相等。

上述各个实施例中只是对栅线和数据线等信号线进行了说明，但对于其他层的设计，也可以借鉴上述的技术方案进行改进。

另外本发明施例还提供了一种彩膜基板，包括衬底基板，以及形成在所述衬底基板上的黑矩阵和像素树脂，在拼接区域，所述黑矩阵为分段式结构，所述分段式结构的黑矩阵的各个折线段由两次曝光工艺制成，且相邻的两个折线段由不同的曝光工艺制成。

本发明上述实施例提供的彩膜基板，其中在拼接区域，其中的黑矩阵为分段式结构，且分段式结构的黑矩阵的各个折线段由两次曝光工艺制成，且相邻的两个折线段由不同的曝光工艺制成，上述彩膜基板的黑矩阵设计为补偿式的设计方案，采用上述的技术方案制造的彩膜基板，当存在层间对位偏差时，能够避免因两次曝光工艺的层间对位差异而造成显示不良。

在制造过程中，仅拼接区域和现有技术不同，下面仅介绍拼接区域的制造流程。具体的本发明在衬底基板上形成黑矩阵时，可以包括如下的工艺流程，首先在衬底基板上沉积一层黑矩阵材料，并涂覆一层光刻胶；然后利用掩模板进行曝光处理，与通常的进行曝光处理形成黑矩阵的完整、连续图案不同，本发明实施例中在进行一次曝光处理时，其黑矩阵图案形成为间断设置的折线段，并使掩模板的非透光区域对应间断设置的折线段区域；在进行显影处理后，将非间断设置的折线段区域的光刻胶全部清除，然后进行刻蚀，即可将非间断设置的折线段区域的信号线材料刻蚀掉，将间断设置的折线段区域的光刻胶剥离，即可形成间断设置的折线段。然后重复上述的步骤，形成另一部分间隔设置的折线段，两次形成的折线段可组成一分段式的黑矩阵结构。本发明的实施例中形成分段式结构的黑矩阵时，与现有技术的区别在于曝光工艺时形成的图案形状不同，即形成分段式的黑矩阵结构，为说明方便，本发明实施例中仅以曝光工艺进行说明。

本发明实施例还提供了一种液晶面板，上述的液晶面板包括对盒设置的阵列基板和彩膜基板，并且上述的阵列基板和彩膜基板之间设置有液晶层，且阵列基板采用上述实施例中提供的阵列基板，或者是其中的彩膜基板采用上述实施例提供的补偿式的彩膜基板，同时也可以是阵列基板和彩膜基板均采用上述实施例提供的阵列基板和彩膜基板。

本发明实施例提供的液晶面板，其中的阵列基板或者是彩膜基板采用上述实施例中提供的补偿式结构，其中在拼接区域，阵列基板的信号线以及彩膜基板的黑矩阵为分段式结构，且分段式结构的信号线以及彩膜基板的黑矩阵的各个折线段由两次曝光工艺制成，且相邻的两个折线段由不同的曝光工艺制成，采用上述的技术方案制造的阵列基板，即使存在层间对位偏差，也不会改变信号线的电阻值，即能够避免因两次曝光工艺的层间对位差异而造成显示不良。

本发明实施例提供了一种液晶显示器，包括外框架、液晶面板、其中的液晶面板采用上述实施例提供的液晶面板。由于上述的液晶面板的阵列基板或彩膜基板上，在拼接区域，其信号线或者黑矩阵为分段式结构，且分段式结构的信号线或者黑矩阵的各个折线段由两次曝光工艺制成，且相邻的两个折线段由不同的曝光工艺制成，上述通过将阵列基板上的信号线、彩膜基板上的黑矩阵设计为补偿式结构，即使在拼接时存在层间对位偏差，也能够避免因两次曝光工艺的层间对位差异而造成显示不良。

与上述各个实施例对应的，本发明还提供了能够制造上述实施例中的阵列基板的方法，具体的，本发明实施例提供的阵列基板的制造方法，包括以拼接方式在所述衬底基板上形成像素电极、信号线和绝缘层的步骤，并且上述在拼接区域形成信号线的步骤包括：

在衬底基板上信号线层材料；

通过对第一次曝光工艺进行控制以形成两个以上间隔设置的第一信号线折线段；

通过对第二次曝光工艺进行控制以形成两个以上间隔设置的第二信号线折线段，所述第一信号线折线段和第二信号线折线段构成具有分段式结构的信号线。

本发明实施例提供的技术方案，是一种以拼接方式生产大尺寸阵列基板的技术方案，并且具体的在形成拼接区域的信号线的过程中，是通过二次曝光工艺生成，并且前后两次曝光工艺中分别生成间隔设置的第一信号线折线段和第二信号线折线段，上述两次曝光式工艺形成的第一信号线折线段和第二信号线折线段构成具有分段式结构的信号线。上述阵列基板上的信号线设计为补偿式的设计方案，采用上述的技术方案制造的阵列基板，即使拼接时存在层间对位偏差，也不会改变信号线的电阻值，即能够避免因两次曝光工艺的层间对位差异而造成显示不良。本发明实施例中具体的形成信号线的步骤，可以参照阵列基板实施例中的介绍，与现有技术的区别在于其曝光工艺时形成的图案形状的不同，因此本实施例均以曝光工艺进行说明。

本发明实施例还提供了一种彩膜基板的制造方法，包括在衬底基板上形成在形成黑矩阵、像素树脂的步骤，其中在彩膜基板上形成黑矩阵的步骤包括：

在衬底基板上沉积黑矩阵材料；

通过对第一次曝光工艺进行控制以形成两个以上间隔设置的第一黑矩阵折线段；

通过对第二次曝光工艺进行控制以形成两个以上间隔设置的第二黑矩阵折线段，所述第一黑矩阵折线段和第二黑矩阵折线段构成具有分段式结构的黑矩阵。

本发明上述实施例提供方法制成的彩膜基板，其中在拼接区域将黑矩阵设置为分段式结构，为一种补偿式的设计方案，采用上述的技术方案制造的彩膜基板，当存在层间对位偏差时，能够避免因两次曝光工艺的层间对位差异而造成显示不良。本发明实施例中具体的形成黑矩阵的步骤，可以参照彩膜基板实施例中的介绍，与现有技术的区别在于其曝光工艺时形成的图案形状的不同，因此本实施例均以曝光工艺进行说明。

本发明上述实施例提供的阵列基板及其制造方法、液晶面板和液晶显示器，以及彩膜基板及其制造方法，其中上述阵列基板的信号线、彩膜基板的黑矩阵，在拼接区域为分段式结构，且分段式结构的各个折线段由两次曝光工艺制成，且相邻的两个折线段由不同的曝光工艺制成，上述阵列基板上的信号线以及彩膜基板的黑矩阵设计为补偿式的设计方案，采用上述的技术方案制造的阵列基板和彩膜基板，即使在拼接时存在层间对位偏差，也能够避免因两次曝光工艺的层间对位差异而造成显示不良。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种阵列基板，包括衬底基板，以及以拼接方式形成在所述衬底基板上的像素电极、信号线和绝缘层，其特征在于，在拼接区域，至少一条信号线为分段式结构，所述分段式结构的信号线上各个折线段由两次曝光工艺制成，且相邻的两个折线段由不同的曝光工艺制成；

其中，由第一次曝光工艺制成的折线段与像素电极之间的距离分别为d1和d2，由第二次曝光工艺制成的折线段与像素电极之间的距离分别为d3和d4，并且d1<d3，d2>d4。

2.根据权利要求1所述的阵列基板，其特征在于，所述信号线为栅线或数据线。

3.根据权利要求1所述的阵列基板，其特征在于，所述各个折线段的长度小于相邻的像素电极上、与所述折线段平行的侧边的长度。

4.根据权利要求3所述的阵列基板，其特征在于，所述各个折线段的长度和相邻的像素电极上、与所述折线段平行的侧边的长度的比例至少为1/2。

5.一种彩膜基板，包括衬底基板，以及形成在所述衬底基板上的黑矩阵和像素树脂，其特征在于，在拼接区域，所述黑矩阵为分段式结构，所述分段式结构的黑矩阵的各个折线段由两次曝光工艺制成，且相邻的两个折线段由不同的曝光工艺制成；

其中，由第一次曝光工艺制成的折线段与像素树脂之间的距离分别为d1和d2，由第二次曝光工艺制成的折线段与像素树脂之间的距离分别为d3和d4，并且d1<d3，d2>d4。

6.一种液晶面板，包括对盒设置的阵列基板和彩膜基板，所述阵列基板和彩膜基板之间填充有液晶层，其特征在于，所述阵列基板采用权利要求1～4任一所述的阵列基板和/或所述彩膜基板采用权利要求5所述的彩膜基板。

7.一种液晶显示器，包括外框架、液晶面板、其特征在于，所述液晶面板采用权利要求6所述的液晶面板。

8.一种阵列基板的制造方法，包括以拼接方式在衬底基板上形成像素电极、信号线和绝缘层的步骤，其特征在于，在拼接区域形成信号线的步骤包括：

在衬底基板上沉积信号线层材料；

通过对第一次曝光工艺进行控制以形成两个以上间隔设置的第一信号线折线段；

通过对第二次曝光工艺进行控制以形成两个以上间隔设置的第二信号线折线段，所述第一信号线折线段和第二信号线折线段构成具有分段式结构的信号线；

其中，由第一次曝光工艺制成的折线段与像素电极之间的距离分别为d1和d2，由第二次曝光工艺制成的折线段与像素电极之间的距离分别为d3和d4，并且d1<d3，d2>d4。

9.一种彩膜基板的制造方法，其特征在于，包括在衬底基板上形成在形成黑矩阵、像素树脂的步骤，其特征在于，在衬底基板上形成黑矩阵的步骤包括：

在衬底基板上沉积黑矩阵材料；

通过对第一次曝光工艺进行控制以形成两个以上间隔设置的第一黑矩阵折线段；

通过对第二次曝光工艺进行控制以形成两个以上间隔设置的第二黑矩阵折线段，所述第一黑矩阵折线段和第二黑矩阵折线段构成具有分段式结构的黑矩阵；

其中，由第一次曝光工艺制成的折线段与像素树脂之间的距离分别为d1和d2，由第二次曝光工艺制成的折线段与像素树脂之间的距离分别为d3和d4，并且d1<d3，d2>d4。

Images