CN105278191A - 像素阵列 - Google Patents

像素阵列 Download PDF

Info

Publication number
CN105278191A
CN105278191A CN201510717074.1A CN201510717074A CN105278191A CN 105278191 A CN105278191 A CN 105278191A CN 201510717074 A CN201510717074 A CN 201510717074A CN 105278191 A CN105278191 A CN 105278191A
Authority
CN
China
Prior art keywords
pixel electrode
dot structure
data line
alignment direction
main pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510717074.1A
Other languages
English (en)
Other versions
CN105278191B (zh
Inventor
吴信颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN105278191A publication Critical patent/CN105278191A/zh
Application granted granted Critical
Publication of CN105278191B publication Critical patent/CN105278191B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)

Abstract

本发明公开了一种像素阵列，其包括多条扫描线、多条数据线以及多个像素结构。像素结构与扫描线以及数据线电性连接。每一像素结构包括控制元件、主像素电极以及次像素电极。控制元件与其中一条扫描线以及其中一条数据线电性连接。主像素电极与控制元件电性连接，其中数据线贯穿主像素电极的中央，以使主像素电极于数据线的两侧具有四个配向区域。次像素电极与控制元件电性连接且与主像素电极分离开来，其中数据线贯穿次像素电极的中央，以使次像素电极于数据线的两侧具有四个配向区域。像素结构与相邻的像素结构电性绝缘，且相邻两像素结构具有间隙，且间隙分别位于相邻两数据线以及相邻两扫描线的中央。

Description

像素阵列
技术领域
本发明是有关于一种像素阵列，且特别是有关于一种显示面板的像素阵列。
背景技术
随着显示技术的蓬勃发展，平面显示技术逐渐朝高阶化与多样化发展，如高解析(HighResolution)、立体显示(StereoscopicDisplay)与可挠式显示(FlexibleDisplay)等。其中，可挠式显示器虽已发展多年，但受限于材料开发、相关制程技术发展与光学表现并无明显的市场应用。然而，近几年除了在可携式电子产品上发现其踪迹，在大尺寸显示器的应用也逐渐浮上台面。其中藉由传统面板直接弯曲来达成曲面显示，会产生需多光学上的缺陷导致面板的对比下降(Lowcontract)、色偏(Colorshift)与亮度不均(Mura)。
举例来说，在像素结构中出现具有黑色条纹的区域为常见的一种缺陷，其成因为上基板在面板弯曲后与下基板间所产生的相对移位，使得上述区域的上、下基板的配向方向不一致，因而产生液晶旋性(LCTwist)，而产生具有黑色条纹的区域，其中黑色条纹的宽度是随着上、下基板的相对位移量增加而变大。
为了改善此现象，目前是藉由具有条状电极的像素电极，将四个不同配向方向的区域在垂直方向上做排列，如此一来尽管上、下基板因面板弯曲后产生错位，也还是保有上、下基板的配向一致性。然而，此种像素电极的配置方式容易在像素结构内形成较差的液晶排列。
发明内容
本发明提供一种像素阵列，其可改善像素结构中的液晶倒向的排列以避免在像素结构中产生具有黑色条纹的区域，进而提高像素阵列的穿透率。
本发明提出一种像素阵列，其包括多条扫描线、多条数据线以及多个像素结构。像素结构与扫描线以及数据线电性连接。每一像素结构包括控制元件、主像素电极以及次像素电极。控制元件与其中一条扫描线以及其中一条数据线电性连接。主像素电极与控制元件电性连接，其中数据线贯穿主像素电极的中央，以使主像素电极于数据线的两侧具有四个配向区域。次像素电极与控制元件电性连接且与主像素电极分离开来，其中数据线贯穿次像素电极的中央，以使次像素电极于数据线的两侧具有四个配向区域，其中像素结构与相邻的像素结构电性绝缘，且相邻两像素结构具有间隙，且间隙分别位于相邻两数据线以及相邻两扫描线的中央。
本发明提出一种像素阵列，其包括第一扫描线、第二扫描线、第一数据线、第二数据线、第一信号线、第二信号线、第一像素结构以及第二像素结构。第一信号线及第二信号线平行第一扫描线以及第二扫描线设置。第一像素结构与第一扫描线以及第一数据线电性连接，其中第一像素结构包括第一控制元件、第一主像素电极以及第一次像素电极。第一控制元件与第一扫描线以及第一数据线电性连接。第一主像素电极与第一控制元件电性连接，其中所述第一数据线贯穿第一主像素电极的中央，以使第一主像素电极于第一数据线的两侧具有四个配向区域。第一次像素电极与第一控制元件电性连接且与第一主像素电极分离开来，其中所述第一数据线贯穿第一次像素电极的中央，以使第一次像素电极于第一数据线的两侧具有四个配向区域。第二像素结构与第二扫描线以及第二数据线电性连接，其中第二像素结构包括第二控制元件、第二主像素电极以及第二次像素电极。第二控制元件与第二扫描线以及第二数据线电性连接。第二数据线贯穿第二像素结构的中央，将第二像素结构分成第二主像素电极以及第二次像素电极。第二主像素电极与第二控制元件电性连接，其中所述第二信号线贯穿第二主像素电极的中央，以使第二主像素电极于第二信号线的两侧具有四个配向区域。第二次像素电极与第二控制元件电性连接且与第二主像素电极分离开来，其中所述第二信号线贯穿第二次像素电极的中央，以使第二次像素电极于第二信号线的两侧具有四个配向区域。
基于上述，本发明藉由使像素阵列的像素电极的主像素电极以及次像素电极分别具有四个配向区域，且上述四个配向区域彼此间具有不同的液晶倾倒方向(tiltdirection)，可减少在上述四个配向区域的交界处产生液晶分子排列不良并提高液晶分子排列的稳定性，进而避免因显示面板弯曲而在单一像素结构内产生的非对称性光学表现(例如：黑色条纹)，使显示画面时具有较好的穿透率(transmission)以及对比值(contractratio)。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1A为依照本发明一实施例的像素阵列的上视示意图。
图1B为图1A的像素结构的主像素电极以及次像素电极的狭缝图案的变化例的示意图。
图1C为图1A的像素阵列中像素结构的主像素电极以及次像素电极的配向方向的示意图。
图2为图1A的像素阵列的像素结构的一种变化例的示意图。
图3为依照本发明另一实施例的像素阵列的上视示意图。
图4为图3的像素阵列的像素结构的一种变化例的示意图。
图5为依照本发明另一实施例的像素阵列的上视示意图。
图6为依照本发明另一实施例的像素阵列的上视示意图。
图7为依照本发明一实施例的像素阵列中的像素结构与彩色滤光图案的上视示意图。
图8为依照本发明另一实施例的像素阵列中的像素结构与彩色滤光图案的上视示意图。
图9为依照本发明另一实施例的像素阵列中的像素结构与彩色滤光图案的上视示意图。
图10为依照本发明另一实施例的像素阵列中的像素结构与彩色滤光图案的上视示意图。
其中，附图标记：
10、10’、10”、20、30、30’、30”、40：像素阵列
50、50a、50b、50c：彩色滤光图案
100、200、300a、300b、400：像素结构
AD1、AD2：配向定义区
C1、C2、C3、C4：开口
d：间隙
D1：第一配向方向
D2：第二配向方向
D3：第三配向方向
D4：第四配向方向
DL1、DL2、DL3：数据线
LM、LM’、LS、LS’：长度
MI、MII、MIII、MIV、MaI、MaII、MaIII、MaIV：主像素电极的配向区域
M1、M1’、M2、M2’、M3a、M3b、M4：主像素电极
SI、SII、SIII、SIV、SbI、SbII、SbIII、SbIV：次像素电极的配向区域
S1、S1’、S2、S2’、S3a、S3b、S4：次像素电极
SL1、SL2、SL3：扫描线
SNL1、SNL2、SNL3：信号线
ST：缝隙
T、Ta、Tb：控制元件
WM、WM’、WS、WS’：宽度
具体实施方式
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
图1A为依照本发明一实施例的像素阵列的上视示意图。为了方便说明，图1A仅绘示出像素阵列10中的2×3个像素结构的阵列，然本发明所属领域中具有通常知识者应可以理解，图1A的像素阵列10实际可由更多个像素结构排成所构成的阵列。图1C为图1A的像素阵列中像素结构的主像素电极以及次像素电极的配向方向的示意图，用以清楚说明图1A的实施例中的主像素电极以及次像素电极的配向方向。
请参照图1A，本实施例的像素阵列10包括多个扫描线SL1～SL2、多条数据线DL1～DL3以及多个像素结构100，且上述多个像素结构100与上述扫描线SL1～SL2以及上述数据线DL1～DL3电性连接。另外，本实施例的像素阵列10更包括多条信号线SNL1～SNL2，其中信号线SNL1～SNL2平行扫描线SL1～SL2设置，其中每一条信号线SNL1～SNL2位于相邻的两条扫描线SL1～SL2之间。
扫描线SL1～SL2以及信号线SNL1～SNL2的延伸方向与数据线DL1～DL3的延伸方向不相同，较佳的是扫描线SL1～SL2与信号线SNL1～SNL2的延伸方向与数据线DL1～DL3的延伸方向垂直。此外，扫描线SL1～SL2以及信号线SNL1～SNL2可以是位于相同或不相同的膜层，且两者之间彼此电性绝缘且不重叠。扫描线SL1～SL2与数据线DL1～DL3是分别位于不相同的膜层，且两者之间夹有绝缘层(未绘示)，且信号线SNL1～SNL2与数据线DL1～DL3是分别位于不相同的膜层，且两者之间夹有绝缘层(未绘示)。扫描线SL1～SL2以及数据线DL1～DL3主要用来传递驱动像素结构100的驱动信号。
此外，基于导电性的考量，扫描线SL1～SL2、信号线SNL1～SNL2与数据线DL1～DL3一般是使用金属材料，然本发明不限于此。根据其他实施例，扫描线SL1～SL2、信号线SNL1～SNL2与数据线DL1～DL3也可以使用其他导电材料，其例如是包括合金、金属氧化物、金属氮化物、金属氮氧化物、石墨烯、纳米炭管、其他合适的导电材料或是上述至少二者材料的堆叠层。
如图1A所示，本实施例的像素结构100包括控制元件T、主像素电极M1以及次像素电极S1。其中，每一个像素结构100的控制元件T与其中一条扫描线SL1～SL2以及其中一条数据线DL1～DL3电性连接。
像素结构100的控制元件T与扫描线SL1以及数据线DL1电性连接。在此，控制元件T例如是薄膜晶体管(ThinFilmTransistor，TFT)，其包括栅极、通道层、漏极以及源极，其中栅极与扫描线SL1电性连接，源极与数据线DL1电性连接。换言之，当有控制信号输入扫描线SL1时，扫描线SL1与栅极之间会电性导通；当有数据信号输入数据线DL1时，数据线DL1会与源极电性导通。本实施例的控制元件T可以是以底部栅极型薄膜晶体管为例，但本发明不限于此。于其他实施例中，控制元件T也可以是顶部栅极型薄膜晶体管。其中通道层的材料包括多晶硅、微晶硅、单晶硅、非晶硅、金属氧化物半导体材料、有机半导体材料、石墨烯、纳米炭管、或其他合适的材料、或是上述至少二种材料的堆叠层。
像素结构100的主像素电极M1经由开口C1与控制元件T电性连接，其中数据线DL1贯穿主像素电极M1的中央，以使主像素电极M1于数据线DL1的两侧具有四个配向区域MI～MIV，如图1A所示。具体来说，主像素电极M1是被信号线SNL1以及数据线DL1切分成四个配向区域MI～MIV，且配向区域MI～MIV的配向方向彼此不相同。在本实施例中，主像素电极M1的四个配向区域MI～MIV的配向方向分别依序例如是第一配向方向D1、第四配向方向D4、第二配向方向D2以及第三配向方向D3，然本发明不限于此。上述四个配向区域MI～MIV是藉由于主像素电极M1中形成不同方向的狭缝图案来达成。
像素结构100的次像素电极S1经由开口C2与控制元件T电性连接，且次像素电极S1与主像素电极M1分离开来，其中数据线DL1贯穿次像素电极S1的中央，以使次像素电极S1于数据线DL1的两侧具有四个配向区域SI～SIV，如图1A所示。具体来说，次像素电极S1被扫描线SL1以及数据线DL1切分成四个配向区域SI～SIV，且配向区域SI～SIV的配向方向彼此不相同。在本实施例中，次像素电极S1的四个配向区域SI～SIV的配向方向分别依序例如是第二配向方向D2、第三配向方向D3、第一配向方向D1以及第四配向方向D4，然本发明不限于此。上述四个配向区域SI～SIV是藉由于次像素电极S1中形成不同方向的狭缝图案来达成。
其中，像素结构100与相邻的像素结构电性绝缘，且相邻两像素结构具有间隙d，且间隙d分别位于相邻两数据线以及相邻两扫描线的中央，如图1A所示。除此之外，本实施例的主像素电极M1的长度LM小于次像素电极S1的长度LS，主像素电极M1的宽度WM等于次像素电极S1的宽度WS，即主像素电极M1的面积小于次像素电极S1的面积，然本发明不限于此。在其它实施例中，主像素电极M1的面积例如是等于次像素电极S1的面积。另外，图1B为图1A的像素结构的主像素电极以及次像素电极的狭缝图案的变化例的示意图。请同时参照图1A以及图1B，主像素电极M1以及次像素电极S1的狭缝图案的构形例如是对主像素电极M1以及次像素电极S1的块状电极上进行图案化，藉此在块状电极中形成多个狭缝，然本发明不限于此。
值得一提的是，于本实施例的像素阵列10中，在扫描线SL1～SL2的其中之一与邻接的一条信号线SNL1～SNL2之间且在任两条邻接的数据线DL1～DL3之间的传统像素定义区中具有配向定义区AD1。具体来说，配向定义区AD1包括四个配向区域(例如是：MIII/MIv/SI/SII为一组或MI/MII/SIII/SIV为一组)，其中位于配向定义区AD1内的四个配向区域具有相同的配向方向。且，像素结构100的主像素电极M1的任一个配向区域MI～MIV的配向方向会与邻接的次像素电极S1的配向区域SI～SIV的配向方向相同。
另一方面，像素结构100的主像素电极M1的四个配向区域与沿着扫描线SL1的延伸方向所相邻的像素结构的主像素电极的四个配向区域呈镜像对称排列，像素结构100的次像素电极S1的四个配向区域与沿着扫描线SL1的延伸方向所相邻的像素结构的次像素电极的四个配向区域呈镜像对称排列。据此，像素结构100的八个配向区域(即配向区域MI～MIV以及配向区域SI～SIV)与沿着扫描线SL1的延伸方向所相邻的像素结构的八个配向区域可呈镜像对称。
因此，当上述条件(即：主像素电极M1的四个配向区域MI～MIV的配向方向彼此不相同、次像素电极S1的四个配向区域SI～SIV的配向方向彼此不相同、配向定义区AD1内的四个配向区域(例如是：MIII/MIv/SI/SII或MI/MII/SIII/SIV)具有相同配向方向以及主像素电极M1的任一个配向区域MI～MIV的配向方向会与邻接的次像素电极S1的配向区域SI～SIV的配向方向相同，请参照图1C)皆被符合为前提下，本发明不限定主像素电极M1的四个配向区域MI～MIV的配向方向以及次像素电极S1的四个配向区域SI～SIV的配向方向，其可依需求进行调整。具体来说，对本实施例的像素结构100来说，主像素电极M1以及次像素电极S1皆具有多个缝隙(slits)ST，其中藉由改变主像素电极M1以及次像素电极S1中各个配向区域中由缝隙ST的延伸方向与数据线DL1延伸方向间所定义的夹角的角度，可达到调整主像素电极M1以及次像素电极S1中各个配向区域的配向方向。
基于上述，本实施例的像素阵列10藉由在配向定义区AD1具有相同配向方向的四个配向区域与让数据线DL1横跨像素结构100的主像素电极M1以及次像素电极S1的中央，使主像素电极M1的四个配向区域MI～MIV的配向方向彼此不相同以及使次像素电极S1的四个配向区域SI～SIV的配向方向彼此不相同，可减少在不同配向区域间的交界处产生的液晶分子排列不良的现象，进而避免因显示面板弯曲而在单一像素结构内产生的黑色条纹，使显示画面时具有较好的穿透率。
图2为图1A的像素阵列的像素结构的一种变化例的示意图。具体来说，图1A的像素阵列10的像素结构100所具有的主像素电极M1以及次像素电极S1分别被图2所示的主像素电极M1’以及次像素电极S1’取代，其中图1A的主像素电极M1以及次像素电极S1与图2的主像素电极M1’以及次像素电极S1’之间的差异之处仅在于：图2的主像素电极M1’的面积例如是等于次像素电极S1’的面积；也就是说，图1A的像素阵列10中其它构件间的配置关系以及各配向区域的配向方向的相对关系没有改变。
如图2所示，本实施例的主像素电极M1’的长度LM等于次像素电极S1’的长度LS，主像素电极M1’的宽度WM等于次像素电极S1’的宽度WS，故主像素电极M1’的面积等于次像素电极S1’的面积。基于此，以扫描线SL1的延伸方向为基准，主像素电极M1’的四个配向区域与次像素电极S1’的四个配向区域可呈镜像对称。
图3为依照本发明另一实施例的像素阵列的上视示意图。为了清楚说明，图3的实施例中的主像素电极以及次像素电极将不再绘示出狭缝图案，而是直接以配向方向D1～D4来表示。请参照图3，本实施例的像素阵列20包括多个扫描线SL1～SL2、多条信号线SNL1～SNL2、多条数据线DL1～DL3以及多个像素结构200，其中像素结构200具有控制元件T、主像素电极M2以及次像素电极S2，且在扫描线SL1～SL2的其中之一与邻接的一条信号线SNL1～SNL2之间且在任两条邻接的数据线DL1～DL3之间的传统像素定义区中具有配向定义区AD2。本实施例的像素阵列20与上述图1A的像素阵列10相似，故相同或相似的元件以相同的或相似的符号表示，且不再重复说明。像素阵列20与像素阵列10的主要差异处在于，像素阵列20以像素结构200以及配向定义区AD2取代像素结构100以及配向定义区AD1。更具体来说，像素阵列20是以像素结构200中的主像素电极M2以及次像素电极S2取代图1A的像素结构100中的主像素电极M1以及次像素电极S1，并以配向定义区AD2取代图1A的像素阵列10的配向定义区AD1。
如图3所示，像素结构200的主像素电极M2经由开口C1与控制元件T电性连接，其中数据线DL1贯穿主像素电极M2的中央，以使主像素电极M2于数据线DL1的两侧具有四个配向区域MI～MIV。具体来说，主像素电极M2是被信号线SNL1以及数据线DL1切分成四个配向区域MI～MIV，且配向区域MI～MIV的配向方向彼此不相同。在本实施例中，主像素电极M2的四个配向区域MI～MIV的配向方向分别依序例如是第二配向方向D2、第四配向方向D4、第一配向方向D1以及第三配向方向D3，然本发明不限于此。
像素结构200的次像素电极S2经由开口C2与控制元件T电性连接，且次像素电极S2与主像素电极M2分离开来，其中数据线DL1贯穿次像素电极S2的中央，以使次像素电极S2于数据线DL1的两侧具有四个配向区域SI～SIV，如图3所示。具体来说，次像素电极S2被扫描线SL1以及数据线DL1切分成四个配向区域SI～SIV，且配向区域SI～SIV的配向方向彼此不相同。在本实施例中，次像素电极S2的四个配向区域SI～SIV的配向方向分别依序例如是第二配向方向D2、第四配向方向D4、第一配向方向D1以及第三配向方向D3，然本发明不限于此。此外，像素结构200与相邻的像素结构电性绝缘，且相邻两像素结构具有间隙d，且间隙d分别位于相邻两数据线以及相邻两扫描线的中央，如图3所示。
值得一提的是，于本实施例的像素阵列20中，配向定义区AD2包括四个配向区域(例如是：MIII/MIv/SI/SII为一组或MI/MII/SIII/SIV为一组)，其中位于配向定义区AD2内的四个配向区域具有两种不同的配向方向。具体来说，上述具有两种不同的配向方向的四个配向区域例如是以垂直分布方式配置。且，像素结构200的主像素电极M2的任一个配向区域MI～MIV的配向方向会与邻接的次像素电极S2的配向区域SI～SIV的配向方向不相同。
另一方面，像素结构200的主像素电极M2的四个配向区域与沿着扫描线SL1的延伸方向所相邻的像素结构的主像素电极的四个配向区域呈镜像对称排列，像素结构200的次像素电极S2的四个配向区域与沿着扫描线SL1的延伸方向所相邻的像素结构的次像素电极的四个配向区域呈镜像对称排列。据此，像素结构200的八个配向区域(即配向区域MI～MIV以及配向区域SI～SIV)与沿着扫描线SL1的延伸方向所相邻的像素结构的八个配向区域可呈镜像对称。
因此，在符合上述条件(即：主像素电极M2的四个配向区域MI～MIV的配向方向彼此不相同、次像素电极S2的四个配向区域SI～SIV的配向方向彼此不相同、配向定义区AD2内的四个配向区域(例如是：MIII/MIv/SI/SII或MI/MII/SIII/SIV)具有两种不同配向方向以垂直分布方式配置以及主像素电极M2的任一个配向区域MI～MIV的配向方向会与邻接的次像素电极S2的配向区域SI～SIV的配向方向不相同)为前提下，本发明不限定主像素电极M2的四个配向区域MI～MIV的配向方向以及次像素电极S2的四个配向区域SI～SIV的配向方向，其可依需求进行调整，且配向方向的调整方法与图1A的实施例的调整方法相同或相似，故不再赘述。
基于上述，本实施例的像素阵列20藉由在配向定义区AD2具有两种配向方向的四个配向区域以及让数据线DL1～DL3横跨像素结构200的主像素电极M2以及次像素电极S2的中央，使主像素电极M2的四个配向区域MI～MIV的配向方向彼此不相同以及使次像素电极S2的四个配向区域SI～SIV的配向方向彼此不相同，可减少在像素结构200中不同配向区域间的交界处产生的液晶分子排列不良的现象并提高液晶分子排列的稳定性，进而避免因显示面板弯曲而在单一像素结构内产生的黑色条纹，使显示画面时具有较好的穿透率以及对比值。
图4为图3的像素阵列的像素结构的一种变化例的示意图。具体来说，图3的像素阵列20的像素结构200所具有的主像素电极M2以及次像素电极S2分别被图4所示的主像素电极M2’以及次像素电极S2’取代，其中图3的主像素电极M2以及次像素电极S2与图4的主像素电极M2’以及次像素电极S2’之间的差异之处仅在于：图4的主像素电极M2’的面积例如是等于次像素电极S2’的面积，也就是说，图3的像素阵列20中其它构件间的配置关系以及各配向区域的配向方向的相对关系没有改变。
如图4所示，本实施例的主像素电极M2’的长度LM等于次像素电极S2’的长度LS，主像素电极M2’的宽度WM等于次像素电极S2’的宽度WS，因此主像素电极M2’的面积等于次像素电极S2’的面积。基于此，在正投影的视角上，主像素电极M2’与次像素电极S2’具有相同的配向区域，即配向区域MI～MIV分别对应地与配向区域SI～SIV具有相同的配向方向。
图5为依照本发明另一实施例的像素阵列的上视示意图。请参照图5，本实施例的像素阵列30包括多个扫描线SL1～SL2(包括第一扫描线SL1与第二扫描线SL2)、多条信号线SNL1～SNL2(包括第一信号线SNL1与第二信号线SNL2)、多条数据线DL1～DL3(包括第一数据线DL1与第二数据线DL2)以及多个像素结构(包括第一像素结构300a与第二像素结构300b)。第一信号线SNL1及第二信号线SNL2平行第一扫描线SL1以及第二扫描线SL2而设置。其中，第一像素结构300a与第一扫描线SL1以及第一数据线DL1电性连接，第二像素结构300b与第二扫描线SL2以及第二数据线DL2电性连接，且在扫描线SL1～SL2的其中之一与邻接的一条信号线SNL1～SNL2之间且在任两条邻接的数据线DL1～DL3之间的传统像素定义区中具有配向定义区AD2。本实施例的像素阵列30与上述图3的像素阵列20相似，故相同或相似的元件以相同的或相似的符号表示，且不再重复说明。像素阵列30与像素阵列20的主要差异处在于，像素阵列30是以第一像素结构300a与第二像素结构300b取代图3的像素阵列20的像素结构200，在一实施例中，像素阵列30可同时存在第一像素结构300a及第二像素结构300b，在其他实施例中，依照设计的考量，例如走线的一致性，在像素阵列30中，也可仅存在第一像素结构300a或仅存在第二像素结构300b，本发明不以此为限。
如图5所示，第一像素结构300a具有第一控制元件Ta、第一主像素电极M3a以及第一次像素电极S3a。其中，第一像素结构300a的第一控制元件Ta与第一扫描线SL1以及第一数据线DL1电性连接。本实施例中第一像素结构300a的第一控制元件Ta与上述图3的像素结构200的控制元件T为相同或相似结构的元件，因此不再重复说明。
第一像素结构300a的第一主像素电极M3a经由开口C1与第一控制元件Ta电性连接，其中第一数据线DL1贯穿第一主像素电极M3a的中央，以使第一主像素电极M3a于第一数据线DL1的两侧具有四个配向区域MaI～MaIV，如图5所示。具体来说，第一主像素电极M3a是被第一信号线SNL1以及第一数据线DL1切分成四个配向区域MaI～MaIV，且配向区域MaI～MaIV的配向方向彼此不相同。在本实施例中，第一主像素电极M3a的四个配向区域MaI～MaIV的配向方向分别依序例如是第三配向方向D3、第四配向方向D4、第一配向方向D1以及第二配向方向D2，然本发明不限于此。
第一像素结构300a的第一次像素电极S3a经由开口C2与第一控制元件Ta电性连接，且第一次像素电极S3a与第一主像素电极M3a分离开来，其中第一数据线DL1贯穿第一次像素电极S3a的中央，以使第一次像素电极S3a于第一数据线DL1的两侧具有四个配向区域SaI～SaIV，如图5所示。具体来说，第一次像素电极S3a被第一扫描线SL1以及第一数据线DL1切分成四个配向区域SaI～SaIV，且配向区域SaI～SaIV的配向方向彼此不相同。在本实施例中，第一次像素电极S3a的四个配向区域SaI～SaIV的配向方向分别依序例如是第二配向方向D2、第一配向方向D1、第四配向方向D4以及第三配向方向D3，然本发明不限于此。如图5所示，第一像素结构300a的第一主像素电极M3a的任一个配向区域MbI～MaIV的配向方向会与邻接的第一次像素电极S3a的配向区域SaI～SaIV的配向方向不相同。此外，请参照图5，第一像素结构300a与相邻的像素结构电性绝缘，且相邻两像素结构具有间隙d，且间隙d分别位于相邻两数据线以及相邻两扫描线的中央。
如图5所示，第二像素结构300b具有第二控制元件Tb、第二主像素电极M3b以及第二次像素电极S3b。其中，第二像素结构300b的第二控制元件Tb与第二扫描线SL2以及第二数据线DL2电性连接。本实施例中第二像素结构300b的第二控制元件Tb与上述图3的像素结构200的控制元件T为相似结构的元件，因此不再重复说明。其中，第二数据线DL2贯穿第二像素结构300b的中央，使第二像素结构300b于第二数据线DL2的两侧分别具有第二主像素电极M3b以及第二次像素电极S3b，且第二主像素电极M3b以及第二次像素电极S3b彼此分离开来。换言之，第二数据线DL2贯穿第二次像素电极S3b和第二主像素电极M3b的邻接处，也就是第二像素结构300b的中央。
第二像素结构300b的第二主像素电极M3b经由开口C3与第二控制元件Tb电性连接，其中第二信号线SNL2贯穿第二主像素电极M3b的中央，也就是第二像素结构300b的中央，以使第二主像素电极M3b于第二信号线SNL2的两侧具有四个配向区域MbI～MbIV，如图5所示。具体来说，第二主像素电极M3b是被第二信号线SNL2以及第二数据线DL2切分成四个配向区域MbI～MbIV，其中配向区域MbI～MbIV之间具有四种不同的配向方向。本实施例中，第二主像素电极M3b的四个配向区域MbI～MbIV的配向方向分别依序例如是第三配向方向D3、第四配向方向D4、第二配向方向D2以及第一配向方向D1，然本发明不限于此。
第二像素结构300b的第二次像素电极S3b经由开口C4与第二控制元件Tb电性连接，且第二次像素电极S3b与第二主像素电极M3b分离开来，其中的中央第二信号线SNL2贯穿第二次像素电极S3b的中央，也就是第二像素结构300b的中央，以使第二次像素电极S3b于第二信号线SNL2的两侧具有四个配向区域SbI～SbIV，如图5所示。具体来说，第二次像素电极S3b被第二信号线SNL2以及第二数据线DL2切分成四个配向区域SbI～SbIV，其中配向区域SbI～SbIV之间具有四种不同的配向方向。在本实施例中，第二次像素电极S3b的四个配向区域SbI～SbIV的配向方向分别依序例如是第四配向方向D4、第三配向方向D3、第一配向方向D1以及第二配向方向D2，然本发明不限于此。其中，第二像素结构300b的第二主像素电极M3b的任一个配向区域MbI～MbIV的配向方向会与邻接的第二次像素电极S3b的配向区域SbI～SbIV的配向方向不相同，如图5所示。
除此之外，在本实施例中，第一像素结构300a的第一主像素电极M3a的长度LM等于第一次像素电极S3a的长度LS，第一主像素电极M3a的宽度WM等于第一次像素电极S3a的宽度WS；且第二像素结构300b的第二主像素电极M3b的长度LM’等于第二次像素电极S3b的长度LS’，第二主像素电极M3b的宽度WM’等于第二次像素电极S3b的宽度WS’。换言之，第一主像素电极M3a的面积等于第一次像素电极S3a的面积，且第二主像素电极M3b的面积等于第二次像素电极S3b的面积。
因此，在符合上述条件(即：第一像素结构300a的第一主像素电极M3a的四个配向区域MaI～MaIV的配向方向彼此不相同、第一次像素电极S3a的四个配向区域SaI～SaIV的配向方向彼此不相同、第二像素结构300b的第二主像素电极M3b的四个配向区域MbI～MbIV中具有四种不同的配向方向、第二次像素电极S3b的四个配向区域SbI～SbIV中具有四种不同的配向方向。配向定义区AD2内的四个配向区域(例如是：MaIII/SaI/SbIII/SbIV(如图5所示)、MaI/SaIII/SbI/SbII、MaII/SaIV/MbI/MbII或MaIV/SaII/MbIII/MbIV)具有两种不同配向方向以垂直分布方式配置、第一主像素电极M3a的任一个配向区域MaI～MaIV的配向方向会与邻接的第一次像素电极S3a的配向区域SaI～SaIV的配向方向不相同以及第二主像素电极M3b的任一个配向区域MbI～MbIV的配向方向会与邻接的第二次像素电极S3b的配向区域SbI～SbIV的配向方向不相同)为前提下，本发明不限定第一主像素电极M3a的四个配向区域MaI～MaIV的配向方向、第一次像素电极S2的四个配向区域SaI～SaIV、第二主像素电极M3b的四个配向区域MbI～MbIV以及第二次像素电极S3b的四个配向区域SbI～SbIV的配向方向，其可依需求进行调整，且配向方向的调整方法与图1A的实施例的调整方法相同或相似，故不再赘述。
基于上述，本实施例的像素阵列30藉由在配向定义区AD2具有两种配向方向的四个配向区域以及让数据线横跨像素结构的第一主像素电极M3a、第一次像素电极S3a、第二主像素300b的中央，使第一主像素电极M3a的四个配向区域MaI～MaIV的配向方向彼此不相同、第一次像素电极S3a的四个配向区域SaI～SaIV的配向方向彼此不相同、第二主像素电极M3b的四个配向区域MbI～MbIV中具有四种不同的配向方向以及第二次像素电极S3b的四个配向区域SbI～SbIV中具有四种不同的配向方向，可减少在像素结构中不同配向区域间的交界处产生的液晶分子排列不良的现象并提高液晶分子排列的稳定性，进而避免因显示面板弯曲而在单一像素结构内产生的非对称性光学表现，使显示画面时具有较好的穿透率以及对比值，另外，在一实施例中，像素阵列30例如是可同时存在第一像素结构300a及像素结构300b；在其他实施例中，依照设计的考量，例如走线的一致性，在像素阵列30中，也可仅存在第一像素结构300a或仅存在第二像素结构300b，本发明不以此为限。
图6为依照本发明另一实施例的像素阵列的上视示意图。请参照图6，本实施例的像素阵列40包括多个扫描线SL1～SL2、多条信号线SNL1～SNL2、多条数据线DL1～DL3以及多个像素结构400，其中像素结构400具有控制元件T、主像素电极M4以及次像素电极S4，且在扫描线SL1～SL2的其中之一与邻接的一条信号线SNL1～SNL2之间且在任两条邻接的数据线DL1～DL3之间的传统像素定义区中具有配向定义区AD1或配向定义区AD2。本实施例的像素阵列40与上述图1A的像素阵列10相似，故相同或相似的元件以相同的或相似的符号表示，且不再重复说明。像素阵列40与像素阵列10的主要差异处在于，像素阵列40以像素结构400以及配向定义区AD1-AD2取代像素结构100以及配向定义区AD1。更具体来说，像素阵列40是以像素结构400中的主像素电极M4以及次像素电极S4取代图1A的像素结构100中的主像素电极M1以及次像素电极S1，且相较于图1A的像素阵列10仅具有配向定义区AD1，本实施例的像素阵列40同时具有配向定义区AD1以及配向定义区AD2。
如图6所示，像素结构400的主像素电极M4经由开口C1与控制元件T电性连接，其中数据线DL1贯穿主像素电极M4的中央，以使主像素电极M4于数据线DL1的两侧具有四个配向区域MI～MIV。具体来说，主像素电极M4是被信号线SNL1以及数据线DL1切分成四个配向区域MI～MIV，且配向区域MI～MIV的配向方向彼此不相同。在本实施例中，主像素电极M4的四个配向区域MI～MIV的配向方向分别依序例如是第一配向方向D1、第四配向方向D4、第二配向方向D2以及第三配向方向D3，然本发明不限于此。
像素结构400的次像素电极S4经由开口C2与控制元件T电性连接，且次像素电极S4与主像素电极M4分离开来，其中数据线DL1贯穿次像素电极S4的中央，以使次像素电极S4于数据线DL1的两侧具有四个配向区域SI～SIV，如图6所示。具体来说，次像素电极S4被扫描线SL1以及数据线DL1切分成四个配向区域SI～SIV，且配向区域SI～SIV的配向方向彼此不相同。在本实施例中，次像素电极S4的四个配向区域SI～SIV的配向方向分别依序例如是第三配向方向D3、第二配向方向D2、第四配向方向D4以及第一配向方向D1，然本发明不限于此。
此外，本实施例的主像素电极M4的长度LM等于次像素电极S4的长度LS，主像素电极M4的宽度WM等于次像素电极S4的宽度WS。也就是说，本实施例中的主像素电极M4的面积等于次像素电极S4的面积。
值得一提的是，于本实施例的像素阵列40中，在任两条邻接的信号线SNL1～SNL2和扫描线SL1～SL2之间，以及在任两条邻接的数据线DL1～DL3之间具有一个配向定义区AD1以及一个配向定义区AD2，且配向定义区AD1以及配向定义区AD2沿着数据线DL1～DL3的延伸方向排列。具体来说，位于配向定义区AD1内的四个配向区域(例如是：MIII/MIv/SI/SII为一组或MI/MII/SIII/SIV为一组)具有相同的配向方向；且位于配向定义区AD2(例如是：MIII/MIv/SI/SII为一组或MI/MII/SIII/SIV为一组)内的四个配向区域具有两种不同的配向方向，其以垂直分布方式配置。此外，像素结构400的主像素电极M4的任一个配向区域MI～MIV的配向方向会与邻接的次像素电极S4的配向区域SI～SIV的配向方向不相同。
另一方面，像素结构400的主像素电极M4的四个配向区域与沿着扫描线SL1的延伸方向所相邻的像素结构的主像素电极的四个配向区域呈镜像对称排列，像素结构400的次像素电极S4的四个配向区域与沿着扫描线SL1的延伸方向所相邻的像素结构的次像素电极的四个配向区域呈镜像对称排列，且主像素电极M4的四个配向区域与次像素电极S4的四个配向区域呈点对称排列。据此，像素结构400的八个配向区域(即配向区域MI～MIV以及配向区域SI～SIV)与沿着扫描线SL1的延伸方向所相邻的像素结构的八个配向区域可呈镜像对称。
因此，在符合上述条件(即：主像素电极M4的四个配向区域MI～MIV的配向方向彼此不相同、次像素电极S4的四个配向区域SI～SIV的配向方向彼此不相同、在任两条邻接的信号线SNL1～SNL2和扫描线SL1～SL2之间，以及在任两条邻接的数据线DL1～DL3之间具有一个配向定义区AD1以及一个配向定义区AD2；其中配向定义区AD1内的四个配向区域(例如是：MIII/MIv/SI/SII或MI/MII/SIII/SIV)具有相同配向方向且配向定义区AD2内的四个配向区域(例如是：MIII/MIv/SI/SII或MI/MII/SIII/SIV)具有两种不同配向方向以垂直分布方式配置以及主像素电极M4的任一个配向区域MI～MIV的配向方向会与邻接的次像素电极S4的配向区域SI～SIV的配向方向不相同)为前提下，本发明不限定主像素电极M4的四个配向区域MI～MIV的配向方向以及次像素电极S4的四个配向区域SI～SIV的配向方向，其可依需求进行调整，且配向方向的调整方法与图1A的实施例的调整方法相同或相似，故不再赘述。
基于上述，本实施例的像素阵列40藉由配向定义区AD1以及配向定义区AD2的特定架构以及让数据线横跨像素结构400的主像素电极M4以及次像素电极S4的中央，使主像素电极M4的四个配向区域MI～MIV的配向方向彼此不相同以及使次像素电极S4的四个配向区域SI～SIV的配向方向彼此不相同，可减少在像素结构400中不同配向区域间的交界处产生的液晶分子排列不良的现象并提高液晶分子排列的稳定性，进而避免因显示面板弯曲而在单一像素结构内产生的非对称性光学表现，使显示画面时具有较好的穿透率以及对比值。
图7为依照本发明一实施例的像素阵列中的像素结构与彩色滤光图案的上视示意图。请参照图7，本实施例的像素阵列10’包括多个扫描线SL1～SL3、多条信号线SNL1～SNL3、多条数据线DL1～DL3以及多个像素结构100。其中，本实施例的像素阵列10’与上述图1A的像素阵列10相似，故相同或相似的元件以相同的或相似的符号表示，且不再重复说明。相较于图1A的像素阵列10为2×3个像素结构的阵列，本实施例的像素阵列10’与图1A的像素阵列10的主要差异处在于，本实施例的像素阵列10’为3×3个像素结构的阵列，且更包括多个彩色滤光图案50，本发明所属领域中具有通常知识者应可以理解，图7的像素阵列10’实际上可由更多个像素结构排成所构成的阵列。请参照图7，本实施例的像素阵列10’的彩色滤光图案50对应于像素结构100设置，且每一数据线DL1～DL3对应其中一个彩色滤光图案50的中央设置。换言之，在本实施例中，像素阵列10’的彩色滤光图案50是沿着扫描线的SL1～SL3延伸方向排列。此外，彩色滤光图案50例如是包括红、绿、蓝色滤光图案，其中彩色滤光图案50可设置于和像素结构100同一基板，例如COA(colorfilteronarraly)的型态，亦或是设置在另一基板，本发明不以此为限。
图8为依照本发明另一实施例的像素阵列中的像素结构与彩色滤光图案的上视示意图。请参照图8，本实施例的像素阵列10”包括多个扫描线SL1～SL3、多条信号线SNL1～SNL3、多条数据线DL1～DL3、多个像素结构100以及多个彩色滤光图案50，其中彩色滤光图案50对应像素结构100设置。本实施例的像素阵列10”与上述图7的像素阵列10’相似，故相同或相似的元件以相同的或相似的符号表示，且不再重复说明。本实施例的像素阵列10”与图7的像素阵列10’的主要差异处在于，本实施例中，像素阵列10”的彩色滤光图案50是沿着数据线DL1～DL3的延伸方向排列，其中彩色滤光图案50可设置于和像素结构100同一基板，例如COA(colorfilteronarraly)的型态，亦或是设置再另一基板，本发明不以此为限。
图9为依照本发明一实施例的像素阵列中的像素结构与彩色滤光图案的上视示意图。请参照图9，本实施例的像素阵列30’包括多个扫描线SL1～SL2(包括第一扫描线SL1与第二扫描线SL2)、多条信号线SNL1～SNL2(包括第一信号线SNL1与第二信号线SNL2)、多条数据线DL1～DL3(包括第一数据线DL1与第二数据线DL2)以及多个像素结构(包括第一像素结构300a与第二像素结构300b)。其中，本实施例的像素阵列30’与上述图5的像素阵列30相似，故相同或相似的元件以相同的或相似的符号表示，且不再重复说明。相较于图5的像素阵列30为2×3个像素结构的阵列，本实施例的像素阵列30’与图5的像素阵列30的主要差异处在于，本实施例的像素阵列30’为3×3个像素结构的阵列，且更包括多个彩色滤光图案50a～50c(包括第一彩色滤光图案50a与第二彩色滤光图案50b)，本发明所属领域中具有通常知识者应可以理解，图9的像素阵列30’实际上可由更多个像素结构排成所构成的阵列。请参照图9，本实施例的像素阵列30’的第一彩色滤光图案50a例如是对应该第一像素结构300a设置，其中第一数据线DL1对应第一彩色滤光图案50a的中央设置；以及第二彩色滤光图案50b例如是对应第二像素结构300b设置，其中第二数据线DL2对应第二彩色滤光图案50b的中央设置。换言之，在本实施例中，像素阵列30’的彩色滤光图案50a～50c是沿着扫描线的SL1～SL3延伸方向排列。此外，彩色滤光图案50a～50c例如是包括红、绿、蓝色滤光图案，其中彩色滤光图案50a～50c可设置于和像素结构300a、300b同一基板，例如COA(colorfilteronarraly)的型态，亦或是设置在另一基板，本发明不以此为限。
图10为依照本发明另一实施例的像素阵列中的像素结构与彩色滤光图案的上视示意图。请参照图10，本实施例的像素阵列30”包括多个扫描线SL1～SL2(包括第一扫描线SL1与第二扫描线SL2)、多条信号线SNL1～SNL2(包括第一信号线SNL1与第二信号线SNL2)、多条数据线DL1～DL3(包括第一数据线DL1与第二数据线DL2)、多个像素结构(包括第一像素结构300a与第二像素结构300b)以及多个彩色滤光图案50a～50c(包括第一彩色滤光图案50a与第二彩色滤光图案50b)，其中第一彩色滤光图案50a、第二彩色滤光图案50b以及第三彩色滤光图案50c是沿着数据线DL1～DL3的延伸方向排列，其中彩色滤光图案50a～50c可设置于和像素结构300a、300b同一基板，例如COA(colorfilteronarraly)的型态，亦或是设置在另一基板，本发明不以此为限。
综上所述，本发明的像素阵列藉由数据线、扫描线、信号线、主像素电极以及次像素电极之间的特定配置方式，使主像素电极与次像素电极分别具有四个配向区域，且上述四个配向区域彼此间具有不同的液晶倾倒方向，可减少在上述四个配向区域的交界处产生液晶分子排列不良，进而避免因显示面板弯曲而在单一像素结构内产生的非对称性光学表现(例如：黑色条纹)。另一方面，上述特定配置方式亦同时确保稳定的液晶分子排列，提高像素阵列的穿透率以及改善对比值。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (16)

1.一种像素阵列，其特征在于，包括：
多条扫描线以及多条数据线；
多个像素结构，与该些扫描线以及该些数据线电性连接，其中每一像素结构包括：
一控制元件，与其中一条扫描线以及其中一条数据线电性连接；
一主像素电极，与该控制元件电性连接，其中所述数据线贯穿该主像素电极的中央，以使该主像素电极于该数据线的两侧具有四个配向区域；以及
一次像素电极，与该控制元件电性连接且与该主像素电极分离开来，其中所述数据线贯穿该次像素电极的中央，以使该次像素电极于该数据线的两侧具有四个配向区域，其中该像素结构与相邻的该像素结构电性绝缘，且相邻两像素结构具有一间隙，且该间隙分别位于相邻两数据线以及相邻两扫描线的中央。
2.根据权利要求1所述的像素阵列，其特征在于，更包括多个彩色滤光图案，对应该些像素结构设置，其中每一数据线对应其中一个彩色滤光图案的中央设置。
3.根据权利要求1所述的像素阵列，其特征在于，更包括多个彩色滤光图案，对应该些像素结构设置，其中该些彩色滤光图案是沿着该数据线的延伸方向排列。
4.根据权利要求1所述的像素阵列，其特征在于，更包括多条信号线，平行该些扫描线设置，其中每一条信号线位于相邻的两条扫描线之间。
5.根据权利要求4所述的像素阵列，其特征在于：
所述像素结构的主像素电极被该信号线以及该数据线切分成所述四个配向区域，所述主像素电极的四个配向区域的配向方向不相同，且
所述像素结构的次像素电极被该扫描线以及该数据线切分成所述四个配向区域，所述次像素电极的四个配向区域的配向方向不相同。
6.根据权利要求4所述的像素阵列，其特征在于，在该些扫描线的其中之一与邻接的一条信号线之间且在任两条邻接的数据线之间的四个配向区域的配向方向相同。
7.根据权利要求5所述的像素阵列，其特征在于，所述像素结构的主像素电极的任一个配向区域的配向方向与邻接的次像素电极的配向区域的配向方向相同。
8.根据权利要求5所述的像素阵列，其特征在于：
所述像素结构的主像素电极的四个配向区域的配向方向不相同且其次像素电极的四个配向区域的配向方向不相同，且
所述主像素电极的四个配向区域与所述次像素电极的四个配向区域呈点对称排列。
9.根据权利要求4所述的像素阵列，其特征在于，在该些扫描线的其中之一与邻接的一条信号线之间且在任两条邻接的数据线之间的四个配向区域内具有两种配向方向。
10.根据权利要求9所述的像素阵列，其特征在于，所述像素结构的主像素电极的任一个配向区域的配向方向与邻接的次像素电极的配向区域的配向方向不相同。
11.根据权利要求9所述的像素阵列，其特征在于：
所述像素结构的主像素电极的四个配向区域的配向方向不相同且其次像素电极的四个配向区域的配向方向不相同，且
相邻的两个像素结构的主像素电极的四个配向区域呈镜像对称排列，且相邻的两个像素结构的次像素电极的四个配向区域呈镜像对称排列。
12.根据权利要求9所述的像素阵列，其特征在于：
所述像素结构的主像素电极的四个配向区域的配向方向不相同且其次像素电极的四个配向区域的配向方向不相同，且
所述像素结构的主像素电极的四个配向区域呈点对称排列，且所述像素结构的次像素电极的四个配向区域呈点对称排列。
13.一种像素阵列，其特征在于，包括：
一第一扫描线、一第二扫描线、一第一数据线、一第二数据线、一第一信号线以及一第二信号线，其中该第一信号线及该第二信号线平行该第一扫描线以及该第二扫描线设置，；
一第一像素结构，与该第一扫描线以及该第一数据线电性连接，其中该第一像素结构包括：
一第一控制元件，与该第一扫描线以及该第一数据线电性连接；
一第一主像素电极，与该第一控制元件电性连接，其中所述第一数据线贯穿该第一主像素电极的中央，以使该第一主像素电极于该第一数据线的两侧具有四个配向区域；以及
一第一次像素电极，与该第一控制元件电性连接且与该第一主像素电极分离开来，其中所述第一数据线贯穿该第一次像素电极的中央，以使该第一次像素电极于该第一数据线的两侧具有四个配向区域；
一第二像素结构，与该第二扫描线以及该第二数据线电性连接，其中该第二像素结构包括：
一第二控制元件，与该第二扫描线以及该第二数据线电性连接，且该第二数据线贯穿该第二像素结构的中央，将该第二像素结构分成一第二主像素电极以及一第二次像素电极；
该第二主像素电极，与该第二控制元件电性连接，其中所述第二信号线贯穿该第二主像素电极的中央，以使该第二主像素电极于该第二信号线的两侧具有四个配向区域；以及
该第二次像素电极，与该第二控制元件电性连接且与该第二主像素电极分离开来，其中所述第二信号线贯穿该第二次像素电极的中央，以使该第二次像素电极于该第二信号线的两侧具有四个配向区域。
14.根据权利要求13所述的像素阵列，其特征在于，更包括：
一第一彩色滤光图案，对应该第一像素结构设置，其中该第一数据线对应该第一彩色滤光图案的中央设置；以及
一第二彩色滤光图案，对应该第二像素结构设置，其中该第二数据线对应该第二彩色滤光图案的中央设置。
15.根据权利要求13所述的像素阵列，其特征在于，更包括:
一第一彩色滤光图案以及一第二彩色滤光图案，且该第一彩色滤光图案以及该第二彩色滤光图案是沿着该第一数据线以及该第二数据线的延伸方向排列。
16.根据权利要求13所述的像素阵列，其特征在于：
该第一像素结构的该第一主像素电极被该第一信号线以及该第一数据线切分成四个配向区域，该第一主像素电极的四个配向区域的配向方向不相同，
该第一像素结构的该第一次像素电极被该第一扫描线以及该第一数据线切分成四个配向区域，该第一次像素电极的四个配向区域的配向方向不相同，
该第二像素结构的该第二主像素电极的该四个配向区域位于该第二数据线的一侧，且具有四个不同的配向方向，且
该第二像素结构的该第二次像素电极的该四个配向区域位于该第二数据线的另一侧，且具有四个不同的配向方向。
CN201510717074.1A 2015-08-28 2015-10-29 像素阵列 Expired - Fee Related CN105278191B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104128249 2015-08-28
TW104128249A TWI571685B (zh) 2015-08-28 2015-08-28 畫素陣列

Publications (2)

Publication Number Publication Date
CN105278191A true CN105278191A (zh) 2016-01-27
CN105278191B CN105278191B (zh) 2018-07-31

Family

ID=55147472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510717074.1A Expired - Fee Related CN105278191B (zh) 2015-08-28 2015-10-29 像素阵列

Country Status (2)

Country Link
CN (1) CN105278191B (zh)
TW (1) TWI571685B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106353939A (zh) * 2016-10-17 2017-01-25 友达光电股份有限公司 像素单元及其显示面板
CN111427199A (zh) * 2020-04-09 2020-07-17 深圳市华星光电半导体显示技术有限公司 像素器件及显示面板
CN111474789A (zh) * 2020-05-13 2020-07-31 深圳市华星光电半导体显示技术有限公司 一种阵列基板及液晶显示面板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI753527B (zh) 2020-08-12 2022-01-21 友達光電股份有限公司 顯示裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101359141A (zh) * 2007-08-01 2009-02-04 三星电子株式会社 显示装置
US20090180065A1 (en) * 2006-08-08 2009-07-16 Te-Wei Chan Array Panel
US20140327864A1 (en) * 2009-12-11 2014-11-06 Au Optronics Corporation Pixel structure
CN104280947A (zh) * 2013-07-12 2015-01-14 三星显示有限公司 液晶显示器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3895600B2 (ja) * 2002-01-04 2007-03-22 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置
TWI367380B (en) * 2007-11-28 2012-07-01 Au Optronics Corp Liquid crystal display element and pixel structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090180065A1 (en) * 2006-08-08 2009-07-16 Te-Wei Chan Array Panel
CN101359141A (zh) * 2007-08-01 2009-02-04 三星电子株式会社 显示装置
US20140327864A1 (en) * 2009-12-11 2014-11-06 Au Optronics Corporation Pixel structure
CN104280947A (zh) * 2013-07-12 2015-01-14 三星显示有限公司 液晶显示器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106353939A (zh) * 2016-10-17 2017-01-25 友达光电股份有限公司 像素单元及其显示面板
US10473994B2 (en) 2016-10-17 2019-11-12 Au Optronics Corp. Pixel unit and display panel
CN111427199A (zh) * 2020-04-09 2020-07-17 深圳市华星光电半导体显示技术有限公司 像素器件及显示面板
CN111474789A (zh) * 2020-05-13 2020-07-31 深圳市华星光电半导体显示技术有限公司 一种阵列基板及液晶显示面板
WO2021227228A1 (zh) * 2020-05-13 2021-11-18 深圳市华星光电半导体显示技术有限公司 一种阵列基板及液晶显示面板
US11782317B2 (en) 2020-05-13 2023-10-10 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and liquid crystal display panel

Also Published As

Publication number Publication date
TWI571685B (zh) 2017-02-21
TW201708913A (zh) 2017-03-01
CN105278191B (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
CN102736292B (zh) 液晶显示装置
CN103217843B (zh) 阵列基板及其制造方法和液晶面板
CN103048838B (zh) 一种阵列基板、液晶显示面板及驱动方法
CN102566181B (zh) 显示面板
CN102566162B (zh) 显示面板
CN104656331A (zh) 显示面板
CN102902119B (zh) 液晶显示面板
CN101630100A (zh) 显示设备和驱动方法
CN105278191A (zh) 像素阵列
TW201346410A (zh) 顯示面板
CN104635395A (zh) 一种平板显示装置
CN106094272A (zh) 一种显示基板、其制作方法及显示装置
CN104965370A (zh) 阵列基板及其制造方法、显示装置
CN113724604B (zh) 一种显示基板及电子设备
CN104536176A (zh) 一种阵列基板、显示面板和显示装置
CN104216181A (zh) 显示面板及曲面显示器
CN109001947A (zh) 液晶显示设备
WO2021012450A1 (zh) 显示面板及显示装置
CN105093746A (zh) 阵列基板及液晶显示面板
CN104730781A (zh) Ads阵列基板及其制作方法、显示装置
CN108091291A (zh) 显示装置
CN104977736A (zh) 具有线宽变化的导电层的显示面板
CN105242471A (zh) 一种液晶显示面板
CN102881689B (zh) 阵列基板及其制造方法、液晶显示面板
CN105655349A (zh) 阵列基板及其制作方法、显示面板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180731

Termination date: 20201029

CF01 Termination of patent right due to non-payment of annual fee