CN103177689B - 像素电路以及显示设备 - Google Patents
像素电路以及显示设备 Download PDFInfo
- Publication number
- CN103177689B CN103177689B CN201310064400.4A CN201310064400A CN103177689B CN 103177689 B CN103177689 B CN 103177689B CN 201310064400 A CN201310064400 A CN 201310064400A CN 103177689 B CN103177689 B CN 103177689B
- Authority
- CN
- China
- Prior art keywords
- wiring layer
- layer
- image element
- distribution
- element circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
- H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
本发明公开了像素电路以及显示设备,其中,该像素电路包括:至少一个晶体管,其导通状态被由控制端接收的驱动信号所控制;以及驱动配线,向其传输驱动信号,晶体管的控制端连接至所述驱动配线。驱动配线连接至不同层中的配线,以形成多层配线。通过本发明,可以防止阴影和条纹不均衡等的出现,因此可以获得高质量的图像。
Description
本发明是申请日为2008年3月18日、申请号为200810084028.2、发明名称为“像素电路、显示设备以及显示设备的制造方法”的专利申请的分案申请。
技术领域
本发明涉及包括诸如有机EL(电致发光)发光装置的像素电路和有源矩阵型显示设备以及该显示设备的制造方法。
背景技术
例如,诸如液晶显示单元的图像显示设备通过响应于将被显示的图像信息控制大量以矩阵形式排列的像素中每一个的光的强度来显示图像。
这相似地应用于有机EL显示单元等。然而,有机EL显示单元是每个像素电路都包括发光装置的自发光型显示单元,与液晶显示单元相比,优点在于图像的视觉确定度高、不需要背光、响应速度高等。
有机EL显示单元与液晶显示单元等的不同还在于,其包括发光装置的亮度由施加给其的电流值来控制以获得显色灰度的电流控制型的发光装置。
类似于液晶显示设备,单纯(simple)矩阵型驱动方式和有源矩阵型驱动方式可用作有机EL显示器的驱动方式。虽然前一种方式结构简单,但由于其具有难以实现大尺寸和高清晰度的显示设备的问题,所以正在积极进行后一种有源矩阵型驱动方式的开发。在有源矩阵型驱动方式中,通常通过薄膜晶体管(TFT)来控制流过设置在每个像素电路中的发光装置的电流。
图1示出了典型的有机EL显示设备的一般结构。
参考图1,所示显示设备1包括以m×n矩阵排列像素电路(PXLC)2a的像素阵列部2、水平选择器(HSEL)3、写扫描器(WSCN)4、被水平选择器3选择以提供有根据亮度信息的数据信号的信号线或数据线SGL1~SGLn、以及被写扫描器4选择性驱动的扫描线WSL1~WSLm。
注意,水平选择器3和/或写扫描器4有时形成在多晶硅上或者在像素周围由MOSIC等形成。
图2示出了图1所示像素电路2a的结构实例。例如,在美国专利第5,684,365号或日本专利公开第Hei8-234683号中公开了图2所示的像素电路2a。
图2的像素电路2a具有大量已经提议的电路中最简单的电路结构,并且是两个晶体管驱动型的电路。
参考图2,像素电路2a包括p沟道薄膜场效应晶体管(下文中简称为TFT)11和另一个TFT12、电容器C11、以及作为发光装置的有机EL发光装置(下文中简称为OLED)13。图2中还示出了信号线SGL和扫描线WSL。
由于有机EL发光装置在大多数情况下都具有整流特性,所以有时称为OLED(有机发光二极管),并在图2等中使用二极管的符号来表示。然而,在下面的描述中,对OLED来说,整流特性不是必须的。
在图2中,TFT11的源极连接至电源电位Vcc,并且OLED13的阴极连接至地电位GND。图2所示的像素电路2a以以下方式操作。
步骤ST1:
如果扫描线WSL被置于选择状态,则在这种情况下,扫描线WSL被置于低电平状态,并将写电位Vdata施加给信号线SGL,然后使TFT12导通,从而使电容器C11充电或放电,并且TFT11的栅极电位等于写电位Vdata。
步骤ST2:
如果扫描线WSL被置于非选择状态,则在这种情况下,扫描线WSL被置于高电平状态,然后信号线SGL和TFT11彼此电断开。然而,TFT11的栅极电位通过电容器C11而维持恒定。
步骤ST3:
流过TFT11和OLED13的电流达到具有对应于TFT11的栅极-源极电压Vgs的值,OLED13继续以对应于电流值的亮度的发光。
如上述步骤ST1,选择扫描线WSL以将提供给数据线的亮度信息传输到像素内部的操作在下文中称为“写”。
如上所述,在图2的像素电路2a中,如果执行了一次写电位的写入,则OLED13持续在一段时间内发射具有固定亮度的光,直到随后执行OLED13的重写。
如上所述,在像素电路2a中,通过改变用作驱动晶体管的TFT11的栅极施加电压来控制流过OLED13的电流值。
在这种情况下,p沟道驱动晶体管的源极连接至电源电位Vcc,且TFT11通常在饱和区中运行。因此,TFT11用作提供根据下面的表达式(1)所确定的电流值的恒定电流源:
Ids=1/2·μ(W/L)Cox(Vgs-|Vth|)2 …(1)
其中,μ是载流子的迁移率,Cox是每单位面积的栅极电容,W是栅极宽度,L是栅极长度,Vgs是TFT11的栅极-源极电压,以及Vth是TFT11的阈值。
在单纯矩阵显示设备中,每个发光装置都在被选择的瞬间发光。相反,在有源矩阵型图像显示设备中,每个发光装置都在上述写入结束之后继续发光。因此,与单纯矩阵型图形显示设备相比,有源矩阵型图像显示设备的优势在于尤其对于大尺寸和高分辨率的显示设备来说可以降低每个发光装置的峰值亮度和峰值电流。
图3示出了有机EL发光装置的电流-电压(I-V)特性的长期变化。参考图3,实线所示的曲线表示初始状态的特性,虚线所示的另一条曲线表示长期变化后的特性。
通常,从图3可以看出,有机EL发光装置的I-V特性随着时间的经过而劣化。
然而,根据图2所示的2晶体管驱动电路,由于使用了固定电流驱动,所以如上所述,固定电流持续流动,即使有机EL发光装置的I-V特性劣化,其发光亮度也不随时间的经过而劣化。
顺便提及,虽然图2所示的像素电路2a由p沟道TFT组成,但如果n沟道TFT可用于像素电路2a,则可将过去的非晶硅(a-Si)处理用在TFT的制造中。这使得可以以降低的成本生产TFT基板。
现在,描述使用n沟道TFT构成的基本像素电路。
图4示出了由n沟道TFT代替图2电路的p沟道TFT的像素电路。
参考图4,所示的像素电路2b包括n沟道TFT21和22、电容器C21以及用作发光装置的有机发光装置(OLED)23。图4中还示出了信号线SGL和扫描线WSL。
在像素电路2b中,用作驱动晶体管的TFT21的漏极连接至电源电位Vcc,并且其源极连接至OLED23的阳极,以形成源极跟随电路。
图5示出了处于初始状态的用作驱动晶体管的TFT21和OLED23的操作点。参考图5,横坐标代表漏极-源极电压Vds,纵坐标表示漏极-源极电流Ids。
从图5可以看出,源极电压取决于用作驱动晶体管的TFT21和OLED23的操作点,并具有响应于栅极电压而改变的值。
由于TFT21在饱和区中被驱动,所以提供了关于相对于操作点处的源极电压的栅极-源极电压Vgs由上面给出的表达式(1)的方程式所提供的电流值的漏极-源极电流Ids。
发明内容
上述像素电路是包括用作驱动晶体管的TFT21、用作开关晶体管的TFT22以及OLED23的最简单的电路。然而,像素电路有时做出修改,使得将施加给电源线的电源信号通过两个信号进行切换,并且提供给信号线的图像信号也通过两个信号进行切换,以校正阈值或迁移率。
或者,像素电路有时做出另一种修改,使得除与OLED串联连接的驱动晶体管和开关晶体管之外,还设置了用于取消迁移率或阈值等的TFT。
在每个以矩阵形式排列的像素中,将栅极脉冲信号施加给用作开关晶体管的TFT或通过配线相互分离设置的用来取消阈值或迁移率的TFT的栅极。通过诸如设置在有源矩阵型有机EL显示面板的相对侧或一侧的写扫描器的垂直扫描器来产生栅极脉冲。
在脉冲信号施加给每个像素电路中的两个或多个TFT的情况下,将脉冲信号施加给TFT的定时很重要。
然而,例如,从图6可以看出,在将脉冲信号通过写扫描器末级处的缓冲器40沿着配线41施加给像素电路内TFT形式的晶体管的栅极的情况下,通过配线41的配线阻抗r和配线电容的影响而发生脉冲延迟或瞬时变化。从而,在该定时处发生偏移,并且不规则地出现阴影或条纹。
像素电路2a中晶体管的栅极的配线阻抗随着与写扫描器距离的增加而增加。
因此,在将面板两端的迁移率校正周期相互进行比较的情况下,在它们之间出现差别,这导致出现了亮度的不同。
此外,由于迁移率校正周期从最佳迁移率校正周期发生偏离,所以出现可能不能执行充分的写入以及不能充分校正迁移率偏离的像素,导致这样的像素被观察为条纹的弊端。
此外,电源线的电压下降有时会导致诸如阴影的偏差,导致出现显示图像不规则或粗糙。
所述问题的影响随着面板尺寸和分辨率的增加而增加。
因此,需要设置可以抑制发生阴影、条纹偏差等使得可以获得高质量图像的像素电路和显示设备。
根据本发明的一个实施例,提供了一种像素电路,包括:至少一个晶体管,其导通状态被由其控制端接收的驱动信号所控制;以及驱动配线,向其传输驱动信号,该晶体管的控制端连接至该驱动配线,驱动配线连接至不同层中的配线,以形成多层配线。
优选地,像素电路进一步包括:电源配线层;以及第一配线层,在层的堆叠方向上设置在与形成在与电源配线层不同的层中的信号配线层相同的层中,该驱动配线形成在与电源配线层相同的层中并连接至第一配线层,以形成多层配线。
优选地,像素电路进一步包括:电源配线层;第一配线层,在层的堆叠方向上设置在与形成在与电源配线层不同的层中的信号配线层相同的层中;以及第二配线层,第二配线层,在层的堆叠方向上设置在与形成在与电源配线层和所述第一配线层不同的层中的晶体管的控制端的配线层相同的层中,该驱动配线形成在与电源配线层相同的层中并连接至第一配线层和第二配线层,以形成多层配线。
优选地,像素电路进一步包括:电源配线层;以及第一配线层,在层的堆叠方向上设置在与形成在与电源配线层不同的层中的晶体管的控制端的配线层相同的层中,该驱动配线层形成在与电源配线层相同的层中并连接至第一配线层,以形成多层配线。
根据本发明的另一个实施例,提供了一种像素电路,包括:电源线,可向其施加彼此不同的电压;基准电位;驱动配线,向其传输驱动信号;发光装置,被配置为发射取决于流过其中的电流的亮度的光;驱动晶体管;开关晶体管,连接在信号线和该驱动晶体管的栅极之间,并将其栅极连接至驱动配线,使得通过驱动信号来控制其导通状态;以及电容器,连接在驱动晶体管的栅极和源极之间,该驱动晶体管和该发光装置串联连接在电源线和基准电位之间,驱动配线连接至不同层中的配线,以形成多层配线。
优选地,像素电路进一步包括:电源线配线层;以及第一配线层,在层的堆叠方向上设置在与形成在与电源线配线层不同的层中的信号配线层相同的层中,该驱动配线形成在与电源线配线层相同的层中并连接至第一配线层,以形成多层配线。
优选地,像素电路进一步包括:电源线配线层;第一配线层,在层的堆叠方向上设置在与形成在与电源线配线层不同的层中的信号配线层相同的层中;以及第二配线层,在层的堆叠方向上设置在与形成在与电源线配线层和第一配线层不同的层中的开关晶体管的栅极的配线层相同的层中,该驱动配线形成在与电源线配线层相同的层中并连接至第一配线层和第二配线层,以形成多层配线。
优选地,像素电路进一步包括:电源线配线层;以及第一配线层,在层的堆叠方向上设置在与形成在与电源线配线层不同的层中的开关晶体管的栅极的配线层相同的层中,该驱动配线形成在与电源配线层相同的层中并连接至第一配线层,以形成多层配线。
优选地,电容器被设置在电容器在层的堆叠方向上不与驱动配线重叠的偏移位置处。
根据本发明的又一实施例,提供了一种显示设备,包括:多个像素电路,以矩阵形式排列,每一个均包括至少一个晶体管,晶体管的导通状态被由其控制端接收的驱动信号所控制;至少一个扫描器,被配置为将驱动信号输出至组成像素电路的晶体管的控制端;以及至少一条驱动配线,共同连接至多个像素电路的晶体管的控制端,并向其传输来自扫描器的驱动信号,驱动配线连接至不同层的配线,以形成多层配线。
根据本发明的再一实施例,提供了一种显示设备,包括:多个像素电路,以矩阵形式排列,每一个均包括开关晶体管,开关晶体管的导通状态被所接收的驱动信号控制;至少一个扫描器,被配置为将驱动信号输出至形成像素电路的开关晶体管的栅极;至少一条驱动配线,共同连接至多个像素电路的开关晶体管的栅极,并向其传输来自扫描器的驱动信号;以及至少一条电源线,连接至像素电路,可向其施加彼此不同的电压。像素电路分别具有:发光装置,被配置为发射取决于流过其中的电流的亮度的光;驱动晶体管;开关晶体管,连接在信号线和驱动晶体管的栅极之间,并将其栅极连接至驱动配线,使得通过驱动信号来控制其导通状态;以及电容器,连接在驱动晶体管的栅极和源极之间,驱动晶体管和发光装置串联连接在电源线和基准电位之间。驱动配线连接至不同层中的配线,以形成多层配线。
根据本发明的再一实施例,提供了一种显示设备的制造方法,该显示设备包括以矩阵形式排列的多个像素电路,每个像素电路均包括至少一个晶体管,通过其控制端接收的驱动信号来控制该晶体管的导通状态;以及至少一个扫描器,被配置为将驱动信号输出至组成像素的晶体管。包括以下步骤:对向其传输来自扫描器的驱动信号的驱动配线进行配线;以及将驱动配线连接至不同层,以形成多层配线。
通过该像素电路、显示设备以及该制造方法制造的显示设备,可以防止阴影和条纹不均衡等的出现,因此可以获得高质量的图像。
通过下面的描述以及所附的权利要求,结合相同部件或元件由相同参考符号表示的附图,本发明的上述或其它目的、特征和优点将变得显而易见。
附图说明
图1是示出典型有机EL显示设备的一般结构的框图;
图2是示出图1所示像素电路的结构实例的电路图;
图3是示出有机EL发光装置的电流-电压(I-V)特性长期变化的示图;
图4是示出由n沟道TFT代替图2所示电路的p沟道TFT的像素电路的电路图;
图5是示出处于初始状态的用作驱动晶体管的TFT和EL发光装置的操作点的示图;
图6是示出配线阻抗所引起的缺点的电路图;
图7是示出采用根据本发明第一实施例的像素电路的有机EL显示设备的结构的框图;
图8是示出图7的有机EL显示设备的像素电路的具体结构的电路图;
图9A~图9C是示出图8的像素电路的基本操作的时序图;
图10是示出用于改善画面质量等的第一对策实例的图8的像素电路局部的示意性平面图和截面图;
图11是示出作为图10像素电路的比较实例的、电容器在层的堆叠方向上与扫描线或栅极线重叠的位置处进行设置的结构的示意性平面图和截面图;
图12是示出不应用根据本发明第一实施例的对策的情况下扫描器或栅极线与TFT的栅极同层同材料的高阻抗配线所形成的像素局部的平面图;
图13A~图13D是示出没有应用根据本发明第一实施例的对策的像素电路在图9所示定时处操作的脉冲劣化的时序图;
图14A~图14C是示出与图9A~图9C所示不同的图8的像素电路操作的时序图;
图15A~图15D是示出没有应用根据本发明第一实施例的对策的像素电路在图14所示定时处操作的脉冲劣化的时序图;
图16A~图16D是示出没有应用根据本发明第一实施例的对策的像素电路在图14所示定时处操作的不同脉冲劣化的时序图;
图17是示出用于改善画面质量等的第二对策实例的图8的像素电路局部的示意性平面图和截面图;
图18是示出用于改善画面质量等的第三对策实例的图8的像素电路局部的示意性平面图和截面图;
图19是示出用于改善画面质量等的第四对策实例的图8的像素电路局部的示意截面图;
图20是示出用于改善画面质量等的第五对策实例的图8的像素电路局部的示意截面图;
图21是作为图20的像素电路的比较实例的、电源线设置在用作驱动晶体管的TFT上的结构的示意性截面图;
图22是示出图21的像素电路的等效电路的电路图;
图23是示出用于改善画面质量等的第六对策实例的图8的像素电路局部的示意截面图;
图24是作为图23的像素电路的比较实例的、电源线设置在用作开关晶体管的TFT上的结构的示意性截面图;
图25是示出图23的像素电路的等效电路的电路图;
图26~图30分别是示出用于改善画面质量等的第七至第十一对策实例的图8的像素电路局部的示意性截面图;
图31是示出可通过第十一个对策来确保EL发光装置的大发光区域或开口的示意图;
图32和图33分别是示出没有应用根据本发明的任何对策而形成阴极线的像素局部的截面图和平面图;
图34A~图34E是示出图8的像素电路的具体操作的时序图;
图35是示出图8的像素电路在发光周期内的操作的电路图;
图36是示出在电压设置为电源电压的情况下图8的像素电路在非发光周期内的操作的电路图;
图37是示出输入偏置信号的情况下图8的像素电路的操作的电路图;
图38是示出在电压设置为电源电压的情况下图8的像素电路的操作的电路图;
图39是示出图8的像素电路的操作,尤其是示出在电压设置为电源电压的情况下驱动晶体管的源极电压的转变的电路图;
图40是示出特别在数据信号被写入像素电路的状态下的图8的像素电路的操作的电路图;
图41是示出图8的像素电路的操作,尤其示出了响应于迁移率的大小的驱动晶体管的源极电压的转变的电路图;
图42是示出尤其在发光状态下图8的像素电路的操作的电路图;
图43是示出采用根据本发明第二实施例的像素电路的有机EL显示设备的结构的框图;
图44是示出根据本发明第二实施例的像素电路的具体结构的电路图;以及
图45A~图45F是示出图44的像素电路的基本操作的时序图。
具体实施方式
图7示出采用根据本发明第一实施例的像素电路的有机EL显示设备的结构,图8示出了该像素电路的具体结构。
参考图7和图8,所示的显示设备100包括以m×n矩阵排列像素电路101的像素阵列部102、水平选择器(HSEL)103、写扫描器(WSCN)104、电源驱动扫描器(PDSCN)105、通过水平选择器103选择并提供有根据亮度信息的数据信号Vsig或偏置信号Vofs的输入信号SIN的信号线SGL101~SGL10n、用作通过来自写扫描器104的栅极脉冲或扫描脉冲GP来选择驱动的驱动配线的扫描线WSL101~WSL10m、以及用作从电源驱动扫描器105施加选择性设置为电源电压VCC或负侧电压VSS的电源信号PSG以被驱动的驱动配线的电源驱动线PSL101~PSL10m。
注意,虽然这种像素电路101在像素阵列部102中以m×n矩阵进行排列,但为了简化结构图7示出了像素电路101以2(=m)×3(=n)矩阵进行排列的实例。
此外,在图8中,简单示出了一个像素电路的具体结构。
参考图8,根据本实施例的像素电路101包括用作驱动晶体管的n沟道TFT111、用作开关晶体管的另一个n沟道TFT112、电容器C111、由有机EL发光装置(OLED;光电装置)形成的发光装置113,第一节点ND111、以及第二节点ND112。
在像素电路101中,作为驱动晶体管的n沟道TFT111、第一节点ND111和发光装置(OLED)113串联连接在电源驱动线或电源线PSL101~PSL10m与诸如地电位的基准电压Vcat之间。
具体地,发光装置113的阴极连接至基准电压Vcat,其阳极连接至第一节点ND111,TFT111的源极连接至第一节点ND111,且TFT111的漏极连接至电源驱动线PSL。
此外,TFT111的栅极连接至第二节点ND112。
电容器C111的第一电极连接至第一节点ND111,并且其第二电极连接至第二节点ND112。
TFT112的源极和漏极分别连接至信号线SGL和第二节点ND112并在它们之间。TFT112的栅极连接至扫描线WSL。
以这种方式,在根据本实施例的像素电路101中,用作像素电容器的电容器C111连接在用作驱动晶体管的TFT111的栅极与源极之间。
图9A~图9C示出了图8的像素电路的基本操作。
具体地,图9A示出了施加给扫描线WSL的栅极脉冲或扫描脉冲GP;图9B示出了施加给电源驱动线PSL的电源信号PSG;以及图9C示出了施加给信号线SGL的输入信号SIN。
为了使像素电路101的发光装置113发光,如图9A~图9C所示,将可以是例如负电压的电源信号VSS施加给电源驱动线PSL,同时偏置信号Vofs沿信号线SGL传输并通过TFT12输入至第二节点,随后将对应于电源电压的电源信号VCC施加给电源驱动线PSL,以在非发光周期内校正TFT111的阈值。
此后,根据亮度信息的数据信号Vsig被施加给信号线SGL并通过TFT112写入第二节点ND112。此时,由于在将电流施加给TFT111时执行写操作,所以同时并行地执行迁移率校正。
然后,TFT112被置于非导通状态,以使发光装置113根据亮度信息发光。
此外,在本实施例的显示设备100中,为了消除由作为将驱动脉冲或栅极脉冲施加给像素电路101中的TFT(晶体管)的栅极的扫描线WSL的配线阻抗或配线电容引起的脉冲延迟而产生的阴影、条纹不均衡等和/或为了消除由诸如电源线的电压下降引起的阴影的不均衡而导致的图像不均衡或粗糙的发生,即,为了改善画面质量等,做出下述的多种对策。
图10示出了用于改善画面质量等的第一对策实例,并示出了像素电路局部的示意性平面图和示意性截面图。
参考图10,在第一对策实例中,与作为像素电路101的开关晶体管的TFT112的栅极GT连接的扫描线或栅极线WSL被形成为与由诸如铝(Al)的低阻抗金属材料形成的电源驱动线或电源线PSL同层同材料的配线。此外,由诸如铝(Al)的低阻抗材料形成的信号线SGL被形成为相对于扫描线WSL和电源线PSL的较低层,即,未示出的基板上的层。
此外,上层中的扫描线WSL和与作为相对于扫描线WSL处于下层的信号线SGL的相同材料层的低阻抗配线层或第一配线层114通过SIN、SiO2等的形成在层间绝缘膜115中的接触(contact)116相互连接,以实现两级配线结构。
此外,在本第一对策实例中,电容器C111设置在层的堆叠方向上不与扫描线WSL重叠的位置处。
注意,每个像素电路的TFT112都是底栅型,其中,其栅电极或控制电极通过形成在未示出的绝缘薄膜上的接触引出并连接至扫描线WSL。
通常,利用诸如钼(Mo)、或钽、或任何这种金属材料的合金的金属材料的诸如溅射的方法,通过形成高阻抗配线膜来形成TFT的栅电极。
如上所述,在第一对策实例中,扫描线或栅极线WSL以包括低阻抗电源线的同层和与信号线同层的层114的两层配线方案来进行布局。
根据具有上述特性的第一对策实例,可以减小扫描线或栅极线WSL的阻抗和电容。具体地,由于形成电源线的配线层由低阻抗金属材料形成以及形成信号线SGL的配线层也由低阻抗的金属材料形成,所以通过在两级配线方案中对扫描线或栅极线WSL进行配线,可以将扫描线WSL的阻抗减小到大约一半。因此,可以加快用作开关晶体管的TFT112的栅极线的瞬变。
此外,可以减少在临近栅极脉冲的输出端侧位置处的栅极脉冲GP或扫描线WSL的写扫描器104的控制信号GP的脉冲宽度和与输出端偏离的另一个位置的栅极脉冲的脉冲宽度的差异。因此可以获得不会具有不充分的写、不均衡或阴影的均匀的画面质量。
因此,获得了可以加速栅极线的瞬变并实现高分辨率的优点。
图11示出了作为与图10所示结构的比较实例的、电容器设置在层的堆叠方向上与扫描线或栅极线重叠的结构。
如图11所示,采用电容器或信号线在层的堆叠方向上与扫描线或栅极线WSL重叠的位置处进行设置的结构,这具有增加扫描线WSL的寄生电容的趋向。
相反,如第一对策实例,电容器C111设置在在层的堆叠方向上不与扫描线WSL重叠的错开位置处,而只有信号线SGL在扫描线WSL下与其重叠,可以防止寄生电容的增加。因此,可以实现进一步增加的栅极脉冲的传输速度。
现在,描述为什么形成为与由诸如铝(Al)的低阻抗金属材料形成的电源线或电源信号线PSL同层同材料的配线的扫描线或栅极线WSL以及相对于扫描线WSL在下层中的信号线SGL和与信号线SGL同层同材料的低阻抗配线层114通过形成在由SIN、SiO2等形成的层间薄膜115的接触116连接以形成两级配线结构的原因。
图12是没有应用根据本实施例任何对策的情况下扫描线或栅极线由与TFT的栅电极同层同材料的高阻抗配线形成的像素的局部的平面图。
研究了写入具有图12所示结构的像素电路的处理。
如以上参考图9所述,在本像素电路中,写和迁移率校正分别通过从偏置信号电平Vofs到数据信号电平Vsig的信号线SGL的输入信号SIN的上升沿和施加给扫描线WSL的栅极脉冲GP的下降沿来限定。
根据该方法,栅极脉冲GP在从写扫描器(WSCN)104到扫描线WSL的栅极像素GP的输出端和与该GP输出端偏离的位置(即,图13中的GP输出相反端(remote end))之间变得缓和,以及写时间在GP输出端侧与GP输出输出相反侧之间变得不同。具体地,写时间在面板的输入相反侧变得更长,因此,这种不同在屏幕图像上表现为阴影。
作为针对于此的对策,从图14A~14C中可以看出,在这种定时处执行写。
根据该方法,写和迁移率校正不被信号线SGL的信号的上升沿和栅极脉冲GP的下降沿来限定,而是通过栅极脉冲GP的上升沿和栅极脉冲GP的下降沿来限定。
然而,也在该方法的写操作中,从图15A~图15D可以看出,根据信号灰度,写扫描器104的栅极脉冲GP的输出端侧与GP输出端相反侧之间的写时间有时会变得不同,从而导致阴影。
此外,在图14A~图14C的方法中,需要只通过栅极脉冲GP来限定写。如果写时间过长,则驱动晶体管源极处的电位继续升高,因此,为了保证适当的亮度,不能避免将写时间设置得较短。
然而,随着尺寸增加的进行,扫描线或栅极线WSL的负载增加,即使从栅极脉冲或扫描脉冲GP的输出端输出小宽度的脉冲,但由于脉冲的变形和劣化,变得难以对GP输出端相反侧执行写。
如上所述,由于通常栅极配线由诸如Mo的高阻抗金属制造,所以负载很高。
因此,在本实施例中,扫描线WSL被形成为与由诸如铝(Al)的低阻抗金属形成的电源线或电源信号线PSL同层同材料的配线。
此外,在期望增加尺寸和清晰度的情况下,由于需要降低阻抗和电容,扫描线WSL和与相对于扫描线WSL处于下层的信号线SGL同层同材料的低阻抗配线层114通过形成在SIN、SiO2等的层间绝缘膜115的接触116相互连接以形成两级配线结构,和/或电容器C111设置在在层的堆叠方向上不与扫描线WSL重叠的错开位置处。
图17示出了用于改善画面质量的第二对策实例并且是像素电路局部的示意性平面图和截面图。
图17所示第二对策实例与图10所示第一对策实例的不同在于,在与信号线SGL同层且由相同材料形成的低阻抗配线层或第一配线层114下方的层中,与由高阻抗金属形成的TFT的栅电极同层同材料的配线层或第二配线层117通过形成在栅极绝缘膜118中的接触119连接至配线层或第一配线层114,并且低阻抗配线层的扫描线或栅极线WSL、低阻抗配线层的配线层114以及高阻抗配线层的配线层117在多层中连接,以形成三级配线结构。
因此,可以进一步降低扫描线WSL的阻抗。
通过应用本第二对策实例,可降低栅极配线的负载,因此,可以实现瞬变速度的增加。结果,可以预期更高的清晰度。
图18示出了用于改善画面质量的第三对策实例并且是像素电路局部的示意性平面图和截面图。
图18所示第三对策实例与图17所示第二对策实例的不同在于,不通过与信号线SGL同层且由相同材料形成的配线层114,与由高阻抗金属形成的TFT的栅电极同层同材料的配线层117通过形成在层间绝缘膜115和相对于配线层114处于下层的栅极绝缘膜118中的接触连接至扫描线WSL,并且低阻抗配线层的扫描线WSL和高阻抗配线层的配线层或第一配线层117在多层中连接,以形成两级配线结构。
此外,通过本结构,可以减小扫描线WSL的阻抗。
此外,通过应用第三对策实例,可以降低栅极配线的负载,以及可以实现瞬变速度的增加。从而可以期望清晰度的增加。
图19示出了用于改善画面质量的第四对策实例并且是像素电路局部的示意截面图。
第四对策实例使用形成为多层配线的电源驱动线或电源线PSL,以消除由电源线的电压下降所引起的诸如阴影的不均衡以及引起显示图像的不均衡或粗糙的情况。
如上所述,最初电源线PSL形成在由与扫描线WSL同层同材料(诸如铝)的低阻抗配线形成的栅极绝缘膜118的预定位置处。
此外,在电源线PSL上的层间绝缘膜115中形成接触21,使得形成在层间绝缘膜115上的Al等的低阻抗配线层122通过多层中的接触121连接至电源线PSL,以形成两级配线结构的电源线,从而降低阻抗。因此,防止了由电压下降所引起的诸如阴影的不均衡以及在显示图像上表现为不均衡或粗糙的情况。
此外,在图19中,在上层的电源配线层122上形成平坦化膜123,并且在平坦化膜123上形成阳电极125。
通过该第四对策实例,防止了由电源线的电压下降所引起的诸如阴影的不均衡并在显示图像上表现为不均衡或粗糙的情况。
图20是示出用于改善画面质量的第五对策实例并且是像素电路局部的示意性截面图。
在本第五对策实例中,例如,即使在电源线PSL形成为多层配线或者类似的情况下,不在用作驱动晶体管的TFT111上,即,在层的堆叠方向上相对于TFT111的上层侧设置或形成电源线PSL。
换句话说,在本第五对策实例中,形成电源线PSL,使其不与TFT111的设置区域的上层重叠,并且TFT111不受来自电源线PSL的电场的影响。
描述具体结构。
底部栅极结构的TFT111具有栅电极133,其形成在诸如玻璃基板的透明绝缘基板131上并覆盖有栅极绝缘膜132。栅电极133连接至第二节点ND112。
如上所述,利用诸如溅射的方法,通过形成诸如钼(Mo)或钽(Ta)或任何这种金属材料的合金的金属膜来形成栅电极。
TFT111包括形成在栅极绝缘膜132上的半导体膜134和横跨半导体薄膜134形成在栅极绝缘膜132上的一对n+扩散层135和136。STO137形成在半导体膜134上,以及层间绝缘膜138形成在STO137上。
注意,虽然没有示出,但在使用多晶硅的情况下,n-扩散层(LDD)形成在半导体膜134与n+扩散层135和136之间。
源电极140通过形成在层间绝缘膜138中的接触孔139a连接至n+扩散层135,以及漏电极141通过形成在层间绝缘膜138中的接触孔139b连接至n+扩散层136。
例如,通过对铝(Al)进行图样化来形成源电极140和漏电极141。源电极140连接至例如发光装置113的阳极,以及漏电极141通过图20中没有示出的连接电极连接至电源线PSL。
此外,绝缘膜142以覆盖层间绝缘膜138、源电极140和漏电极141的方式布置在TFT111上。
这里,描述为什么采用将电源线PSL形成在TFT111的上层中使其不与TFT111的设置区域重叠,以及TFT111不受来自电源线PSL的电场影响的这种结构的原因。
图21是示出作为图20的结构的比较实例的电源线设置在TFT111上的结构的截面图。同时,图22示出了图21所示像素电路的等效电路。
在图21所示的像素电路中,TFT111的漏电极141通过形成在绝薄膜142中的接触142a连接至形成在绝缘膜142上的电源配线层122。
这里,研究非晶硅TFT。
如果电源电位存在于用作驱动晶体管的TFT111的上层,在进行黑显示时,出现图21所示的非晶硅中的电子被吸引到电源侧并在栅极的相反侧形成沟道的背栅效应。
结果,驱动晶体管的泄漏电流增加。在泄漏电流较高的情况下,这在黑显示时表现为显示图像的亮点。
因此,在本实施例中,采用电源线PSL不在上层中与TFT111的设置区域重叠,并且TFT111不受来自电源线PSL的电场的影响的结构。
在本第五对策实例中,由于电源配线不被布置在TFT111上,所以当进行黑显示时或当晶体管截止时,电子不被吸引到栅极的相反侧。因此,可以防止背栅效应的发生,以及可以消除诸如当形成黑色时的显示图像的亮点、不均衡和粗糙的这些缺点。
图23示出了用于改善画面质量的第六对策实例并且是像素电路局部的示意性截面图。
在第六对策实例中,与第五对策实例相似,例如,即使在电源线PSL如上所述形成为多层配线或在类似的情况下,不在用作开关晶体管或写晶体管的TFT112上,即,在层的堆叠方向上相对于TFT112的上层侧设置或形成电源线PSL。
换句话说,在本第六对策实例中,形成电源线PSL,使其不与TFT111的设置区域的上层重叠,并且TFT112不受来自电源线PSL的电场的影响。
虽然图23示出了第六对策实例的具体结构,但由于像素电路的基本结构与第五对策实例相似,所以由类似的参考符号表示类似的元件,并在这里省略其重复描述以避免冗余。
这里,描述为什么采用将电源线PSL形成在TFT112的上层中使其不与TFT112的设置区域重叠,以及TFT112不受来自电源线PSL的电场影响的这种结构的原因。
图24是示出作为图23的结构的比较实例的电源线设置在TFT112上的结构的截面图。同时,图25示出了图23所示像素电路的等效电路。
在图24所示的像素电路中,TFT112的漏电极141通过形成在绝缘膜142中的接触142a连接至形成在层间绝缘膜142上的电源配线层122。
此外,在用作写晶体管的TFT112中,如果电源电位存在于该晶体管上,则当该晶体管截止时,如图24所示,类似于上述用作驱动晶体管的TFT111,非晶硅中的电子被电源电场吸引到电源侧。
结果,出现背栅效应,在栅极的相反侧形成沟道且泄漏电流增加。从而,驱动晶体管的保持电位发生变化,可以消除当形成黑色时表现为诸如显示图像的亮点、不均衡和粗糙的缺点的这种变化。
因此,在本实施例中,采用电源线PSL不在上层中与TFT112的设置区域重叠,并且TFT112不受来自电源线PSL的电场的影响的结构。
通过本第六对策实例,由于电源配线不布置在TFT112上,所以当进行黑显示时或当晶体管截止时,电子不被吸引到栅极的相反侧。因此,如图23所示,可以防止背栅效应的发生,以及可以消除当形成黑色时诸如显示图像的亮点、不均衡或粗糙的缺点。
图26示出了用于改善画面质量的第七对策实例并且是像素电路局部的示意性截面图。
图26所示的第七对策实例与图20所示的第五对策实例的不同在于,代替采用将电源线PSL形成在相对于TFT111的上层,使其不与TFT111的设置区域重叠,并且TFT111不受来自电源线PSL的电场的影响的这种结构,而是将阴极配线层143设置或形成为TFT111的上层。
以这种方式,在本第七对策实例中,不是电源配线而是阴极配线层143布置在TFT111上。
原因在于,由于阴极电压低于黑显示时用作驱动晶体管的TFT111的栅极电压或信号电压以及用作驱动晶体管的TFT111的源极电压,所以不会发生背栅效应。
通过本第七对策实例,由于阴极配线143布置在TFT111上,所以当进行黑显示时或当晶体管截止时,电子不会被吸引到栅极的相反侧。因此,可以防止背栅效应的发生,可以消除形成黑色时如显示图像的亮点、不均衡和粗糙的这些缺点。
图27示出了用于改善画面质量的第八对策实例并且是像素电路局部的截面图。
图27所示的第八对策实例与图23所示的第六对策实例的不同在于,代替采用将电源线PSL形成在相对于TFT112的上层,使其不与TFT112的设置区域重叠,并且TFT112不受来自电源线PSL的电场的影响的这种结构,而是将阴极配线层143设置或形成在TFT112的上层。
以这种方式,在本第八对策实例中,不是电源配线而是阴极配线层143布置在TFT112上。
原因在于,由于阴极电压低于黑显示时用作写晶体管的TFT112的栅极电压等,所以不会发生背栅效应。
通过本第八对策实例,由于阴极配线143布置在TFT112上,所以当进行黑显示时或当晶体管截止时,电子不会被吸引到栅极的相反侧。因此,可以防止背栅效应的发生,可以消除形成黑色时如显示图像的亮点、不均衡和粗糙的缺点。
图28示出了用于改善画面质量的第九对策实例并且是像素电路局部的示意性截面图。
图28所示的第九对策实例与图23所示的第六对策实例的不同在于,代替采用将电源线PSL形成在相对于TFT112的上层,使其不与TFT112的设置区域重叠,并且TFT112不受来自电源线PSL的电场的影响的这种结构,而是将扫描线或栅极线WSL144设置或形成在TFT112的上层。
以这种方式,通过本第九对策实例,作为TFT112的栅极线的扫描线WSL布置在TFT112的上层。
原因在于,由于TFT112的栅极电压也低于用作驱动晶体管的TFT111的栅极电压或信号电压和用作驱动晶体管的TFT111的源极电压,所以不会发生背栅效应。
此外,关于TFT112,当其导通时,沟道不只形成在栅极侧,而且还形成在栅极的相反侧,并且TFT112导通。
结果,TFT112的导通阻抗从不布置扫描线WSL的一般情况降低,从而,可以实现更高速的写操作。
通过本第九对策实例,由于扫描线WSL布置在TFT112上,所以当进行黑显示时或当晶体管截止时,电子不会被吸引到栅极的相反侧。因此,可以防止背栅效应的发生,可以消除形成黑色时如显示图像的亮点、不均衡和粗糙的缺点。
此外,由于作为TFT112的栅极线的扫描线WSL布置在TFT112上,所以当TFT112导通时的导通阻抗可从一般情况降低,可以实现高速的写操作。
因此,可通过高速写的实现来达到高清晰度的画面质量。
图29示出了用于改善画面质量的第十对策实例并且是像素电路局部的示意性截面图。
类似于上述第九对策实例,图29所示的第十对策实例与上述第五对策实例的不同之处在于,代替采用将电源线PSL形成在相对于TFT111的上层,使其不与TFT111的设置区域重叠,并且TFT111不受来自电源线PSL的电场的影响的这种结构,而是与TFT112的栅极连接的扫描线或栅极线WSL144布置或形成在TFT111的上层。
以这种方式,通过本第十对策实例,作为TFT111的栅极线的扫描线WSL布置在TFT111的上层。
原因在于,由于TFT111的栅极电压也低于用作驱动晶体管的TFT111的栅极电压或信号电压和用作驱动晶体管的TFT111的源极电压,所以不会发生背栅效应。
通过本第十对策实例,由于扫描线WSL布置在TFT111上,所以当进行黑显示时或当晶体管截止时,电子不会被吸引到栅极的相反侧。因此,可以防止背栅效应的发生,可以消除形成黑色时如显示图像的亮点、不均衡和粗糙的缺点。
图30示出了用于改善画面质量的第十一对策实例并且是像素电路局部的示意性截面图。
在第四对策实例的描述中说到,为了防止通过电源线的电压下降所引起的诸如阴影的不均衡,并表现为显示图像上的不均衡或粗糙的情况,电源线或电源驱动线PSL形成为多层配线。
在本第十一对策实例中,通常由阳极金属形成的阴极配线形成为由与电源线或电源驱动线PSL的电源线层同层同材料的低阻抗配线层形成的多层配线。
如上参考图19所述,本来的电源线PSL形成在与扫描线或栅极线WSL同层同材料(诸如铝)的低阻抗配线形成的栅极绝缘膜118的预定位置处。
然后,在电源线PSL上形成的层间绝缘膜115中形成接触121,并且形成在层间绝缘膜115中的铝等的低阻抗配线层122通过多层中的接触121连接至电源线PSL,以形成两级配线结构的电源线,来达到阻抗的降低。因此,防止了由电压下降引起的诸如阴影的不均衡并表现为显示图像上的不均衡或粗糙的情况。
此外,阴极低阻抗配线层145与用于电源线PSL的低阻抗配线层122并联形成在层间绝缘膜115上。
例如,平坦化膜123形成在上层的电源配线层122或阴极配线层145上,并且接触124和接触146形成在平坦化膜123中。电源配线层122通过接触124连接至形成在平坦化膜124上的阳电极125,以及阴极低阻抗配线层145通过接触146连接至形成在平坦化膜123上的小面积的阴极衬垫(pad)147。
EL发光装置材料层148形成在阳电极125上,并且绝缘层149形成在阴极衬垫147与阳电极125、EL发光装置材料层148等之间,并且阴电极150形成在EL发光装置材料层148、绝缘层149和阴极衬垫147上。
以这种方式,在本第十一对策实例中,阴极线布置在多层中形成的电源配线相同的层中。
在阴极配线形成在多层中的情况下,阴极输入端的阴极最远端处的电压升高可被抑制得很低。从而,可以实现均匀的画面质量。
此外,在阴极线布置在电源配线层上的情况下,可以防止面板中心处的电压升高。此外,如图30和图31所示,可以确保发光装置113或148较大的发光区域或开口(aperture)。
图32是没有应用任何根据本实施例的任意对策而形成阴极线的情况下像素的局部的示意性截面图,图33是该像素的平面图。
这里,研究面板的发光区域或开口率。
作为确保大发光区域或开口率的技术,顶部发射方式是可用的。通常,如图32和图33中所见,顶部发射方式的特征在于阴极由EL发光装置材料层148的阳电极125形成。
然而,随着面板的尺寸和清晰度增加的进行,需要配备更厚的阴极线,以在发光时防止由于面板中心处(距阴极提取部分最远的部分)的电压上升所引起的画面质量不均衡,并且开口率相应地减小。开口率的减小引起流过EL发光装置材料层148的电流密度增加的问题,从而导致寿命变短。
相反,本第十一对策实例的特征在于阴极线布置在形成在上述多层中的电源线中。通过将阴极线布置在电源线中,可以防止面板中心处电压的上升,还可以确保较大的开口。
结果,可以将发光时流过EL发光装置材料层148的电流密度抑制得很低。结果,可以实现寿命的延长。
通过在多层中形成阴极配线,可以将距阴极输入端最远部分处的阴极的电压上升抑制的很低,并且可以达到均匀的画面质量。
注意,虽然本来由于层数的增加而增加多层配线的成本,但在本实施例中,由于对图8的电路,即,包括两个晶体管和一个电容器的2Tr+1C像素电路的执行多层配线并且2Tr+1C像素电路不需要形成两层的栅极线,所以与过去的像素电路相比不会增加成本。
现在,参考图34A~图34E以及图35~图42,描述上述结构,尤其是像素电路的具体操作。
注意,图34A示出了施加给扫描线WSL的栅极脉冲或扫描脉冲;图34B示出了施加给电源驱动线PSL的电源信号PSG;图34C示出了施加给信号线SGL的输入信号SIN;图34D示出了第二节点ND112处的电位VND112;以及图34E示出了第一节点ND111处的电位VND111。
首先,当EL发光装置113处于发光状态时,如图34B和图35可见,将电源电压Vcc施加给电源驱动线PSL,并且TFT112处于截止状态。
此时,由于将TFT111设置为在饱和区中运行,所以将流过发光装置113的电流Ids假定为由对应于TFT111的栅极-源极电压Vgs的表达式所表示的值。
然后,在非发光周期内,如图34B和图36所示,将用作电源线的电源驱动线PSL设置为负侧电压Vss。此时,如果负侧电压Vss低于发光装置113的阈值Vthel与基准电压Vcat的和,即,如果Vss<Vthel+Vcat,则发光装置113不发光,并且用作电源线的电源驱动线PSL变为用作驱动晶体管的TFT111的源极。此时,如图34E所示,发光装置113的阳极,即,第一节点ND111被充电到负侧电压Vss。
此外,如图34A、图34C、图34D、图34E以及图37所见,当信号线SGL处的电压等于偏置信号电平Vofs时,栅极脉冲被设置为高电平以导通TFT112,从而将TFT111处的栅极电位设置为偏置信号电平Vofs。
此时,TFT111的栅极-源极电压假定为(Vofs-Vss)的值。如果TFT111的栅极-源极电压(Vofs-Vss)不等于或不高于,即,低于阈值电压Vth,则可以不执行阈值校正操作。因此,需要将TFT111的栅极-源极电压,即,(Vofs-Vss)设置得高于TFT111的阈值电压Vth,即,设置为满足Vofs-Vss>Vth。
然后,在阈值校正操作中,将施加给电源驱动线PSL的电源信号PSG再次设置为电源电压Vcc。
在将电源驱动线PSL的电源信号PSG设置为电源电压Vcc的情况下,发光装置113的阳极,即,第一节点ND111用作TFT111的源极,并且如图38所示,电流流进节点ND111。
如图38所见,由于发光装置113的等效电路由二极管和电容器来表示,所以只要满足Vel≤Vcat-Vthel的关系,即,只要发光装置113的泄漏电流充分低于流过TFT111的电流,TFT111的电流就用于对电容器C111和电容器Cel进行充电。
此时,如图39所示,电容器Cel两侧的电压Vel随时间的经过而上升。在经过固定时间段之后,TFT111的栅极-源极电压假定为阈值电压Vth的值。此时,满足Vel=Vofs-Vth≤Vcat+Vthel。
在阈值消除操作结束之后,如图34A、图34C和图40所示,信号线SGL处的电位被设置为TFT112导通状态下的数据信号电平Vsig。数据信号Vsig具有对应于灰度的值。此时,由于TFT112导通,所以如图34D所示,TFT111的栅极电位等于数据信号电平Vsig。然而,由于电流Ids从用作电源线的电源驱动线PSL流出,所以TFT111的源极电位随着时间升高。
此时,如果TFT111的源极电压不超过发光装置113的阈值电压Vthel与基准电压Vcat之和,即,如果发光装置113的泄漏电流充分低于流过TFT111的电流,则流过TFT111的电流用于对电容器C111和电容器Cel进行充电。
此时,由于已经完成了TFT111的阈值校正操作,所以由TFT111提供的电流具有反映迁移率μ的值。
更具体地,如果迁移率μ较高,则此时的电流量就较大,以及如图41所示,源极电压上升得较快。相反,如果迁移率μ较低,则电流量较小,以及源极电压升高得较慢。因此,TFT111的栅极-源极电压反映迁移率μ变低,在经过固定时间间隔之后,栅极-源极电压完全变得等于用于校正迁移率的栅极-源极电压Vgs。
最后,如图34A~图34C和图42所示,栅极脉冲变成低电平来使TFT112-截止以结束写,并使发光装置113发光。
由于TFT111的栅极-源极电压固定,所以TFT111将固定电流Ids′提供给发光装置113,并且电压Vel上升到电流Ids′流向发光装置113的电压Vx。因此,发光装置113发光。
此外,在本像素电路101中,随着发光时间的增加,发光装置113的I-V特性发生变化。因此,图42中点B,即,第一节点ND111处的电压也发生改变。然而,由于TFT111的栅极-源极电压维持在固定值,所以流过发光装置113的电流不改变。因此,即使发光装置113的I-V特性劣化,电流Ids正常继续流动,因此,发光装置113的亮度不改变。
在以这种方式驱动的像素电路中,由于其具有根据上述第一~第十一对策实例的任意结构,所以可以获得没有阴影、条纹不均衡等的高画面质量的图像。
注意,可以以各种方式选择上述第一~第十一对策实例。具体地,可应用它们中的全部,或选择地应用它们中的一个或多个。
在前述本发明的第一实施例中,对用于有效改善具有图8的电路,即,包括两个晶体管和一个电容器的2Tr+1C像素电路的显示设备100的画面质量描述了第一~第十一对策实例。
然而,虽然第一~第十一对策实例对于具有2Tr+1C像素电路的显示设备100来说有效,但是还可以将这种对策应用于包括不仅具有与OLED串连连接的驱动晶体管和开关晶体管,而且还具有用于迁移率消除或阈值消除而分别设置的TFT的像素电路的显示设备。
下面,具有包括五个晶体管和一个电容器的可应用第一~第十一对策实例的5Tr+1C像素电路的显示设备的结构实例被描述为本发明的第二实施例。
图43示出了采用根据本发明第二实施例的像素电路的有机EL显示设备的结构。同时,图44示出了根据本实施例的像素电路的具体结构。
参考图43和图44,所示的显示设备200包括像素电路201以m×n矩阵形式排列的像素阵列部202、水平选择器(HSEL)203、写扫描器(WSCN)204、驱动扫描器(DSCN)205、第一自动调零(auto zero)电路(AZRD1)206以及第二自动调零电路(AZRD2)207。显示设备200还包括通过水平选择器203选择的并提供以根据亮度信息的数据信号的信号线SGL、用作通过写扫描器204选择驱动的第二驱动配线的扫描线WSL、以及用作通过驱动扫描器205选择驱动的第一驱动配线的驱动线DSL。该显示设备200还包括用作通过第一自动调零电路206选择驱动的第四驱动配线的第一自动调零线AZL1以及用作通过第二自动调零电路207选择驱动的第三驱动配线的第二自动调零线AZL2。
根据本实施例的像素电路201包括p沟道TFT211、n沟道TFT212~215、电容器C211、由有机EL发光装置(OLED:光电装置)形成的发光装置216、第一节点ND211以及第二节点ND212。
第一开关晶体管由TFT211形成,第二开关晶体管由TFT213形成。此外,第三开关晶体管由TFT215形成,第四开关晶体管由TFT214形成。
注意,电源电压Vcc的电源线,即,电源电位对应于第一基准电位,地电位GND对应于第二基准电位。此外,电位Vss1对应于第四基准电位,电位Vss2对应于第三基准电位。
在像素电路201中,TFT211、用作驱动晶体管的TFT212、第一节点ND211以及发光装置(OLED)216串联连接在作为本实施例中的电源电压Vcc的第一基准电位与作为本实施例中的地电位GND的第二基准电位之间。更具体地,发光装置216的阴极连接至地电位GND,其阳极连接至第一节点ND211,并且TFT212的源极连接至第一节点ND211。此外,TFT212的漏极连接至TFT211的漏极,TFT211的源极连接至电源电压Vcc。
TFT212的栅极连接至第二节点ND211,TFT211的栅极连接至驱动线DSL。
TFT213的漏极连接至TFT212和电容器C211的第一电极,其源极连接至第三电位Vss2。TFT213的栅极连接至第二自动零线AZL2。此外,电容器C211的第二电极连接至第二节点ND212。
TFT214的源极和漏极连接至第二节点ND212和第四电位Vss1并在它们之间。TFT214的栅极连接至扫描线WSL。
此外,TFT215的源极和漏极连接至第二节点ND212和第四电位Vss1并在它们之间。TFT215的栅极连接至第一自动零线AZL1。
以这种方式,将根据本实施例的像素电路201配置为用作像素电容器的电容器C211连接在用作驱动晶体管的TFT212的栅极与源极之间,并且TFT212的源极电位在非发光周期内通过用作开关晶体管的TFT213连接至固定电位,同时TFT212的栅极和漏极相互连接以执行阈值电压Vth的校正。
此外,在本第二实施例中,将前述第一实施例的用于改善画面质量的第一~第十一对策实例中的任意一个应用于扫描线WSL、驱动线DSL以及自动调零线AZL1和自动调零线AZL2中的扫描线WSL和驱动线DSL中一条,或者扫描线WSL、驱动线DSL以及自动调零线AZL1和AZL2中的两条或两条以上或全部。
通过应用期望的一个或多个对策实例,在整个系统中执行处理由配线阻抗或配线电容产生的驱动信号或脉冲的延迟所引起的阴影、条纹不均衡等的对策实例。因此,可以获得没有阴影、条纹不均衡等的高画面质量的图像。
现在,参考图45A~图45F描述上述结构,尤其是像素电路的操作。
注意,图45A示出了应用于驱动线DSL的驱动信号DS;图45B示出了应用于扫描线WSL的、对应于第一实施例中的栅极脉冲GP的扫描信号WS;图45C示出了应用于第一自动调零线AZL1的驱动信号AZ1;图45D示出了应用于第二自动调零线AZL2的自动调零信号AZ2;图45E示出了第二节点ND112处的电位;以及图45F示出了第一节点ND111处的电位。
将由驱动扫描器205向驱动线DSL发出的驱动信号DS保持为高电平,并且将由写扫描器204向扫描线WSL发出的驱动信号WS保持为低电平。此外,将由第一自动调零电路206向第一自动调零线AZL1发出的驱动信号AZ1维持为低电平,以及将由自动调零电路207向自动调零线AZL2发出的驱动信号AZ2维持为高电平。
结果,TFT213处于导通状态,电流流过TFT213。因此,TFT212的源极电位,即,第一节点ND211处的电位降至第三电位Vss2。因此,施加给EL发光装置216的电压变为0V,并且EL发光装置216不发光。
在这种情况下,即使TFT214导通,也在电容器C211中保持的电压,即,TFT212的栅极电压也不改变。
然后,在EL发光装置216的非发光周期内,虽然第二自动调零线AZL2的驱动信号AZ2维持为高电平,但如图45C和图45D所示,第一自动调零线AZL1的驱动信号AZ1设置为高电平。因此,第二节点ND212处的电压变成电位Vss1。
然后,自动调零线AZL2的驱动信号AZ2变为低电平,并且由驱动扫描器205向驱动线DSL发出的驱动信号DS在预定的时间段内改变为低电平。
因此,TFT213截止,而TFT215和TFT212导通。结果,电流流过TFT212和TFT211的通路,并且第一节点ND111处的电位升高。
然后,由驱动扫描器205向驱动线DSL发出的驱动信号DS变为高电平,以及驱动信号AZ1变为低电平。
作为上述操作的结果,执行用作驱动晶体管的TFT212的阈值电压的校正,并且TFT212与第一节点ND211之间的电位差等于阈值电压Vth。
在该状态下经过预定时间间隔之后,由写扫描器204向扫描线WSL发出的驱动信号WS在预定时间段内维持为高电平,数据从数据线写入第二节点ND212。此外,在驱动线WS保持为高电平的周期内,由驱动扫描器205向驱动线DSL发出的驱动信号DS变为高电平,并且驱动信号WS很快变为低电平。
此时,TFT212导通,TFT214截止,以执行迁移率的校正。
在这种情况下,由于TFT214处于截止状态且TFT212的栅极-源极电压固定,所以TFT212将固定的电流Ids提供给发光装置216。因此,第一节点ND211处的电位上升至电流Ids流过发光装置216的电压Vx,并且发光装置216发光。
这里,在本电路中,随着EL发光装置的发光周期的增加,EL发光装置的电流-电压(I-V)特性发生变化。因此,第一节点ND211处的电位也发生变化。然而,由于TFT212的栅极-源极电压Vgs保持为固定值,所以流过发光装置216的电流不改变。因此,即使发光装置216的I-V特性劣化,电流Ids也持续流过,因此发光装置216的亮度不变化。
在以这种方式驱动的像素电路中,由于对整个系统应用处理由配线阻抗产生的驱动信号或脉冲的延迟所以引起的阴影和条纹不均匀的对策,所以可以获得没有阴影、条纹不均衡等的高画面质量的图像。
虽然已经使用具体术语描述了本发明的优选实施例,但这种描述只是为了描述的目的,应该理解,在不背离所附要求的精神或范围的情况下,可进行各种修改和变更。
Claims (21)
1.一种像素电路,包括:
至少一个晶体管,其导通状态被由控制端接收的驱动信号所控制;
驱动配线,向其传输所述驱动信号,所述晶体管的所述控制端连接至所述驱动配线;
电容器,设置在层的堆叠方向上不与所述驱动配线重叠的偏移位置处;
电源配线层;以及
第一配线层,在层的堆叠方向上设置在与所述电源配线层不同的层中;
其中,所述驱动配线形成为与所述电源配线层同层同材料的配线,并连接至所述第一配线层中的配线,以形成多层配线,
其中,所述驱动配线由低阻抗金属材料构成。
2.根据权利要求l所述的像素电路,进一步包括:
第二配线层,在层的堆叠方向上设置在与形成在与所述电源配线层和所述第一配线层不同的层中的所述晶体管的控制端的配线层相同的层中;
所述驱动配线连接至所述第一配线层和所述第二配线层,以形成多层配线。
3.根据权利要求l所述的像素电路,其中,
所述第一配线层是所述驱动配线所在的层的下层。
4.根据权利要求l所述的像素电路,其中,
所述第一配线层是信号配线层的下层。
5.根据权利要求l所述的像素电路,其中,
所述第一配线层是最下层。
6.根据权利要求l所述的像素电路,其中,
所述第一配线层和所述驱动配线所在的层之间设置有层间薄膜和栅极绝缘层。
7.根据权利要求6所述的像素电路,其中,
所述驱动配线通过穿过所述层间薄膜和所述栅极绝缘层的接触孔连接至所述第一配线层。
8.根据权利要求l所述的像素电路,其中,
所述晶体管的所述控制端与所述驱动配线被设置在不同的层中。
9.根据权利要求l所述的像素电路,其中,
所述晶体管能够被设定为导通状态,以将图像信号通过所述晶体管写入所述电容器。
10.根据权利要求l所述的像素电路,其中,
所述第一配线层由高阻抗金属材料构成。
11.一种像素电路,包括:
至少一个晶体管,其导通状态被由控制端接收的驱动信号所控制;
驱动配线,向其传输所述驱动信号,所述晶体管的所述控制端连接至所述驱动配线;以及
电容器,设置在层的堆叠方向上不与所述驱动配线重叠的偏移位置处,
其中,所述驱动配线连接至不同层中的配线,以形成多层配线,所述驱动配线形成为与由低阻抗的金属材料形成的电源配线层同层同材料的配线。
12.一种显示设备,包括:
多个像素电路,以矩阵形式排列,每一个均包括至少一个晶体管,所述晶体管的导通状态被由控制端接收的驱动信号所控制;
至少一个扫描器,被配置为将所述驱动信号输出至形成所述像素电路的晶体管的控制端;
至少一条驱动配线,共同连接至所述多个像素电路的晶体管的控制端,并向其传输来自所述扫描器的驱动信号;
电容器,设置在层的堆叠方向上不与所述驱动配线重叠的偏移位置处;
电源配线层;以及
第一配线层,在层的堆叠方向上设置在与所述电源配线层不同的层中;
其中,所述驱动配线形成为与所述电源配线层同层同材料的配线,并连接至所述第一配线层中的配线,以形成多层配线,
其中,所述驱动配线由低阻抗金属材料构成。
13.根据权利要求l2所述的显示设备,进一步包括:
第二配线层,在层的堆叠方向上设置在与形成在与所述电源配线层和所述第一配线层不同的层中的所述晶体管的控制端的配线层相同的层中;
所述驱动配线连接至所述第一配线层和所述第二配线层,以形成多层配线。
14.根据权利要求l2所述的显示设备,其中,
所述第一配线层位于驱动配线层的下层。
15.根据权利要求l2所述的显示设备,其中,
所述第一配线层位于信号配线层的下层。
16.根据权利要求l2所述的显示设备,其中,
所述第一配线层为最下层。
17.根据权利要求l2所述的显示设备,其中,
所述第一配线层和驱动配线层之间设置有层间薄膜和栅极绝缘层。
18.根据权利要求l7所述的显示设备,其中,
所述驱动配线通过穿过所述层间薄膜和所述栅极绝缘层的接触孔连接至所述第一配线层。
19.根据权利要求l2所述的显示设备,其中,
所述晶体管的所述控制端与所述驱动配线被设置在不同的层中。
20.根据权利要求l2所述的显示设备,其中,
所述晶体管能够被设定为导通状态,以将图像信号通过所述晶体管写入所述电容器。
21.根据权利要求l2所述的显示设备,其中,
所述第一配线层由高阻抗金属材料构成。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007071257A JP2008233399A (ja) | 2007-03-19 | 2007-03-19 | 画素回路および表示装置、並びに表示装置の製造方法 |
JP2007-071257 | 2007-03-19 | ||
CN2008100840282A CN101271920B (zh) | 2007-03-19 | 2008-03-18 | 像素电路、显示设备以及显示设备的制造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100840282A Division CN101271920B (zh) | 2007-03-19 | 2008-03-18 | 像素电路、显示设备以及显示设备的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103177689A CN103177689A (zh) | 2013-06-26 |
CN103177689B true CN103177689B (zh) | 2015-07-15 |
Family
ID=39774190
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100840282A Active CN101271920B (zh) | 2007-03-19 | 2008-03-18 | 像素电路、显示设备以及显示设备的制造方法 |
CN201310064991.5A Active CN103177690B (zh) | 2007-03-19 | 2008-03-18 | 像素电路以及显示设备 |
CN201310064400.4A Active CN103177689B (zh) | 2007-03-19 | 2008-03-18 | 像素电路以及显示设备 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100840282A Active CN101271920B (zh) | 2007-03-19 | 2008-03-18 | 像素电路、显示设备以及显示设备的制造方法 |
CN201310064991.5A Active CN103177690B (zh) | 2007-03-19 | 2008-03-18 | 像素电路以及显示设备 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20080231576A1 (zh) |
JP (1) | JP2008233399A (zh) |
KR (3) | KR20080085696A (zh) |
CN (3) | CN101271920B (zh) |
TW (1) | TWI397040B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5304257B2 (ja) * | 2009-01-16 | 2013-10-02 | ソニー株式会社 | 表示装置および電子機器 |
JP2010249935A (ja) * | 2009-04-13 | 2010-11-04 | Sony Corp | 表示装置 |
JP5832399B2 (ja) * | 2011-09-16 | 2015-12-16 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP6056175B2 (ja) * | 2012-04-03 | 2017-01-11 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP6164059B2 (ja) * | 2013-11-15 | 2017-07-19 | ソニー株式会社 | 表示装置、電子機器、及び表示装置の駆動方法 |
KR102352182B1 (ko) * | 2015-01-23 | 2022-01-17 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
CN113809137A (zh) * | 2016-09-21 | 2021-12-17 | 索尼半导体解决方案公司 | 显示装置和电子设备 |
KR102564366B1 (ko) * | 2018-12-31 | 2023-08-04 | 엘지디스플레이 주식회사 | 표시 장치 |
CN109872690B (zh) * | 2019-03-27 | 2020-09-08 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
CN110706603A (zh) * | 2019-11-19 | 2020-01-17 | 江苏上达电子有限公司 | 一种基于柔性封装基板的高分辨率点阵式电子驱动方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5424857A (en) * | 1993-06-22 | 1995-06-13 | Asahi Glass Company Ltd. | Matrix-type display apparatus with conductor wire interconnecting capacitor electrodes |
JPH10301505A (ja) * | 1997-04-25 | 1998-11-13 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置およびその製造方法 |
CN1241817A (zh) * | 1998-06-15 | 2000-01-19 | 日本电气株式会社 | 半导体存储器及其制造方法 |
JP2002314117A (ja) * | 2001-04-09 | 2002-10-25 | Seiko Epson Corp | Pin構造のラテラル型半導体受光素子 |
CN1434667A (zh) * | 2002-01-24 | 2003-08-06 | 精工爱普生株式会社 | 发光装置及电子机器 |
US6678017B1 (en) * | 1998-06-08 | 2004-01-13 | Casio Computer Co., Ltd. | Display panel and method of fabricating the same |
CN1580921A (zh) * | 2003-08-04 | 2005-02-16 | 精工爱普生株式会社 | 电光装置及其制造方法以及电子设备 |
CN1702533A (zh) * | 2004-05-25 | 2005-11-30 | 夏普株式会社 | 显示装置用基板、其制造方法及显示装置 |
CN101859540A (zh) * | 2005-10-18 | 2010-10-13 | 株式会社半导体能源研究所 | 半导体装置以及具有该半导体装置的显示器件和电子设备 |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5684365A (en) * | 1994-12-14 | 1997-11-04 | Eastman Kodak Company | TFT-el display panel using organic electroluminescent media |
JP3324535B2 (ja) * | 1998-12-01 | 2002-09-17 | カシオ計算機株式会社 | 表示パネル |
JP3248497B2 (ja) * | 1998-10-29 | 2002-01-21 | 日本電気株式会社 | 半導体記憶装置 |
JP2000221903A (ja) * | 1999-01-29 | 2000-08-11 | Sanyo Electric Co Ltd | エレクトロルミネッセンス表示装置 |
US6724149B2 (en) * | 1999-02-24 | 2004-04-20 | Sanyo Electric Co., Ltd. | Emissive display device and electroluminescence display device with uniform luminance |
JP2001102169A (ja) * | 1999-10-01 | 2001-04-13 | Sanyo Electric Co Ltd | El表示装置 |
KR100685945B1 (ko) * | 2000-12-29 | 2007-02-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
JP4392165B2 (ja) * | 2001-02-16 | 2009-12-24 | イグニス・イノベイション・インコーポレーテッド | 遮蔽電極を有する有機発光ダイオード表示器 |
JP3608614B2 (ja) * | 2001-03-28 | 2005-01-12 | 株式会社日立製作所 | 表示装置 |
JP4662647B2 (ja) * | 2001-03-30 | 2011-03-30 | シャープ株式会社 | 表示装置及びその製造方法 |
US6609242B1 (en) * | 2001-07-20 | 2003-08-19 | Hewlett-Packard Development Company, L.P. | Automated creation of power distribution grids for tiled cell arrays in integrated circuit designs |
US6823499B1 (en) * | 2001-09-18 | 2004-11-23 | Lsi Logic Corporation | Method for designing application specific integrated circuit structure |
JP3613253B2 (ja) * | 2002-03-14 | 2005-01-26 | 日本電気株式会社 | 電流制御素子の駆動回路及び画像表示装置 |
JP2003330387A (ja) * | 2002-03-05 | 2003-11-19 | Sanyo Electric Co Ltd | 表示装置 |
JP3837344B2 (ja) * | 2002-03-11 | 2006-10-25 | 三洋電機株式会社 | 光学素子およびその製造方法 |
JP3661669B2 (ja) * | 2002-07-22 | 2005-06-15 | セイコーエプソン株式会社 | アクティブマトリクス基板、電気光学装置、電子機器 |
JP2004191627A (ja) * | 2002-12-11 | 2004-07-08 | Hitachi Ltd | 有機発光表示装置 |
KR100543478B1 (ko) * | 2002-12-31 | 2006-01-20 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
JP3772889B2 (ja) * | 2003-05-19 | 2006-05-10 | セイコーエプソン株式会社 | 電気光学装置およびその駆動装置 |
JP5121114B2 (ja) * | 2003-05-29 | 2013-01-16 | 三洋電機株式会社 | 画素回路および表示装置 |
KR100514182B1 (ko) * | 2003-09-08 | 2005-09-13 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 |
JP4180018B2 (ja) * | 2003-11-07 | 2008-11-12 | 三洋電機株式会社 | 画素回路及び表示装置 |
JP4287337B2 (ja) * | 2003-11-24 | 2009-07-01 | 三星モバイルディスプレイ株式會社 | 有機電界発光表示装置及びその製造方法 |
US7595775B2 (en) * | 2003-12-19 | 2009-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device with reverse biasing circuit |
KR100557730B1 (ko) * | 2003-12-26 | 2006-03-06 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 |
JP4408713B2 (ja) * | 2004-02-03 | 2010-02-03 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR100573132B1 (ko) * | 2004-02-14 | 2006-04-24 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시장치 및 그 제조 방법 |
JP4444035B2 (ja) * | 2004-04-21 | 2010-03-31 | シャープ株式会社 | 表示装置用アクティブマトリクス基板およびその製造方法 |
KR100592273B1 (ko) * | 2004-05-20 | 2006-06-22 | 삼성에스디아이 주식회사 | 평판 디스플레이 장치 |
TW200703216A (en) * | 2005-07-12 | 2007-01-16 | Sanyo Electric Co | Electroluminescense display device |
US7413980B2 (en) * | 2006-04-25 | 2008-08-19 | Texas Instruments Incorporated | Semiconductor device with improved contact fuse |
-
2007
- 2007-03-19 JP JP2007071257A patent/JP2008233399A/ja active Pending
-
2008
- 2008-02-19 TW TW097105781A patent/TWI397040B/zh not_active IP Right Cessation
- 2008-02-27 US US12/071,854 patent/US20080231576A1/en not_active Abandoned
- 2008-03-07 KR KR1020080021277A patent/KR20080085696A/ko not_active Application Discontinuation
- 2008-03-18 CN CN2008100840282A patent/CN101271920B/zh active Active
- 2008-03-18 CN CN201310064991.5A patent/CN103177690B/zh active Active
- 2008-03-18 CN CN201310064400.4A patent/CN103177689B/zh active Active
-
2015
- 2015-01-13 KR KR20150005891A patent/KR20150027179A/ko not_active Application Discontinuation
- 2015-02-06 KR KR1020150018535A patent/KR101697851B1/ko active IP Right Grant
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5424857A (en) * | 1993-06-22 | 1995-06-13 | Asahi Glass Company Ltd. | Matrix-type display apparatus with conductor wire interconnecting capacitor electrodes |
JPH10301505A (ja) * | 1997-04-25 | 1998-11-13 | Matsushita Electric Ind Co Ltd | 液晶画像表示装置およびその製造方法 |
US6678017B1 (en) * | 1998-06-08 | 2004-01-13 | Casio Computer Co., Ltd. | Display panel and method of fabricating the same |
CN1241817A (zh) * | 1998-06-15 | 2000-01-19 | 日本电气株式会社 | 半导体存储器及其制造方法 |
JP2002314117A (ja) * | 2001-04-09 | 2002-10-25 | Seiko Epson Corp | Pin構造のラテラル型半導体受光素子 |
CN1434667A (zh) * | 2002-01-24 | 2003-08-06 | 精工爱普生株式会社 | 发光装置及电子机器 |
CN1580921A (zh) * | 2003-08-04 | 2005-02-16 | 精工爱普生株式会社 | 电光装置及其制造方法以及电子设备 |
CN1702533A (zh) * | 2004-05-25 | 2005-11-30 | 夏普株式会社 | 显示装置用基板、其制造方法及显示装置 |
CN101859540A (zh) * | 2005-10-18 | 2010-10-13 | 株式会社半导体能源研究所 | 半导体装置以及具有该半导体装置的显示器件和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
TWI397040B (zh) | 2013-05-21 |
US20080231576A1 (en) | 2008-09-25 |
KR20150028276A (ko) | 2015-03-13 |
CN103177690B (zh) | 2015-10-28 |
TW200844954A (en) | 2008-11-16 |
KR101697851B1 (ko) | 2017-01-18 |
KR20150027179A (ko) | 2015-03-11 |
CN101271920A (zh) | 2008-09-24 |
KR20080085696A (ko) | 2008-09-24 |
JP2008233399A (ja) | 2008-10-02 |
CN101271920B (zh) | 2013-04-10 |
CN103177689A (zh) | 2013-06-26 |
CN103177690A (zh) | 2013-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103177689B (zh) | 像素电路以及显示设备 | |
US10121836B2 (en) | Pixel circuit and display device, and a method of manufacturing pixel circuit | |
CN101221975B (zh) | 显示装置 | |
US8289236B2 (en) | Method for replacing a main signal line with a sub signal line when a pixel circuit is defective | |
CN101246661B (zh) | 像素电路和显示设备 | |
JP2008129156A (ja) | 画素回路および表示装置、並びに画素回路の製造方法 | |
JP2009157157A (ja) | 画素回路および表示装置、並びに表示装置の製造方法 | |
JP2008233400A (ja) | 表示装置 | |
JP2008180785A (ja) | 画素回路および表示装置 | |
JP2009157156A (ja) | 画素回路および表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |