CN103151337B - 测试探测结构 - Google Patents

测试探测结构 Download PDF

Info

Publication number
CN103151337B
CN103151337B CN201210076897.7A CN201210076897A CN103151337B CN 103151337 B CN103151337 B CN 103151337B CN 201210076897 A CN201210076897 A CN 201210076897A CN 103151337 B CN103151337 B CN 103151337B
Authority
CN
China
Prior art keywords
dimpling block
substrate
dimpling
detection pad
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210076897.7A
Other languages
English (en)
Other versions
CN103151337A (zh
Inventor
王敏哲
陈卿芳
桑迪.库马.戈埃尔
袁忠盛
叶朝阳
刘钦洲
李云汉
林鸿志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103151337A publication Critical patent/CN103151337A/zh
Application granted granted Critical
Publication of CN103151337B publication Critical patent/CN103151337B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

一种用于晶圆级测试半导体IC封装的被测器件(DUT)的测试探测结构。该结构包括衬底、衬底通孔、形成在衬底的第一表面以接合探测卡的凸块阵列以及在衬底的第二表面上的至少一个探测单元。该探测单元包括形成在衬底的一个表面上的导电探测焊盘以及与该焊盘互连的至少一个微凸块。该焊盘通过通孔电连接到凸块阵列。一些实施例包括多个与焊盘相连接的微凸块，该焊盘被配置为与DUT上的微凸块匹配阵列相接合。在一些实施例中，DUT可以通过从探测卡通过凸块和微凸块阵列施加测试信号进行探测，而不直接探测DUT微凸块。

Description

测试探测结构
技术领域
本发明大体上涉及半导体，更具体而言，涉及用于测试形成在半导体晶圆上的集成电路器件的探测结构。
背景技术
现代半导体制造涉及多个步骤，包括光刻、材料沉积、蚀刻以在单个半导体硅晶圆上形成多个单独的半导体器件或集成电路芯片(管芯或晶片)。然而，由于在复杂的半导体制造过程中产生的各种差异和问题，一些形成在晶圆上的单独的芯片可能会有缺陷。在切割晶圆之前，即，将单独的集成电路芯片从半导体晶圆分离之前，通过对多个芯片通电一段预定的时间，同时对该多个芯片进行电气性能和可靠性测试(即，晶圆级老化测试)。这些测试通常包括LVS(版图与原理图)校对、IDDq测试等。从每个芯片或DUT(被测器件)生成的最终电信号被具有测试电路的自动测试设备(ATE)捕获和分析，以确定芯片是否有缺陷。
为了便于晶圆级老化测试和同时从晶圆上的众多芯片捕获电气信号的进行，使用本领域常用的DUT板或探测卡。探测卡基本上是包含多个金属电探测器的印刷电路板(PCB)，该多个金属电探测器与相应的多个形成在半导体芯片的晶圆上的电接触件或终端相匹配。每个芯片或管芯本身具有多个接触件或终端，每个接触件或终端都必须被访问测试。因此，典型的晶圆级测试将要求在1000个以上的芯片接触件或终端和ATE测试电路之间建立电连接。因此，对于进行准确的晶圆级测试来说，将多个探测卡接触件与晶圆上的芯片接触件精确地对齐并且形成良好的电连接是非常重要的。探测卡通常被安装在ATE中作为芯片(管芯)或DUT与ATE的测试头之间的界面。
随着对半导体制造技术的持续发展，形成在半导体晶圆上的单独芯片(芯片或管芯)上的电气测试接触焊盘和凸块之间的关键尺寸或者间隔(即，“间距”)持续减小。这使得适当地访问这些触点进行测试越来越难。
目前，半导体制造的主要趋势在于集成具有垂直堆叠的芯片的3D IC芯片封装件，并利用直接的电气芯片间连接件，以代替其他互连技术，例如，引线接合和芯片边缘互连件。这种3D IC芯片封装件中的管芯可以包括直接电连接至相邻堆叠芯片的细(小)间距穿透衬底或硅通孔(TSV)。TSV提供了的较高密度的互连件和较短的信号路径，其可以导致形成具有较小的印记的芯片封装件的可能性。芯片中的TSV可以在背面上终止，具有非常细的间距的微凸块阵列以互连至相邻的堆叠的芯片。在将芯片装配至半导体器件封装件中的载具衬底之前，顶部芯片上的微凸块阵列也可以被访问以进行晶圆级测试。在这些微凸块阵列中，微凸块之间的间距(间隔)可以是50微米(μm)或更小，其必须被访问以进行芯片测试。
当现有的测试探测卡设计和探测技术不能稳定地支持测试可能应用在3D IC芯片封装件中的管芯上的这种细间距微凸块阵列时，产生了技术瓶颈。如图1所示，在某些情况下，由于物理接触压力和/或高电流，测试卡探测尖端对微凸块的直接探测可以导致微凸块坍塌或“崩溃”。这可能会导致微凸块永久性损坏，对凸块互连接合的完整性产生不利的影响，从而导致低凸块接合产量和潜在的芯片不合格。此外，如图2所示，适当地访问用以测试的细间距微凸块的能力受到传统测试卡探测尖端或针的较大的间距间隔的限制。因此，所有的芯片微凸块无法被适当地访问以进行测试和信号传输，这也导致低凸块接合产量和芯片不合格。
因此需要一种经过改进的探测结构及其制造方法，以探测具有微凸块阵列的管芯。
发明内容
为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种用于管芯测试的半导体探测结构，包括：衬底，所述衬底具有第一表面和第二表面；多个衬底通孔，所述多个衬底通孔在所述第一表面和所述第二表面之间延伸；多个凸块，所述多个凸块形成在所述衬底的所述第一表面上，用于接合测试探头针或尖端；多个探测单元，所述多个探测单元设置在所述衬底的所述第二表面上，所述探测单元包括与至少一个所述通孔导电连接的探测焊盘、围绕所述焊盘并且与所述焊盘可操作地相关联的至少一个微凸块、以及将所述微凸块电连接至所述焊盘的至少一个互连件。
在上述探测结构中，其中，进一步包括围绕所述焊盘并且与所述焊盘可操作地相关联的第二微凸块、以及将所述第二微凸块电连接至所述焊盘的第二互连件。
在上述探测结构中，其中，进一步包括围绕所述焊盘并且与所述焊盘可操作地相关联的第二微凸块、以及将所述第二微凸块电连接至所述焊盘的第二互连件，其中，第一微凸块和所述第二微凸块设置在所述焊盘的相对侧上。
在上述探测结构中，其中，每个所述探测焊盘导电连接至至少两个通孔。
在上述探测结构中，其中，每个所述探测焊盘导电连接至至少两个通孔，其中，所述两个通孔导电连接至所述衬底的所述第一表面上的单个凸块，以在所述凸块和所述焊盘之间提供多余的导电路径。
在上述探测结构中，进一步包括设置在所述衬底的第二侧面上的多个探测单元，每个探测单元包括导电连接至一个所述通孔的探测焊盘、围绕所述焊盘并且与所述焊盘可操作地相关联的至少一个微凸块、以及将所述微凸块电连接至所述焊盘的至少一个互连件。
在上述探测结构中，进一步包括设置在所述衬底的第二侧面上的多个探测单元，每个探测单元包括导电连接至一个所述通孔的探测焊盘、围绕所述焊盘并且与所述焊盘可操作地相关联的至少一个微凸块、以及将所述微凸块电连接至所述焊盘的至少一个互连件，其中，至少一个第一探测单元通过探测单元互连件导电连接至另一个第二探测单元。
在上述探测结构中，进一步包括设置在所述衬底的第二侧面上的多个探测单元，每个探测单元包括导电连接至一个所述通孔的探测焊盘、围绕所述焊盘并且与所述焊盘可操作地相关联的至少一个微凸块、以及将所述微凸块电连接至所述焊盘的至少一个互连件，其中，至少一个第一探测单元通过探测单元互连件导电连接至另一个第二探测单元，其中，所述探测单元连接件具有与所述第一探测单元相关联的微凸块连接的一个端部、以及与所述第二探测单元相关联的微凸块连接的第二端部。
在上述探测结构中，其中，所述探测单元包括一组微凸块，所述一组微凸块包括与所述探测焊盘相关联并且围绕所述探测焊盘的多个微凸块。
在上述探测结构中，其中，所述探测单元包括一组微凸块，所述一组微凸块包括与所述探测焊盘相关联并且围绕所述探测焊盘的多个微凸块，其中，所述组包括导电连接至所述焊盘的至少一个微凸块，从而限定出激活微凸块和与所述焊盘导电隔离的至少一个额外微凸块，并限定出失效微凸块。
在上述探测结构中，其中，所述探测单元包括一组微凸块，所述一组微凸块包括与所述探测焊盘相关联并且围绕所述探测焊盘的多个微凸块，其中，所述组包括至少4个微凸块。
在上述探测结构中，其中，所述探测单元包括一组微凸块，所述一组微凸块包括与所述探测焊盘相关联并且围绕所述探测焊盘的多个微凸块，其中，所述组形成具有围绕所述焊盘的四边形或六边形的微凸块图案。
在上述探测结构中，其中，所述探测单元包括一组微凸块，所述一组微凸块包括与所述探测焊盘相关联并且围绕所述探测焊盘的多个微凸块，其中，至少两个微凸块通过互连件导电连接至所述焊盘。
在上述探测结构中，其中，所述探测单元包括一组微凸块，所述一组微凸块包括与所述探测焊盘相关联并且围绕所述探测焊盘的多个微凸块，其中，所述微凸块围绕和接近所述焊盘同心地排列。
根据本发明的另一方面，还提供了一种用于实施管芯测试的半导体探测结构，包括：衬底，所述衬底具有第一表面和第二表面；多个衬底通孔，所述多个衬底通孔在所述第一表面和所述第二表面之间延伸；多个凸块，所述多个凸块形成在所述衬底的所述第一表面上，每个凸块导电连接至至少一个所述通孔；以及多个探测单元，所述多个探测单元设置在所述衬底的所述第二表面上，每个测试单元包括导电连接至至少一个所述通孔的探测焊盘、以及与所述焊盘可操作地相关联并且相对接近地围绕所述焊盘排列的多个微凸块，至少一个所述微凸块导电连接至所述焊盘并且是电激活的，所述多个微凸块被排列为与相应的管芯微凸块阵列匹配。
在上述探测结构中，其中，当所述微凸块与管芯微凸块接合时，施加到一个所述凸块的电测试信号通过在所述衬底上的电激活微凸块传输至管芯上的相应微凸块。
在上述探测结构中，其中，至少一个焊盘导电连接至至少两个通孔，所述至少两个通孔导电连接至凸块。
根据本发明的又一方面，还提供了一种用于实施管芯测试的半导体探测结构，包括：插件，所述插件包括具有第一表面和第二表面的衬底；多个衬底通孔，所述多个衬底通孔在所述第一表面和所述第二表面之间延伸；多个凸块，所述多个凸块形成在所述衬底的所述第一表面上，每个凸块导电连接至至少一个所述通孔；以及多个探测单元，所述多个探测单元设置在所述衬底的所述第二表面上，每个探测单元包括导电连接至至少一个所述通孔的探测焊盘、以及与所述焊盘可操作地相关联并且相对接近地围绕所述焊盘排列的一组多个微凸块，至少一个所述微凸块导电连接至所述焊盘并且是电激活的，多个微凸块被排列为与相应的管芯微凸块阵列匹配；其中，每个所述凸块和所述微凸块都具有间距间隔，所述微凸块的间距间隔小于所述凸块的间距间隔。
在上述探测结构中，其中，所述凸块是C4凸块。
在上述探测结构中，其中，所述凸块是C4凸块，其中，至少一个焊盘导电连接至至少两个通孔，所述至少两个通孔导电连接至凸块。
附图说明
参考以下附图描述实施例的特征，其中对相同的元件做以相似的标记，其中：
图1和2示出的是现有的管芯微凸块探测的限制；
图3是根据本发明的芯片测试探测插件的一个实施例的局部横截面侧视图；
图4是根据图3所示的插件的探测单元的顶视图；
图5和6是图3所示的探测插件结合两个用于性能测试的IC器件的可能实施例的局部横截面侧视图；以及
图7-12是具有不同的可能的配置或图案的一组微凸块的探测单元的顶视图。
所有的图示只是示例性的，并没有按比例绘制。
具体实施方式
结合附图阅读示例性实施例的描述，其是整个的书面说明的一部分。在本文公开的实施例的描述中，任何方位或方向的引用只是为了描述方便，并不以任何方式限制本发明的范围。相关术语，例如，“下部”、“上部”、“水平”、“垂直”、“之上”、“之下”、“上”、“下”、“顶部”和“底部”以及其派生词(例如，“水平地”、“向下地”、“向上地”等)，应被看作在被讨论的附图中将要描述或示出的方向。这些相关术语仅仅为了描述方便，并不需要装置以特定的方向构造或操作。术语，例如“连接的”、“固定的”、“连接的”和“互连的”指代的是一种结构直接地或间接地通过中间结构被固定或者被连接至另一个结构的关系，以及动态或静态的连接或关系，除非另有明确说明。此外，参考实施例对本公开的特征和优势进行描述。因此，本发明明显地不应该只限于这些实施例，这些实施例示出可能单独存在的或与其他特征组合存在的特征的一些可能的非限制组合；本发明的范围由所附权利要求限定。
图3示出根据本发明的原理的用于导电晶圆级芯片测试的半导体探测结构的一个实施例的横截面图。这个实施例被配置和调整为对用于3D IC芯片封装件的管芯上的细间距微凸块阵列强化探测。有利的是，探测结构减少或消除微凸块崩溃/坍塌，并且消除探测卡的制造/物理限制，以产生可以与越来越小的3D IC芯片封装件管芯的微凸块的细间距相匹配的探测尖端或针。
在一个实施例中，探测结构可以是具有衬底22的插件20，衬底22具有顶侧或顶面21和相对的底侧或底面23。在一些实施例中，衬底22可以由硅、硅玻璃或其他合适的半导体工艺中常用的衬底材料制成。在一个实施例中，所使用的衬底22材料是硅。衬底22为满足所需的特定的应用的要求，衬底22可以具有任何合适的厚度。在一个有代表性的示例中，但不限于此示例，衬底22的厚度可以是大约并且包括100微米，或者更小。
衬底22的底面23包括多个导电金属焊料凸块24，以与相应的被提供在用于后端线(BEOL)晶圆级管芯测试的传统的探测卡(未显示)上的导电接触件相匹配。这种探测卡一般包括测试印刷电路板(PCB)，其包含本领域技术人员所公知的传统DUT(被测器件)测试电路和激活器件。测试PCB被调整为安装在自动测试器件(ATE)上，以进行晶圆级DUT测试。操作晶圆测试电路，以通过凸块24和插件20(见图5)将电力负荷施加到晶圆上的DUT，并且接收和处理从DUT返回的电气信号，在一些实施中，该电气信号可能与晶圆级DUT老化性能和可靠性测试相关。
测试探测卡在同时持有的美国专利8033012中有进一步的说明，在此引用其全部内容作为参考。
参考图3，在一些实施例中，凸块24可以是具有不限于约100-200um的代表性直径的C4凸块。凸块24可以由任何常用于C4凸块的合适的材料制成，并且可以由本领域所公知的用于制造倒装芯片连接件(即，坍塌可控坍塌芯片连接件)的任何合适的传统工艺制成。在一些实施例中，凸块24可以由铜或其他合适的导电金属或金属合金制成，例如，锡和锌。
多个凸块24形成导电接触件阵列，其以间距间隔P24被排列和配置在底面23上，间距间隔P24被选择用以与相应的被提供在传统的测试探测卡(未显示)上的具有类似的间距间隔的导电接触焊盘阵列匹配和接触。在一些实施例中，凸块24可以具有代表性的非限制的间距间隔P24，其在凸块之间的间距是大约100-200um微米或更大。有利的是，凸块24的间距间隔P24不受相应的较小的形成在插件20的相对侧上的微凸块42的间距间隔P42的限制，以下将进一步说明。
参考图3-5，插件20的顶面21包括至少一个或一个以上的导电探测单元40，以探测和测试半导体晶圆上的管芯100。每个探测单元40包括中央导电金属探测焊盘30、至少一个可以与焊盘相连接的导电金属微凸块42、以及用以将至少一个微凸块电连接到焊盘的至少一个导电互连件60。如图所示，在一些实施例中，探测焊盘30可以被可以与焊盘相连接并且与焊盘极为接近地以各种图案和配置排列的一组微凸块42环绕(最好参考图4，其中示出了图3中的探测单元40的顶视图)。微凸块42与探测焊盘30间隔开，并且通过本身具有电气绝缘材料性能的衬底22与焊盘电隔离。在一个实施例中，微凸块42可以以大约20微米的水平距离与焊盘30分隔。互连件60将一个或多个微凸块42电连接至探测焊盘30。微凸块42形成测试微凸块阵列，其被配置和排列为匹配和访问相应的形成在管芯100上的管芯微凸块110的阵列，以用于本发明将进一步说明的BEOL晶圆级测试(参见，例如，图5)。
探测焊盘30可以被设置在插件20的顶面21上或者部分地嵌入顶面；图5示出了每个可能的实施例的示例。探测焊盘30可以具有任意合适的形状，包括但不限于正方形(如图所示)、长方形、圆形或其他形状。探测焊盘30可以具有任意合适的厚度，只要焊盘足够厚，可以通过互连件60与微凸块42形成高质量的导电路径。在一个有代表性的实施例中，但不限于本实施例，焊盘30的厚度可以是大约3-5um。
互连件60可以以配置合适的一个或多个导电金属迹线或导线的形式形成在插件20的顶面21中或者附近，从而将微凸块42连接至探测焊盘30。所使用的互连件60的数量和配置取决于微凸块42的数量以及微凸块与焊盘30之间的所需要的电连接件的数量，本发明将进一步对其进行描述。
探测焊盘30和互连件60可以通过任何合适的在半导体制造领域中常用的形成导电接合焊盘和再分布层(RDL)导线或路径的方法工艺形成，例如，但不仅限于，传统镶嵌工艺，包括使用图案化的光刻胶的光刻、蚀刻、和金属沉积或电镀步骤的组合。在一些有代表性的实施例中，但不限于这些实施例，探测焊盘30可以由铜或其他合适的导电金属制成，例如，铝。互连件60同样可以由铜或其他合适的导电金属制成，例如，铝。
参考图3和4，微凸块42可以是任何合适的凸块类型，包括，但不限于，焊料凸块、柱状凸块、螺柱凸块(stud bump)等。在一些实施例中，微凸块42可以具有，但不限于，大约20微米的具有代表性的直径和大约50微米或更小的间距间隔P42。在一些实施例中，间距间隔P42可以是大约40微米。根据需要，微凸块42的间距P42与相应的管芯100上的微凸块110的间距相匹配(如图5所示)，从而使其被访问并且用于实施管芯测试。
微凸块42可以形成在互连件60上，或者通过金属粘合进行表面处理以直接形成在衬底22上。
微凸块42可以由任意合适的常用于焊料凸块的导电金属或金属合金制成。在一些实施例中，微凸块40可以由Cu、CuSn、SnZn等制成，也可以由与C4凸块24相同的材料制成。微凸块42和C4凸块24可以由任意合适的本领域公知的用于形成焊料微凸块和凸块的传统的MEM或半导体制造工艺形成。这种工艺可以包括，例如，但不限于，蒸发、电镀、印刷、螺柱凸点技术(stud bumping)。
在一些实施例中，探测单元40可以包括电激活微凸块42和失效微凸块44的组合。激活微凸块42通过互连件60电连接至探测焊盘30，并且可操作地发送和接收电测试信号。电失效微凸块44与焊盘30或插件20提供的任何其他导电结构不连接，因此，电绝缘微凸块44是电隔离和失效的，从而不会形成激活管芯测试电路的一部分。失效微凸块44有助于微凸块接合工艺，其中，激活微凸块42被放置成与管芯100上的激活微凸块110相接合，以进行测试。失效微凸块44有助于将接触压力分布到微凸块的更大的表面积上，从而降低插件20和芯片100上的相接微凸块之间的接触压力。每个电失效微凸块44与设置在管芯100上的失效微凸块112进行相应的匹配，也可以不与形成在管芯中的任何电激活导电路径相连接，而仅对接合提供帮助。失效微凸块44和112之间的接合保护激活微凸块42和110完整，以防止或减少对激活微凸块的损害。
参考图3和4，衬底通孔或TSV 50垂直延伸穿透插件20的衬底22，并且将邻近插件20的顶面21的探测焊盘30电连接至底面23上的凸块24。在一些实施例中，TSV 50可以是其中采用硅衬底材料的穿透硅通孔。TSV50可以由本领域常用的任何合适的导电材料制成，包括，但不限于，钨、铜、镍或其合金。在一些有代表性的实施例中，取决于设计需要和形成TSV的工艺，TSV 50可以是，但不仅限于，大约5至12微米的具有代表性的直径。
在一些实施例中，如图3示出的实施例中的左侧的探测单元40所示，提供至少一个TSV 50给每个凸块24和相应的探测焊盘30。在其他实施例中，提供两个或更多的TSV 50给图3所示的实施例中的中心和右侧的探测单元40。后者提供了多余的TSV 50和导电信号路径，这增强了通过插件20的电测试信号传输，也增加了当一个TSV50在晶圆级芯片测试中可能被损坏或不合格时，3D IC应用中的凸块接合的产量。
应当理解，每个探测单元40的探测焊盘30、互连件60，和微凸块42的组合将原用于与测试探测卡上的传统的较大间距的接触相匹配的插件20的底面23上的较大/较宽的间距P24转换成用于与相应的待访问测试的管芯100上的微凸块110、112的较小的间距间隔相匹配的插件的顶面21上的较小/较细的间距P24。有利的是，这消除了探测卡本身的制造和实际限制，以产生具有极细的间距(例如，50微米或更小)的探测尖端或针的探测卡，该极细的间距对于访问相应的用于3D IC芯片封装件的细间距微凸块阵列是必要的，这在实践中这是很难实现的。
通过一个或多个互连件60，可将任何数量的激活微凸块42电连接至探测焊盘30，以符合对探测管芯100或120(如图5和6所示)所预期的测试用途和要求。在本领域中，管芯100被称为具有TSV的3D堆叠芯片，以进一步向上堆叠更多的管芯，而管芯120被称为不具有TSV的2.5D堆叠芯片。所使用的互连件60的数量可以部分地由既定用途的测试信号电路的容量决定。例如，每个微凸块42可以具有100mA(毫安)的额定电流。由于电测试信号传输要求最大电流容量为200mA的电路，需要两个具有额定100mA的微凸块42与图4所示的信号型探测单元40配置所示出的探测焊盘30互连。对于电源域测试电路，需要能够传输800mA的电路。因此，需要8个每个具有额定100mA的微凸块42，以产生如图9所示的可能的电源类型探测单元40配置。因此，应当理解，本领域的技术人员可以将探测单元40配置为提供任何合适数量的激活微凸块42和互连件60的图案，以实现所需的电路电流容量和布局。
探测单元40的数个示例性实施例示出了一些可能性，但并不仅限于图7-12所示的示例中可能使用的互连件60和一组微凸块42、44的图案。每个探测单元40包括焊盘30和相关的环绕并且相对接近焊盘的同心围绕焊盘排列的一组微凸块42、44，和设置在插件的衬底22的相反一侧23上的导电凸块24(虚线所示)。微凸块42、44的组可以形成无数不同的图案，包括四边形、六角形、八角形，以及特定应用所需的其他形状。在所示的实施例中，不通过互连件60与探测焊盘30相连接的微凸块44是在本文的其他处描述的失效微凸块，其将插件微凸块和管芯微凸块110、112之间的接触压力分布在较大的面积上，从而防止插件20在与管芯100接合进行测试时对管芯微凸块的损坏。
如图5所示，利用TSV 104和激活焊料微凸块110，根据本发明的实施例的插件20可以被用于接合和测试管芯100。在一些实施例中，TSV 104和激活焊料微凸块110可以形成在传统UBM(凸块底部金属化)焊盘102上。微凸块110可以通过UBM焊盘102与传统的顶部金属层铝RDL导线(未显示)电连接。管芯100代表IC芯片封装件中的顶部管芯。如图所示6，插件20也可以被用来测试没有TSV的芯片120，以及利用其他传统金属互连结构诸如图6中示出的通孔和沟槽。
在一些实施例中，插件20包括多个具有微凸块42、44的探测单元40的阵列，其被配置和排列为与相应的形成在被测器件(DUT)(例如，管芯100)上的微凸块110、112的阵列相匹配。探测单元可以包括探测单元40的组合，探测单元40具有微凸块42、互连件60和TSV50如图3和5-6所示的多个不同配置。这可以包括图4和7-12中所示的任何可能的探测单元40图案，以及其他所需图案，以适应所预期的特定应用的要求和管芯100上的微凸块110、112的配置。此外，如图3和5-6所示，可以提供额外的导电金属迹线62，以将一个探测单元40与一个或多个其他探测单元40电互连，例如，通过一个微凸块42与另一个微凸块42互连，通过焊盘30与微凸块42互连，和/或通过焊盘30直接与另一个焊盘30互连。
如图5和6所示，为了测试芯片100或120，首先，移动插件20使其与管芯相接合。如图所示，插件20上的微凸块42、44与相应的管芯100或120上的微凸块110、112相匹配并且邻接。探测焊盘30与管芯100、120上的导电微凸块、焊盘或其他电激活导电结构间隔分离，从而使与管芯中的电路相连接的激活微凸块110不能直接访问测试，而是通过从每个测试单元40的激活微凸块42传输至相应的激活管芯微凸块110的测试信号访问，以防止崩溃或损坏管芯微凸块。现在可以通过应用电测试信号至凸块24(见电箭头)进行传统的BEOL测试。测试信号以连续路径传输，(按顺序)通过全都设置在插件20上的凸块24、TSV50、互连件60和激活微凸块24，然后到管芯100或120上的激活微凸块110。
如图5和6所示，在一些实施例中，插件20可以通过传统微凸块到微凸块接合点与管芯100或120永久地接合，从而使插件并入最终的芯片封装件中。可以使用传统的焊料回流、超声波或其他合适的本领域中常用的制造微凸块接合点的方法将微凸块接合在一起。应该指出的是，在微凸块接合步骤完成之前或之后可以实施一些探测步骤。此外，在顶部管芯堆叠到插件上之后的一些实施例中，管芯可以只占据插件的总面积的一部分。
如图5和6所示，在一些实施例中，在探测焊盘30和管芯100或120上的任何导电结构之间没有直接接触。如图所示，当处于测试位置时，焊盘30与管芯100、120的匹配表面间隔分离。因此，焊盘30充当导电枢纽，用于接收和分配流向和来自微凸块42的电流，微凸块42通过互连件60与焊盘电连接。通过与插件20上的微凸块42的凸块对凸块接触，，从而对管芯100或120上的匹配微凸块110进行探测和测试。因此，焊盘30并不直接与管芯100、120或者其上的微凸块110电连接，而是通过微凸块42间接地连接。有利的是，这种方法使电流被更加仔细地控制至管芯上的微凸块，从而最大限度地减少微凸块的崩溃/坍塌和损坏，从而增加凸块接合的产量。
现在将参考图3和4描述一种形成探测插件20的方法。在一个实施例中，方法或工艺包括提供衬底22，穿过衬底形成多个TSV50，使用导电材料填充TSV，以及在第一侧面23上形成凸块24的阵列，其中凸块设置在TSV的底部并且与TSV电连接。在一些实施例中，凸块24可以设置在首先形成在TSV 50上的导电焊盘上。在一些实施例中，凸块24可以是具有第一间距间隔P24的C4凸块。
通过在衬底22的第二侧面21上形成至少一个探测单元40，继续进行该方法或工艺。这包括以任意顺序在TSV50的顶部形成探测焊盘30以及在衬底22的第二侧面21上形成互连件60。每个焊盘30可以形成在与相应的凸块24依次导电连接的单个的TSV50上，或者在一些实施例中，焊盘30可以与至少两个与相应的凸块24依次导电连接的TSV50连接，以提供多余的从凸块到焊盘的测试信号路径。接着激活微凸块42和失效微凸块44的阵列形成在第二侧面21上。每个探测单元40中的至少一个微凸块42被设置为与相应的互连件60相接触并且电连接，互连件60依次与相应的探测焊盘30相连接。
应该理解，插件20可以包括超出图中所示导电互连结构的其他各种导电互连结构，或者，在一些可能的实施例中，插件20也可以是激活的，并且包括一个或多个激活电器件。
在一个实施例中，用于实施晶圆级管芯测试的半导体探测结构包括：具有第一表面和第二表面的衬底；在第一表面和第二表面之间延伸的多个衬底通孔；形成在衬底的第一表面上的多个凸块，每个凸块与其中一个通孔导电连接；以及设置在衬底的第二表面上的多个探测单元，每个探测单元包括与其中一个通孔导电连接的探测焊盘，至少一个与焊盘可操作地相关联的微凸块，以及至少一个将微凸块与焊盘导电连接的导电互连件，微凸块被排列为与被测器件上的相应微凸块相匹配。从探测卡应用至凸块的测试信号通过微凸块被传输至管芯微凸块，从而间接地探测管芯微凸块。在一个实施例中，凸块是C4凸块，其间距间隔大于微凸块的间距间隔。
在另一个实施中，用于实施管芯测试的半导体探测结构包括：具有第一表面和第二表面的衬底；在第一表面和第二表面之间延伸的多个衬底通孔；形成在衬底的第一表面上的多个凸块，每个凸块与其中一个通孔导电连接；以及设置在衬底的第二表面上的多个探测单元，每个探测单元包括与至少一个通孔和多个与焊盘可操作地相关联并且相对接近地环绕焊盘排列的微凸块导电连接的探测焊盘，至少一个微凸块与焊盘电连接并且电激活，多个微凸块被排列成与被测器件上的相应管芯微凸块阵列相匹配。
在其他实施例中用于实施管芯测试的半导体探测结构包括：包括具有第一表面和第二表面的衬底的插件；在第一表面和第二表面之间延伸的多个衬底通孔；形成在衬底的第一表面上的多个凸块，每个凸块与至少其中一个通孔导电连接；以及设置在衬底的第二表面上的多个探测单元，每个探测单元包括与至少其中一个通孔和可操作地与焊盘相关联并且相对邻近地环绕焊盘排列的多个微凸块的组导电连接的探测焊盘，至少其中一个微凸块与焊盘导电连接并且是电激活的，多个微凸块被排列成与被测器件上的相应管芯微凸块阵列相匹配。每个凸块和微凸块具有各自的间距间隔，微凸块的间距间隔小于凸块的间距间隔。
在一些实施例中，在上述任何实施例中的至少一个探测焊盘可以通过至少两个通孔与相应的凸块导电连接，以提供多余的测试信号路径。在一些实施中，凸块可以是C4凸块。
虽然以上说明书和附图详细描述了本发明可能的示例性实施例，然而应该理解，在不背离本公开的主旨、范围和相应的附图范围的情况下，可以做各种补充、修改和替换。尤其是，本领域的技术人员应该清楚，在不背离本公开的主旨或重要特征的情况下，本发明可以以其他形式、结构、布置、比例、尺寸以及使用其他元件、材料和组件实现。此外，在不背离本公开主旨的情况下，可以对本发明所述的可应用的方法/工艺和/或控制逻辑进行各种改变。本领域的技术人员应该进一步地理解，在本发明的实际应用中，在不背离本发明的原则的情况下，可以对本发明中的结构、布置、比例、尺寸、材料和元件等进行许多修改，尤其是为了适应特定情况和操作要求，对其进行修改。因此，对本发明描述的实施例，应该从各个方面考虑但并不限制，本发明的范围由所附权利要求及其同类限定，但并不仅限于上述说明或实施例。当然，所附权利要求应当广泛限定，以包括本领域技术人员在不背离本发明的范围和等效范围的情况下根据本发明的做出的其他的变形和实施例。

Claims (16)

1.一种用于管芯测试的半导体探测结构，包括：
衬底，所述衬底具有第一表面和第二表面；
多个衬底通孔，所述多个衬底通孔在所述第一表面和所述第二表面之间延伸；
多个凸块，所述多个凸块形成在所述衬底的所述第一表面上，用于接合测试尖端；
多个探测单元，所述多个探测单元设置在所述衬底的所述第二表面上，所述探测单元包括探测焊盘、围绕所述探测焊盘并且与所述探测焊盘可操作地相关联的至少一个微凸块、以及将所述微凸块电连接至所述探测焊盘的至少一个互连件；
其中，每个所述探测焊盘导电连接至至少两个衬底通孔。
2.根据权利要求1所述的用于管芯测试的半导体探测结构，其中，进一步包括围绕所述探测焊盘并且与所述探测焊盘可操作地相关联的所述至少一个微凸块的第二微凸块、以及将所述第二微凸块电连接至所述探测焊盘的第二互连件。
3.根据权利要求2所述的用于管芯测试的半导体探测结构，其中，所述探测单元还包括第一微凸块，所述第一微凸块和所述第二微凸块设置在所述探测焊盘的相对侧上。
4.根据权利要求1所述的用于管芯测试的半导体探测结构，其中，所述两个衬底通孔导电连接至所述衬底的所述第一表面上的单个凸块，以在所述凸块和所述探测焊盘之间提供多余的导电路径。
5.根据权利要求1所述的探测结构，其中，所述多个探测单元的至少一个第一探测单元通过探测单元互连件导电连接至所述多个探测单元的另一个第二探测单元。
6.根据权利要求5所述的探测结构，其中，所述探测单元互连件具有与所述第一探测单元相关联的微凸块连接的一个端部、以及与所述第二探测单元相关联的微凸块连接的第二端部。
7.根据权利要求1所述的用于管芯测试的半导体探测结构，其中，所述探测单元包括一组微凸块，所述一组微凸块包括与所述探测焊盘相关联并且围绕所述探测焊盘的多个微凸块，其中，所述至少一个微凸块包括所述一组微凸块。
8.根据权利要求7所述的用于管芯测试的半导体探测结构，其中，所述一组微凸块包括导电连接至所述探测焊盘的至少一个微凸块，从而限定出激活微凸块和与所述探测焊盘导电隔离的至少一个额外微凸块，并限定出失效微凸块。
9.根据权利要求7所述的用于管芯测试的半导体探测结构，其中，所述一组微凸块包括至少4个微凸块。
10.根据权利要求7所述的用于管芯测试的半导体探测结构，其中，所述一组微凸块形成具有围绕所述探测焊盘的四边形或六边形的微凸块图案。
11.根据权利要求7所述的用于管芯测试的半导体探测结构，其中，至少两个微凸块通过互连件导电连接至所述探测焊盘。
12.根据权利要求7所述的用于管芯测试的半导体探测结构，其中，所述微凸块围绕和接近所述探测焊盘同心地排列。
13.一种用于实施管芯测试的半导体探测结构，包括：
衬底，所述衬底具有第一表面和第二表面；
多个衬底通孔，所述多个衬底通孔在所述第一表面和所述第二表面之间延伸；
多个凸块，所述多个凸块形成在所述衬底的所述第一表面上；以及
多个探测单元，所述多个探测单元设置在所述衬底的所述第二表面上，每个探测单元包括探测焊盘、以及与所述探测焊盘可操作地相关联并且相对接近地围绕所述探测焊盘排列的多个微凸块，至少一个所述微凸块导电连接至所述探测焊盘并且是电激活的，所述多个微凸块被排列为与相应的管芯微凸块阵列匹配；
其中，至少一个探测焊盘导电连接至至少两个衬底通孔，所述至少两个衬底通孔导电连接至凸块。
14.根据权利要求13所述的用于实施管芯测试的半导体探测结构，其中，当所述微凸块与管芯微凸块接合时，施加到一个所述凸块的电测试信号通过在所述衬底上的电激活微凸块传输至管芯上的相应微凸块。
15.一种用于实施管芯测试的半导体探测结构，包括：
插件，所述插件包括具有第一表面和第二表面的衬底；
多个衬底通孔，所述多个衬底通孔在所述第一表面和所述第二表面之间延伸；
多个凸块，所述多个凸块形成在所述衬底的所述第一表面上；以及
多个探测单元，所述多个探测单元设置在所述衬底的所述第二表面上，每个探测单元包括探测焊盘、以及与所述探测焊盘可操作地相关联并且相对接近地围绕所述探测焊盘排列的一组多个微凸块，至少一个所述微凸块导电连接至所述探测焊盘并且是电激活的，多个微凸块被排列为与相应的管芯微凸块阵列匹配；
其中，每个所述凸块和所述微凸块都具有间距间隔，所述微凸块的间距间隔小于所述凸块的间距间隔；
其中，至少一个探测焊盘导电连接至至少两个衬底通孔，所述至少两个衬底通孔导电连接至凸块。
16.根据权利要求15所述的用于实施管芯测试的半导体探测结构，其中，所述凸块是C4凸块。
CN201210076897.7A 2011-12-07 2012-03-21 测试探测结构 Active CN103151337B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/313,228 2011-12-07
US13/313,228 US9817029B2 (en) 2011-12-07 2011-12-07 Test probing structure

Publications (2)

Publication Number Publication Date
CN103151337A CN103151337A (zh) 2013-06-12
CN103151337B true CN103151337B (zh) 2016-12-14

Family

ID=48549315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210076897.7A Active CN103151337B (zh) 2011-12-07 2012-03-21 测试探测结构

Country Status (2)

Country Link
US (3) US9817029B2 (zh)
CN (1) CN103151337B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8797057B2 (en) * 2011-02-11 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Testing of semiconductor chips with microbumps
US9040986B2 (en) * 2012-01-23 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit having a resistance measurement structure and method of use
CN103344791B (zh) * 2013-06-26 2016-07-06 中国科学院深圳先进技术研究院 一种测试基板及采用该测试基板制造的探针卡
TWI487922B (zh) * 2013-07-24 2015-06-11 矽品精密工業股份有限公司 半導體元件用之測試設備及半導體元件之測試方法
US20150115461A1 (en) * 2013-10-30 2015-04-30 United Microelectronics Corp. Semiconductor structure and method for forming the same
US9726691B2 (en) 2014-01-07 2017-08-08 International Business Machines Corporation 3D chip testing through micro-C4 interface
US10156586B2 (en) * 2015-01-16 2018-12-18 Modus Test, Llc Force deflection and resistance testing system and method of use
CN105067991A (zh) * 2015-08-10 2015-11-18 宁波华远电子科技有限公司 一种电路板的检测装置及其检测方法
KR20170034178A (ko) * 2015-09-18 2017-03-28 에스케이하이닉스 주식회사 반도체 패키지 장치
US10002829B2 (en) * 2015-11-30 2018-06-19 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US20180096946A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Semiconductor packages having a fiducial marker and methods for aligning tools relative to the fiducial marker
CN108710011A (zh) * 2018-08-02 2018-10-26 上海泽丰半导体科技有限公司 一种探针卡
CN108710010A (zh) * 2018-08-02 2018-10-26 上海泽丰半导体科技有限公司 一种垂直探针卡及硅基板结构的制造方法
US11127643B1 (en) * 2019-09-30 2021-09-21 Xilinx, Inc. Test structures for validating package fabrication process
US11973057B2 (en) * 2020-12-15 2024-04-30 Analog Devices, Inc. Through-silicon transmission lines and other structures enabled by same
CN112731101B (zh) * 2020-12-18 2023-09-12 江苏物联网研究发展中心 一种集成电路连通率测试系统及其制作方法
CN113066732B (zh) * 2021-03-15 2024-04-09 浙江毫微米科技有限公司 一种集成电路结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529504A (en) * 1995-04-18 1996-06-25 Hewlett-Packard Company Electrically anisotropic elastomeric structure with mechanical compliance and scrub
US6379982B1 (en) * 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
CN101344551A (zh) * 2007-07-10 2009-01-14 台湾积体电路制造股份有限公司 半导体测试结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786701A (en) * 1993-07-02 1998-07-28 Mitel Semiconductor Limited Bare die testing
US6676438B2 (en) * 2000-02-14 2004-01-13 Advantest Corp. Contact structure and production method thereof and probe contact assembly using same
US7129730B2 (en) * 2004-12-15 2006-10-31 Chipmos Technologies (Bermuda) Ltd. Probe card assembly
US7088118B2 (en) * 2004-12-15 2006-08-08 Chipmos Technologies (Bermuda) Ltd. Modularized probe card for high frequency probing
US7486525B2 (en) * 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier
US8033012B2 (en) * 2008-03-07 2011-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor test probe card space transformer
JPWO2009130737A1 (ja) * 2008-04-21 2011-08-04 富士通株式会社 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法
JP5208208B2 (ja) * 2008-05-16 2013-06-12 株式会社アドバンテスト 製造方法および試験用ウエハユニット
JP4343256B1 (ja) * 2008-07-10 2009-10-14 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR101307490B1 (ko) * 2009-03-30 2013-12-11 메기가 코포레이션 상부 포스트-패시베이션 기술 및 하부 구조물 기술을 이용한 집적 회로 칩
US8183579B2 (en) * 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. LED flip-chip package structure with dummy bumps
KR20120056018A (ko) * 2010-11-24 2012-06-01 삼성전자주식회사 범프들과 테스트 패드들이 십자 모양으로 배열되는 반도체 장치
US9646954B2 (en) * 2011-04-13 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit with test circuit
US20130082383A1 (en) * 2011-10-03 2013-04-04 Texas Instruments Incorporated Electronic assembly having mixed interface including tsv die
US8975183B2 (en) * 2012-02-10 2015-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Process for forming semiconductor structure
US20140091826A1 (en) * 2012-10-03 2014-04-03 Corad Technology Inc. Fine pitch interface for probe card

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5529504A (en) * 1995-04-18 1996-06-25 Hewlett-Packard Company Electrically anisotropic elastomeric structure with mechanical compliance and scrub
US6379982B1 (en) * 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
CN101344551A (zh) * 2007-07-10 2009-01-14 台湾积体电路制造股份有限公司 半导体测试结构

Also Published As

Publication number Publication date
CN103151337A (zh) 2013-06-12
US11585831B2 (en) 2023-02-21
US9817029B2 (en) 2017-11-14
US20130147505A1 (en) 2013-06-13
US10782318B2 (en) 2020-09-22
US20180038894A1 (en) 2018-02-08
US20200379013A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
CN103151337B (zh) 测试探测结构
US11193953B2 (en) 3D chip testing through micro-C4 interface
US11169207B2 (en) Testing of semiconductor chips with microbumps
US8362620B2 (en) Electronic devices with extended metallization layer on a passivation layer
US8956889B2 (en) Method of testing through silicon VIAS (TSVs) of three dimensional integrated circuit (3DIC)
US8368231B2 (en) Chipstack package and manufacturing method thereof
JP5609144B2 (ja) 半導体装置および貫通電極のテスト方法
CN104779238B (zh) 一种晶圆接合质量的检测结构及检测方法
US9678142B2 (en) Two-step interconnect testing of semiconductor dies
Yaglioglu et al. Direct connection and testing of TSV and microbump devices using NanoPierce™ contactor for 3D-IC integration
US8729684B2 (en) Interposer chip, multi-chip package including the interposer chip, and method of manufacturing the same
US9151781B2 (en) Yield enhancement for stacked chips through rotationally-connecting-interposer
JP3218484U (ja) 弾力のあるプローブ装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant