CN103094252B - 硅通孔测试结构及测试方法 - Google Patents

Abstract

一种硅通孔测试结构及测试方法，所述硅通孔测试结构包括：硅衬底，贯穿所述硅衬底的硅通孔；围绕着所述硅通孔排列的若干MOS晶体管，所述MOS晶体管围绕所述硅通孔的圆心围成若干个同心圆环。由于所述硅通孔测试结构的MOS晶体管围成若干个同心圆环，将不同圆环上的MOS晶体管与周围未形成有硅通孔的MOS晶体管的电学参数进行比较，获得硅通孔周围没有通孔应力影响的隔离区的半径，测量精准灵敏且方便快捷。

Description

硅通孔测试结构及测试方法

技术领域

本发明涉及半导体测试技术领域，特别涉及一种用于测试硅通孔隔离区半径的硅通孔测试结构及测试方法。

背景技术

随着便携式电子设备例如手机等的快速发展，便携式电子设备的体积变得越来越小，提供的功能变得越来越广泛，因此非常有必要在不增加设备尺寸的前提下，提高内置芯片的集成度。由于目前半导体器件的特征尺寸已经变得非常小，希望在二维的结构中增加半导体器件的数量变得越来越困难，因此三维封装成为一种能有效提高芯片集成度的方法。目前的三维封装包括基于金线键合的芯片堆叠(Die Stacking)、封装堆叠(Package Stacking)和基于硅通孔(Through Silicon Via，TSV)的三维堆叠。其中，利用硅通孔的三维堆叠技术具有以下三个优点：(1)高密度集成。通过三维堆叠，可以大幅度的提高半导体器件的集成度，减小封装的几何尺寸，满足微电子产品对于多功能和小型化的需求；(2)提高电性能。由于硅通孔技术可以大幅地缩短电互连的长度，从而可以很好地解决出现在二维系统级芯片(SOC)技术中的信号延迟等问题，提高电性能；(3)多功能集成。传统的二维SOC技术必须通过复杂的设计以及很大的芯片尺寸来实现将具有有限几种功能的芯片进行集成，很难实现多功能芯片的集成，而通过利用硅通孔技术，可以把具有不同功能的芯片(如射频、内存、逻辑、MEMS等)集成在一起来实现封装芯片的多功能。因此，所述利用硅通孔互连结构的三维堆叠技术日益成为一种较为流行的芯片封装技术。

目前形成硅通孔的主要方法包括：利用干法刻蚀在硅衬底的第一表面形成通孔；在所述通孔侧壁和底部表面形成隔离层；采用电镀的方法将铜填充满所述通孔，并用化学机械抛光移除多余的铜电镀层；对所述硅衬底的与第一表面相对的第二表面进行化学机械抛光，直到暴露出填充满铜的通孔，形成硅通孔。

更多关于硅通孔的信息请参考公开号为US2010/0171226A1的美国专利文献。

但是由于硅通孔贯穿整个晶圆，所述硅通孔会对附近的晶圆结构和半导体器件造成影响，但目前还没有能有效地测试硅通孔对附近的晶圆结构和半导体器件造成影响的半导体测试结构。

发明内容

本发明解决的问题是提供一种硅通孔测试结构及测试方法，利用所述硅通孔测试结构及测试方法可以能容易地获得硅通孔隔离区的半径，测量精确、灵敏且方便快捷。

为解决上述问题，本发明实施例提供了一种硅通孔测试结构，包括：

硅衬底，贯穿所述硅衬底的硅通孔；

围绕着所述硅通孔排列的若干MOS晶体管，所述MOS晶体管围绕所述硅通孔的圆心围成若干个同心圆环。

可选的，所述MOS晶体管包括NMOS晶体管和PMOS晶体管。

可选的，所述NMOS晶体管和PMOS晶体管的数量至少各为2个。

可选的，位于同一圆环上的所述NMOS晶体管和PMOS晶体管是间隔排列。

可选的，位于同一圆环上的所述NMOS晶体管和PMOS晶体管是与硅通孔的圆心呈等角度排列。

可选的，所述NMOS晶体管和PMOS晶体管围绕所述硅通孔的圆心呈放射状排列。

可选的，位于同一射线上的NMOS晶体管和PMOS晶体管间隔排列。

可选的，所述同心圆环之间的间距相等。

可选的，所述MOS晶体管的栅极长度方向平行或垂直于所述从硅通孔的圆心发出的且穿过所述MOS晶体管中心位置的射线。

本发明实施例还提供了一种利用所述硅通孔测试结构的测试方法，包括：

提供硅通孔测试结构，测试所述硅通孔测试结构中的MOS晶体管的第一电学参数；

提供周围未形成有硅通孔的MOS晶体管，测试所述周围未形成有硅通孔的MOS晶体管的第二电学参数；

将所述第一电学参数与第二电学参数进行比较，获得所述硅通孔隔离区的半径。

可选的，依次将不同圆环上的MOS晶体管对应的第一电学参数与第二电学参数进行比较，当检测到若干个所述第一电学参数和第二电学参数相同时，在对应的MOS晶体管所在的圆环的半径值中选取最小值，所述最小值即为所述硅通孔隔离区的半径。

可选的，所述第一电学参数、第二电学参数的类型包括：阈值电压、饱和漏极电流、截止漏极电流、导通电阻、栅极电流、跨导、源漏电导、电压放大系数其中一种或几种。

可选的，所述周围未形成有硅通孔的MOS晶体管摆放位置、摆放间距与硅通孔测试结构中的MOS晶体管的摆放位置、摆放间距相同。

可选的，所述周围未形成有硅通孔的MOS晶体管的形成工艺和器件尺寸与硅通孔测试结构中的MOS晶体管的形成工艺和器件尺寸相同。

本发明实施例还提供了另一种利用所述硅通孔测试结构的测试方法，包括：

提供硅通孔测试结构，利用所述硅通孔测试结构中的位于某一圆环上的MOS晶体管连接成第一环形振荡器；

提供第二环形振荡器；

测量所述第一环形振荡器和第二环形振荡器的振荡周期并进行比较，获得所述硅通孔隔离区的半径。

可选的，依次测试不同圆环对应的第一环形振荡器的第一振荡周期，并与所述第二环形振荡器的第二振荡周期进行比较，当检测到若干个所述第一环形振荡器的第一振荡周期和第二环形振荡器的第二振荡周期相同时，在对应的圆环的半径值中选取最小值，所述最小值即为所述硅通孔隔离区的半径。

可选的，所述第二环形振荡器由周围未形成有硅通孔的MOS晶体管连接而成。

可选的，所述第二环形振荡器中的MOS晶体管的摆放位置、摆放间距与第一环形振荡器中的MOS晶体管的摆放位置、摆放间距相同。

可选的，所述第一环形振荡器的器件连接关系和MOS晶体管数量与第二环形振荡器的器件连接关系和MOS晶体管数量相同。

可选的，所述第一环形振荡器的MOS晶体管的器件尺寸和形成工艺与第二环形振荡器的MOS晶体管的器件尺寸和形成工艺相同。

与现有技术相比，本发明实施例具有以下优点：

在本发明实施例的硅通孔测试结构中，所述MOS晶体管围绕所述硅通孔的圆心围成若干个同心圆环，将不同圆环上的MOS晶体管与周围未形成有硅通孔的MOS晶体管的电学参数进行比较，获得硅通孔周围没有通孔应力影响的隔离区的半径，测量方便快捷。

进一步的，通过将位于同一圆环上的MOS晶体管连接形成第一环形振荡器，并将所述第一环形振荡器的第一振荡周期与第二环形振荡器的第二振荡周期进行比较，从而可以检测出位于所述圆环上的MOS晶体管是否受到硅通孔产生的应力的影响，由于利用环形振荡器进行测试能检测出硅通孔的应力产生的非常细微影响，测量精确灵敏且方便快捷。

附图说明

图1至图3为本发明三个实施例的硅通孔测试结构的结构示意图；

图4为本发明一实施例的测试方法的流程示意图；

图5为本发明另一实施例的测试方法的流程示意图；

图6为本发明实施例的第一环形振荡器的电路图；

图7为本发明实施例的第一环形振荡器中非门的电路图。

具体实施方式

在现有技术中，为了能使芯片实现三维堆叠，硅通孔贯穿整个硅衬底以实现上下两个芯片之间的电连接。其中，所述硅通孔中填充的是铜，所述铜和硅衬底之间形成有隔离层用于阻止铜扩散到硅衬底中。但是当所述硅衬底的温度发生变化时，由于所述铜和硅衬底的热膨胀系数不匹配，容易使得硅通孔对周围的硅衬底产生拉伸或压缩应力，所述拉伸或压缩应力的大小与离硅通孔的距离成反比，所述拉伸或压缩应力使得最终在所述硅通孔周围形成的MOS晶体管的沟道区的晶格常数发生了变化，从而使得载流子的迁移率发生了变化，影响了器件的电学参数。因此，为了避免MOS晶体管的电学参数发生变化，使得最终形成的集成电路的性能发生改变，不易控制，应该在所述硅通孔周围的区域设置隔离区，即在集成电路设计中所述隔离区内不得设置有MOS晶体管，但目前还没有一种能有效地测试硅通孔隔离区半径的测试方法和对应的测试结构。

因此，发明人经过研究，提出了一种硅通孔测试结构及测试方法，所述硅通孔测试结构包括：硅衬底，贯穿所述硅衬底的硅通孔；围绕着所述硅通孔排列的若干MOS晶体管，所述MOS晶体管围绕所述硅通孔的圆心围成若干个同心圆环。由于所述硅通孔测试结构的MOS晶体管围成若干个同心圆环，依次将不同圆环上的MOS晶体管对应的第一电学参数与周围未形成有硅通孔的MOS晶体管对应的第二电学参数进行比较，当检测到若干个所述第一电学参数和第二电学参数相同时，在对应的MOS晶体管所在的圆环的半径值中选取最小值，所述最小值即为所述硅通孔隔离区的半径。因此，利用本发明实施例能很方便地测得硅通孔隔离区的半径，所述半径为半导体器件到硅通孔侧壁的最小间距。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，表示测试结构的示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

本发明实施例首先提供了一种硅通孔测试结构，请参考图1，为本发明实施例的硅通孔测试结构的俯视视角的结构示意图，包括：硅衬底，贯穿所述硅衬底的硅通孔110；围绕着所述硅通孔110排列的若干MOS晶体管，所述MOS晶体管围绕所述硅通孔110的圆心围成若干个同心圆环。

在本实施例中，所述MOS晶体管包括NMOS晶体管120和PMOS晶体管130。以所述硅通孔110的中心为圆心，所述NMOS晶体管120和PMOS晶体管130围绕圆心围成若干个同心圆环，所述不同圆环之间的间距相等。由于所述间距是确定的，在测试时只需要测试出位于第几个圆环上的MOS晶体管不再受到硅通孔产生的应力作用的影响，就能测试出硅通孔隔离区的半径，方便快捷。其中，为了附图的简单明了，本实施例的图1中的NMOS晶体管120和PMOS晶体管130围成了三个同心圆环01、02、03，在其他实施例中，所述同心圆环的数量可根据不同的间距和不同的硅通孔工艺具体设定。

在所述MOS晶体管围成的同心圆环中，每个圆环上都形成有NMOS晶体管和PMOS晶体管，由于不同的应力作用对NMOS晶体管和PMOS晶体管的影响各不相同，通过在距离所述硅通孔侧壁相同间距的同一圆环上设置有NMOS晶体管和PMOS晶体管，可同时检测所述圆环上的NMOS晶体管和PMOS晶体管是否会受到硅通孔应力作用的影响，检测所述NMOS晶体管和PMOS晶体管的电学参数是否变化，从而判断出所述圆环的位置是否处于所述硅通孔隔离区的范围。

在本实施例中，位于同一圆环上的NMOS晶体管和PMOS晶体管是间隔排列的，所述NMOS晶体管和PMOS晶体管与硅通孔的圆心呈等角度排列。由于半导体衬底晶向和离子注入的方向会使得具有不同摆放角度的MOS晶体管的电学参数产生一定的漂移，因此所述NMOS晶体管和PMOS晶体管与硅通孔的圆心呈等角度排列，且所述NMOS晶体管和PMOS晶体管是间隔排列的，可以最大限度地消除因MOS晶体管摆放角度不同带来的测试误差，提高测试精确度。

在本实施例中，所述MOS晶体管是围绕所述硅通孔的圆心呈放射状排列的，相邻等角度的8条从圆心发出的射线与3个同心圆环相交的地方都形成有MOS晶体管，且位于同一射线上的MOS晶体管都为同一类型，即都为NMOS晶体管或都为PMOS晶体管。在其他实施例中，请参考图2，所述硅通孔测试结构包括：硅衬底，贯穿所述硅衬底的硅通孔210；围绕着所述硅通孔210排列的若干NMOS晶体管220和PMOS晶体管230，所述NMOS晶体管220和PMOS晶体管230围绕所述硅通孔210的圆心围成若干个同心圆环，所述NMOS晶体管220和PMOS晶体管230围绕所述硅通孔210的圆心呈放射状排列，位于同一圆环上的NMOS晶体管220和PMOS晶体管230间隔排列，且位于同一射线上的NMOS晶体管220和PMOS晶体管230间隔排列。由于本发明实施例中的NMOS晶体管220和PMOS晶体管230不仅在同一圆环上间隔排列，而且在同一射线上间隔排列，可以减小NMOS晶体管和PMOS晶体管不同摆放角度带来的测试误差，提高测试精确度。

在本发明实施例中，所述每个圆环上的NMOS晶体管和PMOS晶体管的数量相等，各为4个。在其他实施例中，位于每个圆环上的NMOS晶体管和PMOS晶体管的数量至少各为2个。

在本实施例中，所述NMOS晶体管120和PMOS晶体管130的栅极结构长度方向与从硅通孔110圆心发出的且穿过所述NMOS晶体管120或PMOS晶体管130中心位置的射线垂直。在其他实施例中，请参考图3，所述NMOS晶体管320和PMOS晶体管330的栅极结构长度方向与从硅通孔310圆心发出的且穿过所述NMOS晶体管320或PMOS晶体管330中心位置的射线平行。由于硅通孔向MOS晶体管的栅极结构长度方向施加应力和向MOS晶体管的栅极结构宽度方向施加应力对MOS晶体管电学参数的影响是不相同的，通过测试不同摆放角度MOS晶体管，从而能够保证测试出的硅通孔隔离区的区域外任何摆放角度的MOS晶体管都不会受到硅通孔产生的应力的影响。

本发明实施例还提供了一种利用所述硅通孔测试结构的测试方法，请参考图4，为所述测试方法的流程示意图，具体包括：

步骤S101，提供硅通孔测试结构，测试所述硅通孔测试结构中的MOS晶体管的第一电学参数；

步骤S102，提供周围未形成有硅通孔的MOS晶体管，测试所述周围未形成有硅通孔的MOS晶体管的第二电学参数；

步骤S103，将所述第一电学参数与第二电学参数进行比较，获得所述硅通孔隔离区的半径。

下面结合一具体实施例对本发明的一种利用所述硅通孔测试结构的测试方法做详细的说明。

执行步骤S101，提供硅通孔测试结构，测试所述硅通孔测试结构中的MOS晶体管的第一电学参数。

请参考图1至图3，所述硅通孔测试结构的具体结构已在上述的实施例中做了说明，在此不作详述。分别对位于不同圆环上、位于不同方向的MOS晶体管的电学参数进行测试，获得第一电学参数。由于所述硅通孔中填充的是铜，当所述硅衬底的温度发生变化时，由于所述铜和硅衬底的热膨胀系数不匹配，容易使得硅通孔对周围的硅衬底产生拉伸或压缩应力，所述拉伸或压缩应力使得最终在所述硅通孔周围形成的MOS晶体管的沟道区的晶格常数发生了变化，从而使得载流子的迁移率发生了变化，会使得器件的电学参数发生变化。其中所述电学参数的类型包括但不限于阈值电压、饱和漏极电流、截止漏极电流、导通电阻、栅极电流、跨导、源漏电导、电压放大系数其中一种或几种。

执行步骤S102，提供周围未形成有硅通孔的MOS晶体管，测试所述周围未形成有硅通孔的MOS晶体管的第二电学参数。

所述周围未形成有硅通孔的MOS晶体管的形成工艺和器件尺寸与硅通孔测试结构中的MOS晶体管的形成工艺和器件尺寸相同。且测试所述周围未形成有硅通孔的MOS晶体管的第一电学参数的类型也与硅通孔测试结构对应的第一电学参数的类型也相同。

在其他实施例中，所述周围未形成有硅通孔的MOS晶体管的摆放位置、摆放间距与硅通孔测试结构中的MOS晶体管的摆放位置、摆放间距相同，即所述周围未形成有硅通孔的MOS晶体管也围成若干个同心圆环，形成第二测试结构，所述第二测试结构中的各个圆环的半径与所述硅通孔测试结构中的对应圆环的半径相同，且所述第二测试结构中位于同一圆环的MOS晶体管也间隔排列且与圆心呈等角度排列。当对所述硅通孔测试结构中的某一圆环上的MOS晶体管进行测试时，测试所述第二测试结构中对应圆环的MOS晶体管的第二电学参数，并将所述第二电学参数与所述第一电学参数进行比较，从而获得硅通孔隔离区的半径。由于所述第二测试结构的MOS晶体管的摆放位置、摆放间距与硅通孔测试结构中的MOS晶体管摆放位置、摆放间距相同，消除了因MOS晶体管不同摆放位置、摆放间距带来的测试误差，提高了测试精确度。

执行步骤S103，将所述第一电学参数与第二电学参数进行比较，获得所述硅通孔隔离区的半径。

依次将不同圆环上的MOS晶体管对应的第一电学参数与周围未形成有硅通孔的MOS晶体管对应的第二电学参数进行比较，当检测到若干个所述第一电学参数和第二电学参数相同时，在对应的MOS晶体管所在的圆环的半径值中选取最小值，所述最小值即为所述硅通孔隔离区的半径。利用所述硅通孔测试结构及测试方法对硅通孔隔离区的半径进行测试，只需要测试若干个MOS晶体管的电学参数，就能获得硅通孔隔离区的半径，方便快捷。

本发明实施例还提供了另一种利用所述通孔测试结构的测试方法，请参考图5，为所述测试方法的流程示意图，具体包括：

步骤S201，提供硅通孔测试结构，利用所述硅通孔测试结构中的位于某一圆环上的MOS晶体管连接成第一环形振荡器；

步骤S202，提供第二环形振荡器；

步骤S203，测量所述第一环形振荡器和第二环形振荡器的振荡周期并进行比较，获得所述硅通孔的隔离区域的半径。

下面结合另一具体实施例对本发明的另一种利用所述硅通孔测试结构的测试方法做详细的说明。

执行步骤S201，提供硅通孔测试结构，利用所述硅通孔测试结构中的位于某一圆环上的MOS晶体管连接成第一环形振荡器。

请参考图1至图3，所述硅通孔测试结构的具体结构已在上述的实施例中做了说明，在此不作详述。其中，在本实施例中，位于每个圆环上的NMOS晶体管和PMOS晶体管的数量至少各为3个。

请参考图6，为本发明实施例的第一环形振荡器的电路图，包括：三个相同的非门10、20、30，所述三个非门的输入端Ui和输出端Uo依次串联成环形成第一环形振荡器。请参考图7，为所述非门的电路图，所述非门由一个NMOS晶体管和一个PMOS晶体管并联而成，所述NMOS晶体管和PMOS晶体管的栅极与非门的输入端Ui电连接，所述NMOS晶体管和PMOS晶体管的漏极与非门的输出端Uo电连接，所述PMOS晶体管的源极与偏置电压Vdd相连，所述NMOS晶体管的源极接地。利用所述硅通孔测试结构中的位于某一圆环上的MOS晶体管连接形成第一环形振荡器。当利用如图1所示的硅通孔测试结构的MOS晶体管来形成第一环形振荡器时，由于图1中的硅通孔测试结构的每个圆环上都具有四个NMOS晶体管和四个PMOS晶体管，任意选取位于同一圆环上的的三个NMOS晶体管和三个PMOS晶体管，其中，一个NMOS晶体管和一个PMOS晶体管的栅极连接在一起构成非门的输入端Ui，上述NMOS晶体管和PMOS晶体管的漏极连接在一起构成非门的输出端Uo，三个NMOS晶体管和三个PMOS晶体管连成三个非门，并将所述三个非门的输入端Ui和输出端Uo依次串联成环形成第一环形振荡器。由于所述三个NMOS晶体管和三个PMOS晶体管都位于同一圆环上，当所述圆环的位置仍位于硅通孔的隔离区内时，所述NMOS晶体管和PMOS晶体管的沟道区的电荷迁移率会发生变化，即使一个NMOS晶体管或PMOS晶体管沟道区载流子的迁移率只发生了细微的变化，导致单个非门延迟时间发生细微变化，但由于所述环形振荡器至少由三个非门串联而成，最终测试到的振荡周期的变化则比较大。

为了使环形振荡器能实现振荡，所述环形振荡器至少需要有三个或更多奇数个非门串联而成，在本实施例中，所述第一环形振荡器由三个非门串联而成，在其他实施例中，所述环形振荡器的非门的数量也可以为5、7、9等，同时，所述硅通孔测试结构中每一圆环上的NMOS晶体管和PMOS晶体管也至少各为5、7、9等。

执行步骤S202，提供第二环形振荡器。

依旧参考图6和图7，所述第二环形振荡器的电路图与第一环形振荡器的电路图相同，包括：三个相同的非门10、20、30，所述非门由一个NMOS晶体管和一个PMOS晶体管并联而成，所述三个非门串联成环形成第二环形振荡器。在其他实施例中，当所述第一环形振荡器由大于3的奇数个非门串联而成时，所述第二环形振荡器也由对应个数的非门串联而成。

所述第二环形振荡器的MOS晶体管的形成工艺和器件尺寸与硅通孔测试结构中的MOS晶体管的形成工艺和器件尺寸相同，但是形成第二环形振荡器的MOS晶体管的周围未形成有硅通孔。由于形成有第二环形振荡器的MOS晶体管的硅衬底上未形成有硅通孔，而所述硅通孔测试结构具有硅通孔，在后续的测试过程中，测试所述第二环形振荡器的第二振荡周期和利用硅通孔测试结构的某一圆环上的MOS晶体管连接而成的第一环形振荡器的第一振荡周期，比较两者是否有差异，从而获得硅通孔隔离区的半径。

在其他实施例中，所述用于形成第二环形振荡器的MOS晶体管的摆放位置、摆放间距与硅通孔测试结构中的MOS晶体管的摆放位置、摆放间距相同，即所述用于形成第二环形振荡器的NMOS晶体管和PMOS晶体管也围成若干个同心圆环，形成第二测试结构，所述第二测试结构中的各个圆环的半径与所述硅通孔测试结构中的对应圆环的半径相同，且所述第二测试结构中位于同一圆环的NMOS晶体管和PMOS晶体管也间隔排列且与圆心呈等角度排列。当对所述硅通孔测试结构中的某一圆环上的MOS晶体管进行测试时，测试所述第二测试结构中对应圆环的MOS晶体管连接形成的第二环形振荡器的第二振荡周期，并将所述第二振荡周期与所述第一振荡周期进行比较，从而获得硅通孔隔离区的半径。由于所述第二测试结构的NMOS晶体管和PMOS晶体管的摆放位置、摆放间距与硅通孔测试结构中的NMOS晶体管和PMOS晶体管的摆放位置、摆放间距相同，消除了因MOS晶体管不同摆放位置、摆放间距带来的测试误差，提高了测试精确度。

执行步骤S103，测量所述第一环形振荡器和第二环形振荡器的振荡周期并进行比较，获得所述硅通孔的隔离区域的半径。

测量所述第一环形振荡器和第二环形振荡器的振荡周期的方法包括：分别向不同圆环对应的第一环形振荡器施加一个高电平或低电平，测量不同圆环对应的第一环形振荡器的第一振荡周期，并向所述第二环形振荡器的环路中施加一个高电平或低电平，测量第二环形振荡器的第二振荡周期。比较不同半径圆环对应的第一振荡周期和第二振荡周期，当检测到若干个所述第一环形振荡器的振荡周期和第二环形振荡器的振荡周期相同时，在对应的圆环的半径值中选取最小值，所述最小值即为所述硅通孔隔离区的半径。

在其他实施例中，也可通过测试第一环形振荡器和第二环形振荡器的振荡频率并进行比较来获得硅通孔隔离区的半径。

下面以在图6所示的电路中非门10的输入端施加一个高电平为例说明环形振荡器的工作过程。当非门10的输入端施加一个高电平后，非门10经过延迟时间tpd后，产生低电平并施加在非门20的输入端，非门20经过延迟时间tpd后，产生高电平并施加在非门30的输入端，非门30经过延迟时间tpd后，产生低电平并施加在非门10的输入端。因此经过3个延迟时间tpd后，非门10的输入端变成了低电平，再经过3个延迟时间tpd后，非门10的输入端变成了高电平。如此周而复始，产生自激振荡。因此，所述环形振荡器的振荡周期的公式为：

振荡周期＝单个非门延迟时间tpd×非门数×2

由于所述非门延迟时间与MOS晶体管沟道区载流子的迁移率密切相关。而所述第一环形振荡器和第二环形振荡器的差别仅在于：形成第一环形振荡器的MOS晶体管所在的硅衬底具有硅通孔，形成第二环形振荡器的MOS晶体管所在的硅衬底没有硅通孔，通过测试出第一环形振荡器和第二环形振荡器的振荡周期，就可以获得形成第一环形振荡器的MOS晶体管的沟道区载流子迁移率与形成第二环形振荡器的MOS晶体管的沟道区载流子迁移率是否相同，从而判断出硅通孔产生的应力是否对MOS晶体管造成影响，对应圆环上的MOS晶体管是否位于硅通孔的隔离区中。由于硅通孔产生的应力大小与离硅通孔的距离成反比，在离硅通孔的距离较远的位置上的MOS晶体管的沟道区载流子迁移率变化很小，无法非常精确地测试出所述位置的MOS晶体管的电学参数是否受到硅通孔产生的应力的影响。而本发明实施例中利用环形振荡器来测试硅通孔产生的应力是否对MOS晶体管造成影响，即使MOS晶体管沟道区载流子的迁移率只发生了细微的变化，导致单个非门延迟时间发生细微变化，但由于所述环形振荡器至少由三个非门串联而成，最终测试到的振荡周期的变化则比较大，很容易判断出第一振荡周期和第二振荡周期的差别，不仅测量精确灵敏且方便快捷。

综上，在本发明实施例的硅通孔测试结构中，所述MOS晶体管围绕所述硅通孔的圆心围成若干个同心圆环，将不同圆环上的MOS晶体管与周围未形成有硅通孔的MOS晶体管的电学参数进行比较，获得硅通孔周围没有通孔应力影响的隔离区的半径，测量方便快捷。

进一步的，通过将位于同一圆环上的MOS晶体管连接形成第一环形振荡器，并将所述第一环形振荡器的第一振荡周期与第二环形振荡器的第二振荡周期进行比较，从而可以检测出位于所述圆环上的MOS晶体管是否受到硅通孔产生的应力的影响，由于利用环形振荡器进行测试能检测出硅通孔的应力产生的非常细微影响，测量精确灵敏且方便快捷。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (17)

1.一种硅通孔测试结构，其特征在于，包括：

硅衬底，贯穿所述硅衬底的硅通孔；

围绕着所述硅通孔排列的若干MOS晶体管，所述MOS晶体管围绕所述硅通孔的圆心围成若干个同心圆环；

周围未形成有硅通孔的MOS晶体管，其中周围未形成有硅通孔的MOS管的形成工艺和器件尺寸与围绕着所述硅通孔排列的MOS晶体管的形成工艺和器件尺寸相同。

2.如权利要求1所述的硅通孔测试结构，其特征在于，所述MOS晶体管包括NMOS晶体管和PMOS晶体管。

3.如权利要求2所述的硅通孔测试结构，其特征在于，所述NMOS晶体管和PMOS晶体管的数量至少各为2个。

4.如权利要求2所述的硅通孔测试结构，其特征在于，位于同一圆环上的所述NMOS晶体管和PMOS晶体管是间隔排列。

5.如权利要求2所述的硅通孔测试结构，其特征在于，位于同一圆环上的所述NMOS晶体管和PMOS晶体管是与硅通孔的圆心呈等角度排列。

6.如权利要求2所述的硅通孔测试结构，其特征在于，所述NMOS晶体管和PMOS晶体管围绕所述硅通孔的圆心呈放射状排列。

7.如权利要求6所述的硅通孔测试结构，其特征在于，位于同一射线上的NMOS晶体管和PMOS晶体管间隔排列。

8.如权利要求1所述的硅通孔测试结构，其特征在于，所述同心圆环之间的间距相等。

9.如权利要求1所述的硅通孔测试结构，其特征在于，所述MOS晶体管的栅极长度方向平行或垂直于所述硅通孔的圆心发出的且穿过所述MOS晶体管中心位置的射线。

10.一种利用权利要求1所述的硅通孔测试结构的测试方法，其特征在于，包括：

提供硅通孔测试结构，测试所述硅通孔测试结构中围绕着所述硅通孔排列的MOS晶体管的第一电学参数；

测试所述硅通孔测试结构中周围未形成有硅通孔的MOS晶体管的第二电学参数，且所述第二电学参数的类型与所述第一电学参数类型相同；

将所述第一电学参数与第二电学参数进行比较，获得所述硅通孔隔离区的半径。

11.如权利要求10所述的测试方法，其特征在于，依次将不同圆环上的MOS晶体管对应的第一电学参数与第二电学参数进行比较，当检测到若干个所述第一电学参数和第二电学参数相同时，在对应的MOS晶体管所在的圆环的半径值中选取最小值，所述最小值即为所述硅通孔隔离区的半径。

12.如权利要求10所述的测试方法，其特征在于，所述第一电学参数、第二电学参数的类型包括：阈值电压、饱和漏极电流、截止漏极电流、导通电阻、栅极电流、跨导、源漏电导、电压放大系数其中一种或几种。

13.如权利要求10所述的测试方法，其特征在于，所述周围未形成有硅通孔的MOS晶体管摆放位置、摆放间距与硅通孔测试结构中围绕着所述硅通孔排列的MOS晶体管的摆放位置、摆放间距相同。

14.一种利用权利要求1所述的硅通孔测试结构的测试方法，其特征在于，包括：

提供硅通孔测试结构，利用所述硅通孔测试结构中的围绕着所述硅通孔排列的位于某一圆环上的MOS晶体管连接成第一环形振荡器；

提供第二环形振荡器，所述第二环形振荡器由周围未形成有硅通孔的MOS晶体管连接而成，所述第一环形振荡器的MOS晶体管的器件尺寸和形成工艺与第二环形振荡器的MOS晶体管的器件尺寸和形成工艺相同；

测量所述第一环形振荡器和第二环形振荡器的振荡周期并进行比较，获得所述硅通孔隔离区的半径。

15.如权利要求14所述的测试方法，其特征在于，依次测试不同圆环对应的第一环形振荡器的第一振荡周期，并与所述第二环形振荡器的第二振荡周期进行比较，当检测到若干个所述第一环形振荡器的第一振荡周期和第二环形振荡器的第二振荡周期相同时，在对应的圆环的半径值中选取最小值，所述最小值即为所述硅通孔隔离区的半径。

16.如权利要求14所述的测试方法，其特征在于，所述第二环形振荡器中的MOS晶体管的摆放位置、摆放间距与第一环形振荡器中的MOS晶体管的摆放位置、摆放间距相同。

17.如权利要求14所述的测试方法，其特征在于，所述第一环形振荡器的器件连接关系和MOS晶体管数量与第二环形振荡器的器件连接关系和MOS晶体管数量相同。