CN103094233B - 半导体组件及其制法 - Google Patents
半导体组件及其制法 Download PDFInfo
- Publication number
- CN103094233B CN103094233B CN201210433996.6A CN201210433996A CN103094233B CN 103094233 B CN103094233 B CN 103094233B CN 201210433996 A CN201210433996 A CN 201210433996A CN 103094233 B CN103094233 B CN 103094233B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal oxide
- laminated construction
- oxide layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title abstract description 18
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 70
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 70
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 17
- 239000004020 conductor Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims 31
- 210000002421 cell wall Anatomy 0.000 claims 11
- 239000000758 substrate Substances 0.000 abstract description 36
- 229910000679 solder Inorganic materials 0.000 abstract description 18
- 239000010410 layer Substances 0.000 description 98
- 230000002940 repellent Effects 0.000 description 12
- 239000005871 repellent Substances 0.000 description 12
- 239000012790 adhesive layer Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 230000001846 repelling effect Effects 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003353 gold alloy Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/804—Containers or encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体组件及其制法，该半导体组件包括：透明基板；形成于该透明基板上且具有金属氧化物层的叠层结构，其中，该叠层结构的侧壁外露出部分金属氧化物层；多个导脚，其中各该导脚间隔形成于该叠层结构上并延伸至其侧壁上；形成于该外露的金属氧化物层上的绝缘膜；形成于该导脚上的金属膜；以及覆盖于该金属膜、叠层结构表面及绝缘膜上的拒焊层，通过绝缘膜避免相邻导脚产生短路现象。
Description
技术领域
本发明有关一种半导体组件及其制法，尤指一种应用于光学产品的半导体组件及其制法。
背景技术
随着电子产业的蓬勃发展，电子产品的功能需求随之增加，而为满足多功能的使用需求，部分电子产品中的半导体组件须具备光学特性。这种半导体组件的一制作方法，是于一透明基板上接合一布有线路的晶圆，最后切割该晶圆及透明基板，以得到多个芯片，而该芯片的一侧表面上即具有供光幅射穿透的透明介质。
如图3所示，前述的半导体组件的制法包括提供一透明基板30及形成于该透明基板30上的硅基材31，该硅基材31通过一胶层32粘合于该透明基板30上，而于较佳的组件制程中，该透明基板30上还形成有一金属氧化物层33以过滤光辐射的噪声。此外，该硅基材31表面形成有多条深度达到足以外露该透明基板30的沟槽310，该沟槽310的槽壁还外露部分金属氧化物层33。在后续的制程中，该硅基材31表面形成有多条导脚34，各该导脚34延伸至沟槽310的槽壁上，其中，各该导脚34上覆盖有如镍/金合金的金属膜，其于形成导脚34后形成，并于覆盖拒焊层(未图标)之后得到半导体组件。
然而，该半导体组件的制程良率仍存在无法提升的问题，本发明发现制程良率不佳的问题来自于金属氧化物层33会于制程中生长或吸附类金属物质36，导致相邻导脚产生短路。因此，如何克服上述现有技术中的问题，实已成目前亟欲解决的课题。
发明内容
为克服上述现有技术的问题，本发明的主要目的在于提供一种半导体组件及其制法，通过绝缘膜避免相邻导脚产生短路现象。
本发明的半导体组件的制法，其包括：提供一透明基板及形成于该透明基板上的叠层结构，该叠层结构包括依序形成于该透明基板上的金属氧化物层、胶层及半导体层，且该叠层结构具有多个沟槽，以令该金属氧化物层外露于该沟槽的槽壁；于该叠层结构及其沟槽表面上形成导体层；图案化该导体层，以形成多个导脚，且外露出部分该叠层结构表面及部分槽壁；于该外露的槽壁的金属氧化物层上覆盖绝缘膜；于各该导脚上形成金属膜；以及于该金属膜、外露的叠层结构顶面、绝缘膜上及沟槽中形成拒焊层，且该叠层结构顶面的金属膜上的拒焊层形成有多个开孔，以外露各该导脚上的金属膜的部分。
根据本发明的制法，本发明还提供一种半导体组件，其包括：一种半导体组件，其包括：透明基板；形成于该透明基板上的叠层结构，该叠层结构包括依序形成于该透明基板上的金属氧化物层、胶层及半导体层，且该叠层结构具有多个沟槽，以令该金属氧化物层外露于该沟槽的槽壁；多个导脚，其间隔形成于该叠层结构的顶面上并延伸至该沟槽的槽壁上；绝缘膜，其覆盖于外露的该金属氧化物层上；形成于各该导脚上的金属膜；以及拒焊层，其形成于该金属膜、叠层结构顶面、绝缘膜上及沟槽中，且该叠层结构顶面的金属膜上的拒焊层形成有多个开孔，以外露各该导脚上的金属膜的部分。
本发明还提供一种半导体组件的制法，其差异在于形成导体层之前，于该沟槽槽壁所外露的金属氧化物层表面上覆盖绝缘膜，之后再制作导脚。
此外，本发明还提供一种半导体组件，其与前述半导体组件的差异在于该沟槽槽壁所外露的金属氧化物层上皆形成有绝缘膜。
于另一实施例中，本发明还提供切割前述半导体组件所得到的经分离的半导体组件。
本发明半导体组件及其制法，主要于形成导脚上的金属膜之前，通过绝缘膜覆盖在沟槽槽壁外露的金属氧化物层上，以避免在后续制程中，如形成导脚上的金属膜时，外露的金属氧化物层成长或吸附类金属物质，导致相邻导脚产生短路现象，以大幅提升制程良率。
附图说明
图1A至图1F为本发明半导体组件的制法的第一实施例的示意图，其中，图1D为沿图1C的1C-1C剖面线的剖视图，图1E为显示在沿图1C的1C’-1C’剖面线的剖视结构的制程步骤示意图；
图2A至图2F为本发明半导体组件的制法的第二实施例的剖面示意图；以及
图3为现有半导体组件的制法示意图。
附图中符号的简单说明如下：
10：透明基板；100：凹槽；11：叠层结构；110：金属氧化物层；111：沟槽；112：胶层；114：半导体层；116：光阻层；12,12’：导体层；13,13’：导脚；14,14’：绝缘膜；15,15’：金属膜；16,16’：拒焊层；160,160’：开孔；30：透明基板；31：硅基材；32：胶层；33：金属氧化物层；310：沟槽；34：导脚；36：类金属物质。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明书所附图绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具有技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容所涵盖的范围内。同时，本说明书中所引用的如“一”、“上”、“侧”及“顶面”等用语，也仅为便于叙述明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
第一实施例
请参阅图1A至图1F，其为本发明的半导体组件的制法的第一实施例。
如图1A所示，提供一透明基板10及形成于该透明基板10上的叠层结构11，该叠层结构11包括依序形成于该透明基板10上的金属氧化物层110、胶层112及半导体层114，且该叠层结构11具有多个沟槽111，以令该金属氧化物层110外露于该沟槽111的槽壁。此外，通常，该叠层结构11还包括光阻层116，例如，图1A中的该胶层112上方的槽壁由该光阻层116所构成，以包覆该半导体层114。前述的半导体层114可为材质是硅的晶圆，但不以此为限。
此外，该透明基板10具有凹槽100，其对应衔接该沟槽111底端缘。
如图1B所示，于该叠层结构11及其沟槽111表面上形成例如铝的导体层12，但材质不以铝为限。
接着，如图1C所示，图案化该导体层12，以形成多个导脚13，且外露出部分该叠层结构11表面及沟槽111部分槽壁。在本实施例中，各该导脚13延伸至该金属氧化物层110上。应可了解的是，于一实施例中，该导脚13电性连接至该半导体层114所具有的线路上，例如半导体层114底面上的线路，该电性连接的方式为本领域所熟知的技术，所以不再赘述。
如图1D所示，其沿图1C的1C-1C剖面线的剖视图。于该外露的沟槽111槽壁的金属氧化物层110上覆盖绝缘膜14，也就是该绝缘膜14形成在外露于该导脚13和侧壁的金属氧化物层110上。该绝缘膜14的材质可与光阻层116相同，因此，于形成光阻材料后，可进行图案化制程，使绝缘膜14仅覆盖于外露的沟槽111槽壁的金属氧化物层110表面上。
如图1E所示，其显示在沿图1C的1C’-1C’剖面线的剖视结构的制程步骤示意图。于各该导脚13上形成材质如镍/金合金的金属膜15；以及于该金属膜15、外露的叠层结构11顶面、绝缘膜14(未图示)上及沟槽111中形成拒焊层16，且该叠层结构11顶面的金属膜15上的拒焊层16形成有多个开孔160，以外露各该导脚13上的金属膜15的部分，该开孔160可供植接焊球。最后可沿着切割线S切割，以得到多个分离的半导体组件，如芯片。
根据图1E所示的半导体组件，其包括：透明基板10；叠层结构11，其形成于该透明基板10上，该叠层结构11包括依序形成于该透明基板10上的金属氧化物层110、胶层112及半导体层114，且该叠层结构11具有多个沟槽111，以令该金属氧化物层110外露于该沟槽111的槽壁；多个导脚13，其间隔形成于该叠层结构11的顶面上并延伸至该沟槽111上；绝缘膜14，其覆盖于外露的该金属氧化物层110上(如图1D所示)；金属膜15，其形成于各该导脚13上；以及拒焊层16，其形成于该金属膜15、叠层结构11顶面、绝缘膜14上及沟槽111中，且该叠层结构11顶面的金属膜15上的拒焊层16形成有多个开孔160，以外露各该导脚13上的金属膜15的部分。
此外，各该导脚13可延伸至该金属氧化物层110上，且该绝缘膜14形成在外露于该导脚13和沟槽111的槽壁的金属氧化物层110上。
又，该透明基板10具有凹槽100，其对应衔接该沟槽111底端缘。该叠层结构11还包括光阻层116，且该胶层112上方的槽壁由该光阻层116所构成，以包覆该半导体层114。
如图1F所示，其显示经切割步骤后的半导体组件。该半导体组件包括：透明基板10；叠层结构11，其形成于该透明基板10上，该叠层结构11包括依序形成于该透明基板10上的金属氧化物层110、胶层112及半导体层114，且该金属氧化物层110延伸至并外露出该叠层结构11的侧壁；多个导脚13，其间隔形成于该叠层结构11顶面上并延伸至该侧壁上；以及如本图左侧所示意的绝缘膜14，其覆盖于外露的金属氧化物层110上，若导脚13延伸至该金属氧化物层110上，则绝缘膜14覆盖于该相邻导脚13之间且为该侧壁外露的金属氧化物层110表面上，导脚13与侧壁表面之间则无绝缘膜14。此外，还包括金属膜15，其形成于各该导脚13上；以及拒焊层16，其形成于该金属膜15、叠层结构11顶面、其侧壁及绝缘膜14上，且该叠层结构11顶面的金属膜15上的拒焊层16形成有多个开孔160，以外露各该导脚13上的金属膜15的部分。
此外，如图所示，该叠层结构11还包括光阻层116，且该胶层112上方的侧壁由该光阻层116所构成，以包覆该半导体层114。
第二实施例
请参阅图2A至图2F，其为本发明的半导体组件的制法的第二实施例。第二实施例与第一实施例的差异仅在于形成绝缘膜的顺序，其它相关制程均大致相同。
如图2A所示，提供一透明基板10及形成于该透明基板10上的叠层结构11，该叠层结构11包括依序形成于该透明基板10上的金属氧化物层110、胶层112及半导体层114，且该叠层结构11具有多个沟槽111，以令该金属氧化物层110外露于该沟槽111的槽壁。
如图2B所示，于该外露的金属氧化物层110上覆盖绝缘膜14’。
如图2C所示，于该叠层结构11、其沟槽111表面及绝缘膜14’上形成导体层12’。
如图2D所示，图案化该导体层12’，以形成多个导脚13’，且外露出部分该叠层结构11表面、部分槽壁及至少部分绝缘膜14’。
如图2E所示，于各该导脚13’上形成金属膜15’；以及于该金属膜15’、外露的叠层结构11顶面上及沟槽111中形成拒焊层16’，且该叠层结构11顶面的金属膜15’上的拒焊层16’形成有多个开孔160’，以外露各该导脚13’上的金属膜15’的部分。最后可进行切割步骤，以得到多个分离的半导体组件。
根据图2E所示的半导体组件，可知该半导体组件包括透明基板10；叠层结构11，其形成于该透明基板10上，该叠层结构11包括依序形成于该透明基板10上的金属氧化物层110、胶层112及半导体层114，且该叠层结构11具有多个沟槽111，以令该金属氧化物层110外露于该沟槽111的槽壁；绝缘膜14’，其覆盖于该外露的金属氧化物层110上；多个导脚13’，其间隔形成于该叠层结构11顶面上并延伸至该金属氧化物层110之上，由于该绝缘膜14’先前已全面覆盖于该外露的金属氧化物层110表面上，所以该绝缘膜14’除了形成于相邻导脚13’之间的金属氧化物层110上外，还形成于该导脚13’与金属氧化物层110之间；金属膜15’，其形成于各该导脚13’上；以及拒焊层16’，其形成于该金属膜15’、叠层结构11顶面、绝缘膜14’上及沟槽111中，且该叠层结构11顶面的金属膜15’上的拒焊层16’形成有多个开孔160’，以外露各该导脚13’上的金属膜15’的部分。
如图2F所示，其显示经切割步骤后的半导体组件。该半导体组件与图1F所示的大致相同，其差异在于该绝缘膜14’还形成于该导脚13’与金属氧化物层110之间，各该导脚13’延伸至该侧壁外露的金属氧化物层110之上。
综上所述，本发明半导体组件及其制法，主要于形成导脚上的金属膜之前，通过绝缘膜覆盖在沟槽槽壁外露的金属氧化物层上，以避免在后续制程中，如形成导脚上的金属膜时，外露的金属氧化物层成长或吸附类金属物质，导致相邻导脚产生短路现象，利于大幅提升制程良率。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
Claims (16)
1.一种半导体组件，其特征在于，其包括：
透明基板；
叠层结构，其形成于该透明基板上，该叠层结构包括依序形成于该透明基板上的金属氧化物层、胶层及半导体层，且该叠层结构具有多个沟槽，以令该金属氧化物层外露于该沟槽的槽壁；
多个导脚，其间隔形成于该叠层结构的顶面上并延伸至该沟槽的槽壁上；
绝缘膜，其覆盖于外露的该金属氧化物层上；
金属膜，其形成于各该导脚上；以及
拒焊层，其形成于该金属膜、该叠层结构的顶面与该绝缘膜上及该沟槽中，且该叠层结构的顶面的金属膜上的拒焊层形成有多个开孔，以外露各该导脚上的金属膜的部分。
2.根据权利要求1所述的半导体组件，其特征在于，各该导脚延伸至该金属氧化物层上，且该绝缘膜形成在外露于该导脚和该沟槽的槽壁的金属氧化物层上。
3.根据权利要求1所述的半导体组件，其特征在于，各该导脚延伸至该金属氧化物层之上，且该绝缘膜还形成于该导脚与该金属氧化物层之间。
4.根据权利要求1所述的半导体组件，其特征在于，该透明基板具有凹槽，对应衔接该沟槽的底端缘。
5.根据权利要求1所述的半导体组件，其特征在于，该叠层结构还包括光阻层，且该胶层上方的槽壁由该光阻层所构成，以包覆该半导体层。
6.一种半导体组件，其特征在于，其包括：
透明基板；
叠层结构，其形成于该透明基板上，该叠层结构包括依序形成于该透明基板上的金属氧化物层、胶层及半导体层，且该金属氧化物层外露于该叠层结构的侧壁；
多个导脚，其间隔形成于该叠层结构的顶面上并延伸至该侧壁上；
绝缘膜，其覆盖于外露的该金属氧化物层表面上；
金属膜，其形成于各该导脚上；以及
拒焊层，其形成于该金属膜、该叠层结构的顶面和侧壁及该绝缘膜上，且该叠层结构的顶面的金属膜上的拒焊层形成有多个开孔，以外露各该导脚上的金属膜的部分。
7.根据权利要求6所述的半导体组件，其特征在于，各该导脚延伸至该金属氧化物层上，且该绝缘膜形成在外露于该导脚和该叠层结构的侧壁的金属氧化物层上。
8.根据权利要求6所述的半导体组件，其特征在于，各该导脚延伸至该侧壁外露的金属氧化物层之上，且该绝缘膜还形成于该导脚与该金属氧化物层之间。
9.根据权利要求6所述的半导体组件，其特征在于，该叠层结构还包括光阻层，且该胶层上方的侧壁由该光阻层所构成，以包覆该半导体层。
10.一种半导体组件的制法，其特征在于，其包括：
提供一透明基板及形成于该透明基板上的叠层结构，该叠层结构包括依序形成于该透明基板上的金属氧化物层、胶层及半导体层，且该叠层结构具有多个沟槽，以令该金属氧化物层外露于该沟槽的槽壁；
于该叠层结构及其沟槽表面上形成导体层；
图案化该导体层，以形成多个导脚，且外露出部分该叠层结构的表面及部分槽壁；
于该外露的槽壁的金属氧化物层上覆盖绝缘膜；
于各该导脚上形成金属膜；以及
于该金属膜、外露的该叠层结构的顶面与该绝缘膜上及该沟槽中形成拒焊层，且该叠层结构的顶面的金属膜上的拒焊层形成有多个开孔，以外露各该导脚上的金属膜的部分。
11.根据权利要求10所述的半导体组件的制法，其特征在于，各该导脚延伸至该金属氧化物层上，且该绝缘膜形成在外露于该导脚和侧壁的金属氧化物层上。
12.根据权利要求10所述的半导体组件的制法，其特征在于，该透明基板具有凹槽，对应衔接该沟槽的底端缘。
13.根据权利要求10所述的半导体组件的制法，其特征在于，该叠层结构还包括光阻层，且该胶层上方的槽壁由该光阻层所构成，以包覆该半导体层。
14.一种半导体组件的制法，其特征在于，其包括：
提供一透明基板及形成于该透明基板上的叠层结构，该叠层结构包括依序形成于该透明基板上的金属氧化物层、胶层及半导体层，且该叠层结构具有多个沟槽，以令该金属氧化物层外露于该沟槽的槽壁；
于该外露的金属氧化物层的表面上覆盖绝缘膜；
于该叠层结构、该沟槽的表面及该绝缘膜上形成导体层；
图案化该导体层，以形成多个导脚，且外露出部分该叠层结构的表面、部分槽壁及至少部分绝缘膜；
于各该导脚上形成金属膜；以及
于该金属膜、外露的叠层结构顶面上及沟槽中形成拒焊层，且该叠层结构顶面的金属膜上的拒焊层形成有多个开孔，以外露各该导脚上的金属膜的部分。
15.根据权利要求14所述的半导体组件的制法，其特征在于，该透明基板具有凹槽，其对应衔接该沟槽的底端缘。
16.根据权利要求14所述的半导体组件的制法，其特征在于，该叠层结构还包括光阻层，且该胶层上方的槽壁由该光阻层所构成，以包覆该半导体层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201161555827P | 2011-11-04 | 2011-11-04 | |
| US61/555,827 | 2011-11-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103094233A CN103094233A (zh) | 2013-05-08 |
| CN103094233B true CN103094233B (zh) | 2015-09-30 |
Family
ID=48206635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210433996.6A Expired - Fee Related CN103094233B (zh) | 2011-11-04 | 2012-11-02 | 半导体组件及其制法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9013043B2 (zh) |
| CN (1) | CN103094233B (zh) |
| TW (1) | TWI493673B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI529891B (zh) * | 2014-05-01 | 2016-04-11 | 精材科技股份有限公司 | 半導體結構及其製作方法 |
| CN111435695B (zh) * | 2019-01-11 | 2021-09-14 | 财团法人工业技术研究院 | 发光装置及其电极 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101238572A (zh) * | 2005-08-05 | 2008-08-06 | 美光科技公司 | 形成贯穿晶片互连的方法和由其形成的结构 |
| US7887384B2 (en) * | 2008-09-26 | 2011-02-15 | Bridgelux, Inc. | Transparent ring LED assembly |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8168507B2 (en) * | 2009-08-21 | 2012-05-01 | International Business Machines Corporation | Structure and method of forming enhanced array device isolation for implanted plate EDRAM |
-
2012
- 2012-11-02 CN CN201210433996.6A patent/CN103094233B/zh not_active Expired - Fee Related
- 2012-11-02 TW TW101140677A patent/TWI493673B/zh active
- 2012-11-02 US US13/667,811 patent/US9013043B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101238572A (zh) * | 2005-08-05 | 2008-08-06 | 美光科技公司 | 形成贯穿晶片互连的方法和由其形成的结构 |
| US7887384B2 (en) * | 2008-09-26 | 2011-02-15 | Bridgelux, Inc. | Transparent ring LED assembly |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130119551A1 (en) | 2013-05-16 |
| TW201320271A (zh) | 2013-05-16 |
| US9013043B2 (en) | 2015-04-21 |
| CN103094233A (zh) | 2013-05-08 |
| TWI493673B (zh) | 2015-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI405321B (zh) | 三維多層堆疊半導體結構及其製造方法 | |
| JP2008311599A (ja) | モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法 | |
| CN102160177A (zh) | 半导体装置的制造方法 | |
| CN104867865B (zh) | 一种晶圆三维集成引线工艺 | |
| TWI500132B (zh) | 半導體裝置之製法、基材穿孔製程及其結構 | |
| CN102456650A (zh) | 半导体基板的导电结构以及其制造方法 | |
| CN109166840B (zh) | 多晶圆堆叠结构及其形成方法 | |
| TWI567894B (zh) | 晶片封裝 | |
| CN100463172C (zh) | 半导体器件和半导体晶片及其制造方法 | |
| CN102760710B (zh) | 硅穿孔结构及其形成方法 | |
| CN103094233B (zh) | 半导体组件及其制法 | |
| CN100444342C (zh) | 电路装置的制造方法 | |
| CN103681586B (zh) | 无核心封装基板及其制法 | |
| JP2004342862A (ja) | 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール | |
| TW200939442A (en) | Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips | |
| WO2019128398A1 (zh) | 影像传感芯片的封装结构及其制作方法 | |
| US20140061947A1 (en) | Chip stack structure and manufacturing method thereof | |
| KR20070033268A (ko) | 반도체 칩의 제조 방법 | |
| CN108257921A (zh) | 一种芯片的封装结构以及封装方法 | |
| TWI781885B (zh) | 半導體封裝件之製法及其所用之載板與製法 | |
| CN104183571B (zh) | 直通硅晶穿孔及其制作工艺 | |
| TWI512921B (zh) | 載板結構與晶片封裝結構及其製作方法 | |
| CN107039389B (zh) | 封装基板与其制作方法 | |
| CN101752261B (zh) | 半导体工艺及应用此工艺所形成的硅基板及芯片封装结构 | |
| TWI307143B (en) | Method for manufacturing package substrate and for its chip package structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150930 Termination date: 20211102 |