CN101752261B - 半导体工艺及应用此工艺所形成的硅基板及芯片封装结构 - Google Patents

半导体工艺及应用此工艺所形成的硅基板及芯片封装结构 Download PDF

Info

Publication number
CN101752261B
CN101752261B CN2008101833110A CN200810183311A CN101752261B CN 101752261 B CN101752261 B CN 101752261B CN 2008101833110 A CN2008101833110 A CN 2008101833110A CN 200810183311 A CN200810183311 A CN 200810183311A CN 101752261 B CN101752261 B CN 101752261B
Authority
CN
China
Prior art keywords
layer
insulating barrier
recess
chip
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101833110A
Other languages
English (en)
Other versions
CN101752261A (zh
Inventor
吕致纬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xinxing Electronics Co Ltd
Original Assignee
Xinxing Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xinxing Electronics Co Ltd filed Critical Xinxing Electronics Co Ltd
Priority to CN2008101833110A priority Critical patent/CN101752261B/zh
Publication of CN101752261A publication Critical patent/CN101752261A/zh
Application granted granted Critical
Publication of CN101752261B publication Critical patent/CN101752261B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体工艺及应用此工艺所形成的硅基板及芯片封装结构。首先，提供硅基材。接着，局部暴露硅基材的一表面，并蚀刻硅基材的此表面，以使硅基材形成有至少一具有第一深度的第一凹口及第二深度的第二凹口的阶梯状结构。第一深度小于第二深度，且第一凹口的孔径大于第二凹口的孔径。依序形成最终绝缘层、金属种子层于阶梯状结构。形成图案化光致抗蚀剂层于金属种子层上。形成线路层覆盖显露于第一凹口上方的部分金属种子层。之后，移除图案化光致抗蚀剂层及位于其底下的部分金属种子层。

Description

半导体工艺及应用此工艺所形成的硅基板及芯片封装结构
技术领域
本发明是有关于一种半导体工艺，且特别是有关于一种应用此半导体工艺所形成的硅基板及芯片封装结构。 
背景技术
现今半导体科技发达，集成电路芯片(IC chip)具有大量且高密度排列的晶体管(transistor)及许多配置在芯片表面的信号焊盘(pad)。为了能封装这些芯片，这些芯片通常安装在一芯片封装载板上，以形成一芯片封装(chip package)结构，其中芯片可藉由封装工艺来获得足够的信号路径、散热路径及结构保护。 
目前，随着封装技术不断的改良，各式芯片封装结构不断地推陈出新，例如：芯片粘着至芯片垫或导线架(lead frame)的内引脚上，以形成薄型小尺寸封装(TSOP)体，或者，芯片粘着至印刷电路板上，以形成球状栅格阵列(BGA)封装体。 
以薄型小尺寸封装(TSOP)结构而言，芯片粘着至芯片垫或导线架的内引脚上，且此薄型小尺寸封装(TSOP)结构的侧边具有多个用以对外电性连接的外引脚。由于这些外引脚暴露于封装胶体之外，因此这些外引脚易受到外界环境的影响，或因引脚长度过长而易折断，进而影响信号的传递。 
以球格阵列式(BGA)封装结构而言，常见以有机基板(organic substrate)或陶瓷基板(ceramic substrate)作为芯片的承载器(carrier)，而芯片配置于承载器之后，芯片的电子信号可藉由承载器的内部线路而向下绕线(routing)至承载器的底面，最后经由承载器的焊球(solder ball)而传递至外界的电子装置。由于焊球是以面阵列的方式形成于承载器的底面，因此一直是高脚位(High pin count)半导体元件常用的封装结构。然而，球格阵列式(BGA)封装结构整体的高度约为1.0～1.4mm，无法达到薄型化(低于0.5mm)的需求。
发明内容
本发明提供一种半导体工艺，用以制作一硅基板来作为引线键合的芯片的承载器。 
本发明提供一种硅基板，用以作为引线键合的芯片的承载器。 
本发明提供一种芯片封装结构，具有较薄的封装厚度。 
本发明提出一种半导体工艺。首先，提供一硅基材。接着，局部暴露硅基材的一表面，并蚀刻硅基材的此表面，以使硅基材形成有至少一阶梯状结构。阶梯状结构具有一第一深度的一第一凹口以及一第二深度的一第二凹口，其中第一深度小于第二深度，且第一凹口的孔径大于第二凹口的孔径。形成一最终绝缘层于阶梯状结构。形成一金属种子层于最终绝缘层上。形成一图案化光致抗蚀剂层于金属种子层上，其中图案化光致抗蚀剂层覆盖于预定形成一线路层之外的部分金属种子层，并显露预定形成线路层的部分金属种子层。再形成线路层覆盖显露的部分金属种子层上。移除图案化光致抗蚀剂层以及位于图案化光致抗蚀剂层底下的部分金属种子层。 
在本发明的一实施例中，上述的形成阶梯状结构的步骤，首先，形成一第一绝缘层于硅基材上。接着，形成一第一图案化光致抗蚀剂掩模于第一绝缘层。以第一图案化光致抗蚀剂掩模为蚀刻掩模，蚀刻暴露于第一图案化光致抗蚀剂掩模之外的第一绝缘层。移除第一图案化光致抗蚀剂掩模。以图案化第一绝缘层为蚀刻掩模，蚀刻暴露于图案化第一绝缘层的硅基材，以于硅基材上形成第一深度的第一凹口。移除第一绝缘层。形成一第二绝缘层于第一凹口，其中第二绝缘层覆盖第一凹口。形成一第二图案化光致抗蚀剂掩模于第二绝缘层上。以第二图案化光致抗蚀剂掩模为蚀刻掩模，蚀刻暴露于第二图案化光致抗蚀剂掩模之外的第二绝缘层。移除第二图案化光致抗蚀剂掩模。以图案化第二绝缘层为蚀刻掩模，蚀刻暴露于图案化第二绝缘层的硅基材，以于硅基材上形成第二深度的第二凹口。之后，移除第二绝缘层，而形成阶梯状结构。 
在本发明的一实施例中，上述的线路层包括一第一金属层与一第二金属层。第一金属层覆盖显露于第一凹口上方的部分金属种子层上。第二金属层覆盖第一金属层。 
在本发明的一实施例中，上述的移除图案化光致抗蚀剂层以及位于图案化光致抗蚀剂层底下的部分金属种子层之后的步骤，首先，放置至少一芯片于第二凹口内，其中芯片的上表面低于位于第一凹口内的线路层的第二金属层。接着，进行一引线键合工艺，使芯片透过多条导线连接至线路层的第二金属层上。填入一封装胶体于阶梯状结构，其中封装胶体包覆最终绝缘层、线路层、该金属种子层、芯片及这些导线。接着，薄化部分封装胶体与部分线路层，以使封装胶体与第一金属层实质上切齐。之后，薄化硅基材及芯片，以暴露出芯片的下表面。最后，形成至少一金属焊盘于线路层的第一金属层上。 
本发明提出一种以上述的半导体工艺所形成的硅基板，其中最终绝缘层覆盖阶梯状结构，线路层覆盖第一凹口上方的部分金属种子层，且第二凹口用以放置一芯片。 
在本发明的一实施例中，上述的芯片透过多条导线而电性连接至线路层。 
本发明提出一种芯片封装结构，其包括一硅基材、一绝缘层、一金属种子层、一线路层、一芯片、一封装胶体及至少一金属焊盘。硅基材具有一阶梯状结构。阶梯状结构具有一第一深度的一第一凹口以及一第二深度的一第二凹口，其中第一深度小于第二深度，且第一凹口的孔径大于第二凹口的孔径。绝缘层配置于硅基材上且覆盖第一凹口与第二凹口。金属种子层覆盖位于第一凹口上方的绝缘层。线路层覆盖位于第一凹口上方的金属种子层。芯片配置于第二凹口内，其中芯片的上表面低于线路层，且芯片透过多条导线与线路层电性连接。封装胶体包覆绝缘层、金属种子层、线路层、芯片以及这些导线，其中封装胶体与线路层实质上切齐。金属焊盘配置于线路层上，并显露于封装胶体外。 
在本发明的一实施例中，上述的线路层包括一第一金属层与一第二金属层，第一金属层覆盖金属种子层，而第二金属层覆盖该第一金属层。 
综上所述，本发明的半导体工艺所形成的硅基板，其具有一阶梯状结构，因此当芯片放入阶梯状结构的第二凹口内，且经由引线键合工艺与硅基板电性连接，并以封装胶体将芯片加以包覆，以形成芯片封装结构后，再薄化硅基材及芯片，如此芯片封装结构具有较薄的封装厚度。 
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。 
附图说明
图1A至图1P为本发明的一实施例的一种半导体工艺的剖面示意图； 
图2A至图2G为图1P半导体工艺所形成的硅基板对一芯片进行封装工艺的剖面示意图； 
图2H为图2G的芯片封装结构的俯视示意图。 
主要元件符号说明 
100：硅基板                              110：硅基材 
120：第一绝缘层                           120a：图案化第一绝缘层 
130a：第一图案化光致抗蚀剂掩模 
130b：第二图案化光致抗蚀剂掩模            140：阶梯状结构 
142：第一凹口                             144：第二凹口 
150：第二绝缘层                           150a：图案化第二绝缘层 
160：最终绝缘层                           170：金属种子层 
180：图案化光致抗蚀剂层 
190：线路层                               192：第一金属层 
194：第二金属层                           200：芯片封装结构 
210：芯片                                 210a：上表面 
210b：下表面                              220：导线 
230：封装胶体                             240：金属焊盘 
d1：第一深度                              d2：第二深度 
具体实施方式
图1A至图1P为本发明的一实施例的一种半导体工艺的剖面示意图。请先参考图1A，关于本实施例的半导体工艺，首先，提供一硅基材110，其中硅基材110上形成一第一绝缘层120。在本实施例中，第一绝缘层120的材质包括氧化硅及氮化硅。 
请参考图1B，接着，于第一绝缘层120形成一第一图案化光致抗蚀剂掩模130a。接着，于硅基材110上形成至少一阶梯状结构140(请参考图1L)。详细而言，形成阶梯状结构140的步骤如下，请同时参考图1C与图1D，首先，以第一图案化光致抗蚀剂掩模130a为蚀刻掩模，蚀刻暴露于第一图案 化光致抗蚀剂掩模130a之外的第一绝缘层120，以形成一图案化第一绝缘层120a。接着，移除第一图案化光致抗蚀剂掩模130a，以暴露出第一图案化光致抗蚀剂掩模130a底下的图案化第一绝缘层120a。请参考图1E，接着，以图案化第一绝缘层120a为蚀刻掩模，蚀刻暴露于图案化第一绝缘层120a之外的硅基材110，以于硅基材110上形成至少一具有一第一深度d1的第一凹口142(图1E仅示意地绘示二个)。本实施例是采用湿式蚀刻的方式，透过氢氧化钾(KOH)为蚀刻液，蚀刻暴露于第一绝缘层120底下的硅基材110。 
请参考图1F，接着，移除第一绝缘层120，以暴露出硅基材110。请参考图1G，接着，形成一第二绝缘层150于这些第一凹口142，其中第二绝缘层150覆盖这些第一凹口142。在本实施例中，第二绝缘层150的材质与第一绝缘层120的材质实质上相同，例如是氮化硅或氧化硅，且第二绝缘层150的形成方式与第一绝缘层120的形成方式实质上相同。 
请参考图1H，接着，形成一第二图案化光致抗蚀剂掩模130b于第二绝缘层150上。请同时参考图1I与图1J，首先，以第二图案化光致抗蚀剂掩模130b为蚀刻掩模，蚀刻暴露于第二图案化光致抗蚀剂掩模130b之外的第二绝缘层150，以形成一图案化第二绝缘层150a。接着，移除第二图案化光致抗蚀剂掩模130b，以暴露第二图案化光致抗蚀剂掩模130b底下的图案化第二绝缘层150a。请同时参考图1K与图1L，，接着，以图案化第二绝缘层150a为蚀刻掩模，蚀刻暴露于图案化第二绝缘层150a之外的硅基材110，以于硅基材110上形成至少一具有一第二深度d2的第二凹口144(图1K仅示意地绘示二个)。接着，移除图案化第二绝缘层150a，而形成阶梯状结构。 
详细而言，在本实施例中，这些第二凹口144分别连通于这些第一凹口142，且第一深度d1小于第二深度d2，这些第一凹口142的孔径分别大于这些第二凹口144的孔径。也就是说，这些第二凹口144相较于这些第一凹口142具有较小的孔径与较大的深度。在本实施例中，蚀刻暴露于第二图案化光致抗蚀剂掩模130b之外的第二绝缘层150及第二绝缘层150底下的硅基材110的方式与图1C与图1E的蚀刻暴露于第一图案化光致抗蚀剂掩模130a之外的第一绝缘层120与第一绝缘层120底下的硅基材110的方式相同，皆是采用湿式蚀刻的方式并以氢氧化钾(KOH)为蚀刻液。 
请再参考图1L，在本实施例中，移除第二绝缘层150而形成至少一阶梯状结构140(图1L中仅是绘示两个)，其中移除第一绝缘层120及第二绝 缘层150的方法例如是湿式蚀刻工艺。至此，以于硅基材110上完成这些阶梯状结构140。 
请参考图1M，接着，形成一最终绝缘层160于这些阶梯状结构140上，其中最终绝缘层160覆盖这些第一凹口142与这些第二凹口144，以达成硅基材110绝缘的目的。在本实施例中，最终绝缘层160的材质包括氧化硅，且最终绝缘层160的形成方式例如是加热硅基材110，以使硅基材110的表面产生氧化，此氧化的部分即所谓的最终绝缘层160。 
请参考图1N，接着，形成一金属种子层170于最终绝缘层160上。在本实施例中，金属种子层170例如是一钛镍(Ti/Ni)复合层，且形成金属种子层170的方法包括溅镀法或物理气相沉积。 
请参考图1O，接着，形成一图案化光致抗蚀剂层180于金属种子层170上，其中图案化光致抗蚀剂层180覆盖在预定形成一线路层190之外的部分金属种子层170上，并显露预定形成线路层190的部分金属种子层170。接着，形成覆盖显露于部分金属种子层170上的线路层190，其中线路层190包括一第一金属层192与一第二金属层194。在本实施例中，第一金属层192例如是一镍(Ni)层，第二金属层194例如是一金(Au)层。 
请参考图1P，之后，移除图案化光致抗蚀剂层180以及位于图案化光致抗蚀剂层180底下的部分金属种子层170，以暴露出位于这些第二凹口144上方的部分最终绝缘层160。在本实施例中，移除图案化光致抗蚀剂层180的方式例如是采用溶解图案化光致抗蚀剂层180的溶剂来移除，而移除位于图案化光致抗蚀剂层180底下的部分金属种子层170的方式例如是蚀刻工艺。至此，本实施例已藉由半导体工艺而于硅基材110上完成一硅基板100的制作。 
简言之，本实施例的硅基板100是采用半导工艺来制作，以第一图案化光致抗蚀剂掩模130a及第二图案化光致抗蚀剂掩模130b为蚀刻掩模，形成对硅基材110进行蚀刻工艺的图案化第一绝缘层120与图案化第二绝缘层150，藉由图案化第一绝缘层120与图案化第二绝缘层150为蚀刻掩模，以形成这些具有第一深度d1的这些第一凹口142与第二深度d2的这些第二凹口144的阶梯状结构140，之后，再形成最终绝缘层160、金属种子层170、及线路层190于硅基材110上，以构成具有这些阶梯状结构140的硅基板100。
此外，由于本实施例所形成的这些阶梯状结构140，其这些第一凹口142的第一深度d1小于这些第二凹口144的第二深度d2，因此当硅基板100作为引线键合的芯片(未绘示)的承载器时，可运用这些阶梯状结构140的这些第二凹口144的空间来放置多个芯片，且这些芯片可透过引线键合工艺与位于这些第一凹口142内的线路层190电性连接，可缩小体积并可缩短硅基板100与这些芯片的间的引线键合距离。 
图2A至图2G为图1P的半导体工艺所形成的硅基板对一芯片进行封装工艺的剖面示意图。图2H为图2G的芯片封装结构的俯视示意图。在此必须说明的是，为了方便说明起见，图2H省略部分结构。在本实施例中，半导体工艺所形成的硅基板100适于承载一芯片210。 
详细而言，在硅基板100的后续工艺中，请参考图2A，首先，放置至少一芯片210(图2A中仅示意地绘示二个)于阶梯状结构140的这些第二凹口144内，其中这些芯片210的上表面210a分别低于这些位于第一凹口142内的线路层190的第二金属层194。 
请参考图2B，接着，进行一引线键合工艺，使这些芯片210透过多条导线220连接至线路层190的第二金属层194上。也就是说，在本实施例中，这些芯片210是分别透过这些导线220而与线路层190的第二金属层194电性连接。 
请参考图2C，接着，填入一封装胶体230于阶梯状结构140，其中封装胶体230包覆线路层190、金属种子层170、最终绝缘层160、芯片210及这些导线220。请参考图2D，接着，薄化部分封装胶体230与部分线路层190，以使封装胶体230与第一金属层192实质上切齐。在本实施例中，薄化封装胶体230与线路层190的方法包括研磨。 
请参考图2E，接着，薄化硅基材110的背面，以暴露出这些芯片210的下表面210b，以达成封装体薄型化需求，其中薄化硅基材110的方法包括研磨或蚀刻工艺。请参考图2F，接着，形成至少一金属焊盘240(图2F仅示意地绘示四个)于线路层190的第一金属层192上，并显露于封装胶体230外，其中形成这些金属焊盘240的方式例如是无电电镀法(electrolessplating)。在本实施例中，每一金属焊盘240的厚度约为0.1微米(μm)。请同时参考图2G与图2H，之后，进行一切割程序，藉由切割刀具沿着预定路径将硅基板100切割而分离，以形成多个各自独立的芯片封装结构200(图 2G仅示意地绘示二个)。 
简言之，由于本实施例芯片封装结构200的工艺，其藉由半导体工艺所形成的硅基板100作为这些芯片210的承载器，且这些芯片210分别藉由引线键合的方式电性连接至硅基材110上的线路层190，并经由填胶工艺将这些芯片210密封于封装胶体230中，以构成这些芯片封装结构200。由于这些芯片210是分别放置于这些阶梯状结构140的这些第二凹口144内，因此硅基板100与这些芯片210所形成的这些芯片封装结构200，具有较薄的封装厚度。 
综上所述，本发明的半导体工艺所形成的硅基板，其阶梯状结构的第一凹口的第一深度小于第二凹口的第二深度，且第一凹口的孔径大于第二凹口的孔径，所以当将芯片经由引线键合工艺与硅基板电性连接以形成芯片封装结构时，藉由硅基材与芯片背面同时作研磨，达成薄型化目的，如此芯片封装结构能具有较薄的封装厚度。因此，本发明能有效缩减封装厚度。 
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (6)

1.一种半导体工艺，包括：
提供硅基材；
局部暴露该硅基材的一表面，并蚀刻该硅基材的该表面，以使该硅基材形成有至少一阶梯状结构，该阶梯状结构具有第一深度的第一凹口以及第二深度的第二凹口，该第一深度小于该第二深度，且该第一凹口的孔径大于该第二凹口的孔径；
形成最终绝缘层于该阶梯状结构以及形成金属种子层于该最终绝缘层上；
形成图案化光致抗蚀剂层于该金属种子层上，其中该图案化光致抗蚀剂层覆盖预定形成线路层之外的部分该金属种子层，并显露预定形成该线路层的部分该金属种子层；
形成该线路层，覆盖显露的部分该金属种子层上；以及
移除该图案化光致抗蚀剂层以及位于该图案化光致抗蚀剂层底下的部分该金属种子层，
其中该线路层包括第一金属层与第二金属层，该第一金属层覆盖显露于该第一凹口上方的部分该金属种子层上，该第二金属层覆盖该第一金属层，
其中移除该图案化光致抗蚀剂层以及位于该图案化光致抗蚀剂层底下的部分该金属种子层之后，还包括：
放置至少一芯片于该第二凹口内，该芯片的上表面低于位于该第一凹口内的该线路层的该第二金属层；
进行引线键合工艺，使该芯片透过多条导线连接至该线路层的该第二金属层上；
填入封装胶体于该阶梯状结构，其中该封装胶体包覆该最终绝缘层、线路层、该金属种子层、该芯片及该些导线；
薄化部分该封装胶体与部分该线路层，以使该封装胶体与该第一金属层实质上切齐；
薄化该硅基材及芯片，以暴露出该芯片的下表面；以及
形成至少一金属焊盘于该线路层的该第一金属层上。
2.如权利要求1所述的半导体工艺，其中形成该阶梯状结构的步骤包括：
形成第一绝缘层于该硅基材上；
形成第一图案化光致抗蚀剂掩模于该第一绝缘层；
以该第一图案化光致抗蚀剂掩模为蚀刻掩模，蚀刻暴露于该第一图案化光致抗蚀剂掩模之外的该第一绝缘层；
移除该第一图案化光致抗蚀剂掩模；
以图案化该第一绝缘层为蚀刻掩模，蚀刻暴露于图案化该第一绝缘层的该硅基材，以于该硅基材上形成该第一深度的该第一凹口；
移除该第一绝缘层；
形成第二绝缘层于该第一凹口，其中该第二绝缘层覆盖该第一凹口；
形成第二图案化光致抗蚀剂掩模于该第二绝缘层上；
以该第二图案化光致抗蚀剂掩模为蚀刻掩模，蚀刻暴露于该第二图案化光致抗蚀剂掩模之外的该第二绝缘层；
移除该第二图案化光致抗蚀剂掩模；
以图案化的该第二绝缘层为蚀刻掩模，蚀刻暴露于图案化该第二绝缘层的该硅基材，以于该硅基材上形成该第二深度的该第二凹口；以及
移除该第二绝缘层，而形成该阶梯状结构。
3.一种以权利要求1所述的半导体工艺所形成的硅基板，其中该最终绝缘层覆盖该阶梯状结构，该线路层覆盖该第一凹口上方的部分该金属种子层，且该第二凹口用以放置一芯片。
4.如权利要求3所述的硅基板，其中该芯片透过多条导线而电性连接至该线路层。
5.一种芯片封装结构，包括：
硅基材，具有阶梯状结构，该阶梯状结构具有第一深度的第一凹口以及第二深度的第二凹口，该第一深度小于该第二深度，且该第一凹口的孔径大于该第二凹口的孔径；
绝缘层，配置于该硅基材上，且覆盖该第一凹口与该第二凹口；
金属种子层，覆盖位于该第一凹口上方的该绝缘层；
线路层，覆盖位于该第一凹口上方的该金属种子层；
芯片，配置于该第二凹口内，其中该芯片的上表面低于该线路层，且该芯片透过多条导线与该线路层电性连接；
封装胶体，包覆该绝缘层、该金属种子层、该线路层、该芯片以及该些导线，其中该封装胶体与该线路层实质上切齐；以及
至少一金属焊盘，配置于该线路层上，并显露于该封装胶体外。
6.如权利要求5所述的芯片封装结构，其中该线路层包括第一金属层与第二金属层，该第一金属层覆盖该金属种子层，而该第二金属层覆盖该第一金属层。
CN2008101833110A 2008-12-02 2008-12-02 半导体工艺及应用此工艺所形成的硅基板及芯片封装结构 Expired - Fee Related CN101752261B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101833110A CN101752261B (zh) 2008-12-02 2008-12-02 半导体工艺及应用此工艺所形成的硅基板及芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101833110A CN101752261B (zh) 2008-12-02 2008-12-02 半导体工艺及应用此工艺所形成的硅基板及芯片封装结构

Publications (2)

Publication Number Publication Date
CN101752261A CN101752261A (zh) 2010-06-23
CN101752261B true CN101752261B (zh) 2011-12-07

Family

ID=42479007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101833110A Expired - Fee Related CN101752261B (zh) 2008-12-02 2008-12-02 半导体工艺及应用此工艺所形成的硅基板及芯片封装结构

Country Status (1)

Country Link
CN (1) CN101752261B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060159A (zh) * 2006-04-21 2007-10-24 三星电机株式会社 具有多阶梯反射表面结构的发光二极管封装及其制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060159A (zh) * 2006-04-21 2007-10-24 三星电机株式会社 具有多阶梯反射表面结构的发光二极管封装及其制造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2006-156659A 2006.06.15
JP特开2006-319132A 2006.11.24
JP特开平9-97964A 1997.04.08

Also Published As

Publication number Publication date
CN101752261A (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
CN101887874B (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
TWI706519B (zh) 具有可路由囊封的傳導基板的半導體封裝及方法
US10381280B2 (en) Semiconductor packages and methods for forming semiconductor package
TW552693B (en) Electronic component with a plastic package and method for its production
CN101252096B (zh) 芯片封装结构以及其制作方法
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
US6818976B2 (en) Bumped chip carrier package using lead frame
US8154110B2 (en) Double-faced electrode package and its manufacturing method
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
JP5280014B2 (ja) 半導体装置及びその製造方法
CN101228625B (zh) 具有镀金属连接部的半导体封装
JP2005252278A (ja) 下側に設けられた接触部を有する半導体構成素子の製造方法
JP2004537841A5 (zh)
EP3147942B1 (en) Semiconductor package, semiconductor device using the same and manufacturing method thereof
CN106328604A (zh) 芯片封装
US8018032B2 (en) Silicon substrate and chip package structure with silicon base having stepped recess for accommodating chip
CN109309080A (zh) 集成电路封装
US20110097891A1 (en) Method of Manufacturing the Semiconductor Device
CN106672888B (zh) 封装集成电路管芯的方法和器件
US20040124516A1 (en) Circuit device, circuit module, and method for manufacturing circuit device
US20080142945A1 (en) Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same
CN105938802B (zh) 树脂密封型半导体装置及其制造方法
CN102446775A (zh) 无载具的半导体封装件及其制造方法
CN116798993A (zh) 封装结构及其形成方法
CN101752261B (zh) 半导体工艺及应用此工艺所形成的硅基板及芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111207

Termination date: 20121202