CN103093820B - 整合有闪存和eeprom的存储器 - Google Patents

整合有闪存和eeprom的存储器 Download PDF

Info

Publication number
CN103093820B
CN103093820B CN201110344321.XA CN201110344321A CN103093820B CN 103093820 B CN103093820 B CN 103093820B CN 201110344321 A CN201110344321 A CN 201110344321A CN 103093820 B CN103093820 B CN 103093820B
Authority
CN
China
Prior art keywords
storage array
eeprom
flash memory
row
erasable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110344321.XA
Other languages
English (en)
Other versions
CN103093820A (zh
Inventor
冯国友
朱瑶华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110344321.XA priority Critical patent/CN103093820B/zh
Publication of CN103093820A publication Critical patent/CN103093820A/zh
Application granted granted Critical
Publication of CN103093820B publication Critical patent/CN103093820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种整合有闪存和EEPROM的存储器，闪存存储阵列和EEPROM存储阵列形成于同一存储器模块内，EEPROM存储阵列位于闪存存储阵列的旁侧，闪存存储阵列和EEPROM存储阵列共用周边电路。闪存存储阵列和EEPROM存储阵列的P阱互相隔离，闪存存储阵列和EEPROM存储阵列的字线互相独立、且分别提供电压。本发明能将闪存存储阵列和EEPROM存储阵列整合到同一IP内，能实现页擦写和字节擦写两种擦写方式，能共用周边电路、缩小芯片面积。

Description

整合有闪存和EEPROM的存储器
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种整合有闪存和EEPROM的存储器。
背景技术
现今集成电路中，闪存(Flash)和电可擦除只读存储器(EEPROM)是普遍使用的两种嵌入式非易失型存储器。两者各有优缺点，Flash面积小，但只支持页擦写不支持字节擦写；EEPROM支持字节擦写，但面积较大。而在很多应用中，既用到页擦写和又用到字节擦写，以页擦写为主，字节擦写为辅。普遍的做法是：直接采用EEPROM，或采用Flash和EEPROM两个IP，IP为集成电路设计中预先设计、验证好的功能模块，面积消耗较大。
发明内容
本发明所要解决的技术问题是提供一种整合有闪存和EEPROM的存储器，能将闪存存储阵列和EEPROM存储阵列整合到同一IP内，能实现页擦写和字节擦写两种擦写方式，还能缩小芯片面积。
为解决上述技术问题，本发明提供一种整合有闪存和EEPROM的存储器，闪存存储阵列和EEPROM存储阵列形成于同一存储器模块内，所述EEPROM存储阵列位于所述闪存存储阵列的旁侧，所述闪存存储阵列和所述EEPROM存储阵列共用周边电路；所述闪存存储阵列和所述EEPROM存储阵列的P阱互相隔离，所述闪存存储阵列和所述EEPROM存储阵列的字线互相独立、且分别提供电压。
进一步的改进是，所述闪存存储阵列由行列排列的多个闪存器件组成，所有的所述闪存器件形成于同一P阱中，每一行的所述闪存器件的字线都连接在一起。
进一步的改进是，所述EEPROM存储阵列包括1列以上，所述EEPROM存储阵列的每一列都包括多个EEPROM器件，各列的所述EEPROM器件排列成行列结构；每一列的所述EEPROM器件形成于同一P阱中，不同列之间的P阱互相隔离；同一行不同列的各所述EEPROM器件的字线互相独立、且分别提供电压。
进一步的改进是，所述周边电路包括行解码器、灵敏放大器、电流源产生电路、电荷泵电路、数据锁存电路以及列选择电路；所述数据锁存电路包括一擦写标志位，所述擦写标志位用于控制所选定的列进行擦写操作。
本发明能将闪存存储阵列和EEPROM存储阵列整合到同一IP如嵌入式非挥发性存储器模块内，能实现页擦写和字节擦写两种擦写方式，能实现以页擦写为主、字节擦写为辅的运用。本发明的闪存存储阵列和EEPROM存储阵列共用周边解码电路、灵敏放大器以及电荷泵等电路，能缩小芯片面积，节省成本。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例整合有闪存和EEPROM的存储器阵列示意框图；
图2是本发明实施例整合有闪存和EEPROM的存储器单元结构示意图。
具体实施方式
如图1所示，是本发明实施例整合有闪存和EEPROM的存储器阵列示意框图。
本发明实施例整合有闪存和EEPROM的存储器的闪存(Flash)存储阵列和EEPROM存储阵列形成于同一存储器模块内。Flash存储阵列和EEPROM存储阵列都采用SONOS(硅-氧化硅-氮化硅-氧化硅-硅)工艺形成。
所述EEPROM存储阵列位于所述闪存存储阵列的旁侧。所述EEPROM存储阵列包括1列以上。每一列如图1中所示的EEPROM存储阵列_byte_1。所述EEPROM存储阵列的列数的多少根据实际需要确定。
所述闪存存储阵列和所述EEPROM存储阵列共用周边电路；如图1中所示的数据锁存电路以及列选择电路。所述周边电路还包括行解码器、灵敏放大器、电流源产生电路、电荷泵电路等。所述数据锁存电路包括一擦写标志位，所述擦写标志位用于控制所选定的列进行擦写操作。本发明实施例中，在进行锁存数据操作时，不仅要将需要些的数据锁存到寄存器中，同时还要将所述擦写标志位置高电位，这样才能对选定的所述闪存存储阵列和所述EEPROM存储阵列进行擦写操作。
所述闪存存储阵列和所述EEPROM存储阵列的P阱互相隔离，所述闪存存储阵列和所述EEPROM存储阵列的字线互相独立、且分别提供电压。
如图2所示，是本发明实施例整合有闪存和EEPROM的存储器单元结构示意图。
所述闪存存储阵列由行列排列的多个闪存器件组成，所有的所述闪存器件形成于同一P阱中，如图2中，所有的闪存器件的衬底即P阱都连接在一起，形成的连线为衬底线Pwell_f。每一列的所述闪存器件的位线、源线都连在一起，如图2中的位线BL_f_0、BL_f_1，源线SL_f_0、SL_f_0所示。每一行的所述闪存器件的字线都连接在一起，图2中示出的所述闪存器件的两行字线分别为字线WL_f_0和WL_f_1，字线WL_f_0和WL_f_1分别通过开关连接到字线GWL_0和GWL_1上。由字线GWL_0和GWL_1以及其它字线GWL_*的电位来控制哪一行被选中进行擦写操作。
所述EEPROM存储阵列包括1列以上，图2中示出了2列。所述EEPROM存储阵列的每一列都包括多个EEPROM器件，各列的所述EEPROM器件排列成行列结构。每一列的所述EEPROM器件形成于同一P阱中，不同列之间的P阱互相隔离；如图2中的每列的所述EEPROM器件即P阱都连接在一起，形成的连线为分别为衬底线Pwell_e_0、Pwell_e_1，衬底线Pwell_e_0和Pwell_e_1之间是隔离的。每一列的所述EEPROM器件的位线、源线都连在一起，如图2中的位线BL_e_0、BL_e_1，源线SL_e_0、SL_e_0所示。同一行不同列的各所述EEPROM器件的字线互相独立、且分别提供电压。如图2中所示，第一行的所述EEPROM器件的字线WL_e_0_0和WL_e_1_0是互相隔离的，并分别通过一个开关连接到字线GWL_0上；第二行的所述EEPROM器件的字线WL_e_0_1和WL_e_1_1也是互相隔离的，并分别通过一个开关连接到字线GWL_1上。
由图2可知，其中Flash存储阵列，每页(行)的字节之间衬底没有隔离，WL也都连在一起，只支持页擦写；EEPROM存储阵列，每页的每个字节衬底和WL都相互隔离，支持字节擦写。
本发明实施例对Flash存储阵列进行擦写时，EEPROM存储阵列中的存储单元的WL、BL、SL以及衬底都接地，从而不会有擦写动作；同样，对其中任一EEPROM存储阵列的列进行擦写时，其他列的EEPROM存储阵列和Flash存储阵列也不会有擦写动作；当然也可以同时对Flash、EEPROM存储阵列进行擦写。
至于那块阵列中的单元被进行擦写操作，这完全取决于擦写之前的数据锁存操作。数据锁存电路中的所述擦写标志位用于控制图2中的开关以及产生Pwell、BL、SL电位。例如，要对Flash存储阵列进行擦写操作，这需要对Flash存储阵列对应的数据锁存电路进行数据锁存操作，Flash存储阵列对应的标志位会被置高，则图2中Flash存储阵列中所有开关导通，EEPROM存储阵列中所有开关关断，这样所有Flash存储阵列单元的栅极被置为相应的高电位，所有EEPROM存储阵列单元的栅极接地；同时Flash存储阵列对应的Pwell、BL、SL都会被赋予相应的高电位，所有EEPROM各自对应的Pwell、BL、SL都会接地。这样，Flash存储阵列单元各端都被置为相应的高电位，实现擦写操作，而所有EEPROM存储阵列单元各端都接地，不会被进行擦写操作。
“读”操作时，Flash存储阵列与各列的EEPROM存储阵列共用灵敏放大器，由列选择电路选择“读”Flash存储阵列中的存储单元或是某列EEPROM存储阵列中的存储单元。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种整合有闪存和EEPROM的存储器，其特征在于：
闪存存储阵列和EEPROM存储阵列形成于同一存储器模块内且整合到同一IP内，所述EEPROM存储阵列位于所述闪存存储阵列的旁侧，所述闪存存储阵列和所述EEPROM存储阵列都采用SONOS工艺形成，所述闪存存储阵列和所述EEPROM存储阵列共用周边电路；
所述闪存存储阵列和所述EEPROM存储阵列的P阱互相隔离，所述闪存存储阵列和所述EEPROM存储阵列的字线互相独立、且分别提供电压。
2.如权利要求1所述的整合有闪存和EEPROM的存储器，其特征在于：所述闪存存储阵列由行列排列的多个闪存器件组成，所有的所述闪存器件形成于同一P阱中，每一行的所述闪存器件的字线都连接在一起。
3.如权利要求1所述的整合有闪存和EEPROM的存储器，其特征在于：所述EEPROM存储阵列包括1列以上，所述EEPROM存储阵列的每一列都包括多个EEPROM器件，各列的所述EEPROM器件排列成行列结构；每一列的所述EEPROM器件形成于同一P阱中，不同列之间的P阱互相隔离；同一行不同列的各所述EEPROM器件的字线互相独立、且分别提供电压。
4.如权利要求1所述的整合有闪存和EEPROM的存储器，其特征在于：所述周边电路包括行解码器、灵敏放大器、电流源产生电路、电荷泵电路、数据锁存电路以及列选择电路；所述数据锁存电路包括一擦写标志位，所述擦写标志位用于控制所选定的列进行擦写操作。
CN201110344321.XA 2011-11-04 2011-11-04 整合有闪存和eeprom的存储器 Active CN103093820B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110344321.XA CN103093820B (zh) 2011-11-04 2011-11-04 整合有闪存和eeprom的存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110344321.XA CN103093820B (zh) 2011-11-04 2011-11-04 整合有闪存和eeprom的存储器

Publications (2)

Publication Number Publication Date
CN103093820A CN103093820A (zh) 2013-05-08
CN103093820B true CN103093820B (zh) 2016-04-13

Family

ID=48206302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110344321.XA Active CN103093820B (zh) 2011-11-04 2011-11-04 整合有闪存和eeprom的存储器

Country Status (1)

Country Link
CN (1) CN103093820B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI626658B (zh) * 2016-06-14 2018-06-11 旺宏電子股份有限公司 記憶體裝置及其操作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815441A (en) * 1996-09-30 1998-09-29 Nec Corporation Non-volatile semiconductor memory device
US6862223B1 (en) * 2002-07-05 2005-03-01 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7006381B2 (en) * 2001-11-27 2006-02-28 Koninklijke Philips Electronics N.V. Semiconductor device having a byte-erasable EEPROM memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5815441A (en) * 1996-09-30 1998-09-29 Nec Corporation Non-volatile semiconductor memory device
US6862223B1 (en) * 2002-07-05 2005-03-01 Aplus Flash Technology, Inc. Monolithic, combo nonvolatile memory allowing byte, page and block write with no disturb and divided-well in the cell array using a unified cell structure and technology with a new scheme of decoder and layout

Also Published As

Publication number Publication date
CN103093820A (zh) 2013-05-08

Similar Documents

Publication Publication Date Title
US10102909B2 (en) Nonvolatile memory device
CN100479063C (zh) 利用升压衬底/槽的存储器件及运作该器件的方法和系统
CN106981309B (zh) 存储阵列
TWI518850B (zh) 非揮發性記憶體裝置、其操作方法以及包含該方法裝置之記憶體系統
CN102157203B (zh) 存储器电路及其操作方法
CN104704570B (zh) 非易失性存储器阵列以及使用非易失性存储器阵列来进行分段字编程的方法
KR101681859B1 (ko) 3d 메모리에서의 서브-블록 디코딩
CN204991153U (zh) 存储器单元和非易失性存储器
US20190385681A1 (en) Non-volatile memory devices having enhanced erase control circuits therein
US20140369116A1 (en) Shielded vertically stacked data line architecture for memory
CN102881329A (zh) 非易失性存储器件的擦除系统和方法
US8482980B2 (en) Memory array and method of operating the same
CN101345085A (zh) 闪存设备以及擦除闪存设备的方法
KR100830589B1 (ko) 워드 라인으로 음의 고전압을 전달할 수 있는 고전압스위치를 갖는 플래시 메모리 장치
TW201037714A (en) Memory device having improved programming operation
CN105229745A (zh) 在存储器中共享支持电路
US10141064B1 (en) Prevention of neighboring plane disturb in non-volatile memory
CN104979010B (zh) 非易失性存储器件及其操作方法
US20140241063A1 (en) Semiconductor memory device
US20080117691A1 (en) Erasing circuit of nonvolatile semiconductor memory device
CN103093820B (zh) 整合有闪存和eeprom的存储器
KR102710630B1 (ko) 페이지 버퍼를 구비하는 반도체 메모리 장치
US10438673B1 (en) Erasing method and storage medium
US20160189786A1 (en) Methods and apparatus for reducing read time for nonvolatile memory devices
CN102385920A (zh) 一种存储器阵列及编程方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140107

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140107

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant