CN103049417A - 一种基于usb传输的多路信号同步采集系统装置及方法 - Google Patents

Abstract

本发明公开了一种基于USB传输的多路数据同步采集系统装置及方法，包括信号幅度自动调整网络、AD转换器、逻辑电路处理模块、随机存取模块、地址配置模块、USB传输模块和上位机；信号幅度自动调整网络将幅度在AD转换器采集范围之外的信号自动进行调整并输出给逻辑电路处理模块和AD转换器；逻辑电路处理模块循环扫描地址配置模块的地址，并以此作为自身通道的地址；上位机通过USB传输模块发送地址编码和命令请求码；逻辑电路处理模块接收到地址编码和命令请求后，将地址编码与自身通道的地址对比，若地址一致，则对上位机的命令做出响应，否则不响应上位机的命令。本发明具有同步采集多路信号、采集速率、采样长度可调的特点，适用于需要同步采集多路信号的场合。

Description

一种基于USB传输的多路信号同步采集系统装置及方法

技术领域

本发明属于电子电路领域，具体涉及的是一种涉及基于USB传输的多路信号同步采集系统装置及方法。

背景技术

多路数据同步采集系统用于同时采集多路信号，并将各路信号按照逻辑顺序传输到上位机中进行分析。

现有的多路采集系统大多是使用多路选择器把各路模拟信号用电子开关的方式轮流采样，而不能实现多路数据同步采样，如中国专利号为200910023358.5的专利中提到的”基于FPGA的多路数据采集系统”主要在系统的精度方面做出了改进，而未考虑多路信号同步采集的问题；又如中国专利号为200420105488.6的专利中提到的“多路数据采集模块”使用可编程逻辑器件的端口对各路信号进行控制，虽然可以实现各路信号同时选中，但无法解决各路信号同时采集传输的问题。

发明内容

本发明的目的在于克服上述已有技术的缺陷，而提出一种基于USB传输的多路数据同步采集系统装置及方法，实现多路信号同步采样的功能，同时提高系统整体的处理速度，增加采样频率和采样时间长度可调的功能。

为了实现上述目的，本发明的技术方案如下：

一种基于USB传输的多路数据同步采集系统装置，其包括幅度自动调整网络，自动将不适合采样信号的幅度通过衰减或放大调整成为适合AD转换器采样的信号，并将调整参数输出给逻辑电路处理模块；

AD转换器，接收逻辑电路处理模块发送的采样频率信号，对输入的模拟信号进行采样、保持、量化、编码，并将转换好的数字信号传输到逻辑电路处理模块。

地址配置模块，通过硬件拨码开关电路对通道进行编码，连接到逻辑电路处理模块。

随机存储模块，当逻辑电路处理模块响应上位机的采样请求时，随机存储模块存储逻辑电路处理模块的数据；当逻辑电路处理模块响应上位机的传输请求时，随机存储模块将存储的数据传输到逻辑电路处理模块。

逻辑电路处理模块，读取通道地址、响应上位机命令。

传输总线:连接各个通道的数据总线和命令总线。

USB传输模块:将传输总线和上位机中的数据以USB通信的形式相互传输。

上位机，发送地址编码、采样频率编码、采样点数编码、开始采集命令和开始传输命令；接收USB传输模块的数据，并将数据处理、分析，此外上位机还具有数据导出功能。

所述幅度自动调整网络包括逻辑电路、放大衰减网络、双门限比较器和电压跟随器，所述逻辑电路和电压跟随器均与放大衰减网络和双门限比较器相连接，所述放大衰减网络和双门限比较器相连接。

所述AD转换器为AD9220，其为12位、最大采样速率达10.0MSPS的AD转换器。

所述地址配置模块为拨码开关通过逻辑电平进行配置。

所述随机存储模块由CPLD（(Complex Programmable Logic Device，复杂可编程逻辑器件)和SDRAM（Synchronous Dynamic Random Access Memory，同步动态随机存储器）组成，SDRAM的型号是IS61LV 25616，有16位的数据总线和18位的地址总线，最大存储262144个字节的数据。

所述逻辑电路处理模块为CPLD，其型号为EPM1270，内部程序由读取硬件地址模块、地址校验模块、分析判断模块、分频模块、逻辑运算模块和有限状态机模块组成。读取硬件地址模块循环扫描地址配置电路中的硬件地址，并以此作为通道的地址。分频模块根据上位机发送的分频编码，将系统时钟分成对应的频率，输出给AD转换器。采样点数调整模块根据上位机发送的采样点数编码，调整预存储的数据量。逻辑运算模块根据幅度自动调整网络传输的参数对数据进行运算，以恢复信号的原始幅度。传输总线控制模块将控制总线保持传输状态，没收到传输命令时，保持数据总线为高阻状态，收到传输命令时，将数据总线切换到传输状态。收到采集命令时，有限状态机模块将逻辑运算模块处理好的数据存储到随机存储模块中，收到传输命令时，有限状态机模块将随机存储模块中的数据传输到数据总线。

所述传输总线包括数据总线和命令总线，都为各通道的CPLD接口相连接后与USB传输模块直接相连接。

所述USB传输模块为CY7C68013A芯片及其相关电路，该芯片集成了USB2.0收发器、智能串行接口引擎和增强型8051微处理器，通过固件初始化为Slave FIFO接口后，便可连接上位机和逻辑电路处理模块，使其通过USB通信协议进行命令和数据的传输。

所述上位机为用LabVIEW软件及其VISA组件的具有控制和USB数据通信功能的上位机软件。

一种利用上述的多路数据同步采集系统装置的采用方法，其特征在于，其方法步骤如下：

（1）信号幅度自动调整网络将幅度在AD转换器采集范围之外的信号自动进行调整，并将调整参数输出给逻辑电路处理模块，将信号输出给AD转换器，AD转换器对调整后的信号采样、量化成数字信号；

（2）逻辑电路处理模块循环扫描地址配置模块的地址，并以此作为自身通道的地址。上位机通过USB传输模块发送地址编码和命令请求码；

（3）逻辑电路处理模块接收到上位机的地址编码和命令请求后，将地址编码与自身通道的地址对比，若地址一致，则对上位机的命令做出响应，否则不响应上位机的命令。若响应采样调节命令，则根据采样频率编码，调节输出时钟的频率到AD转换器；

若响应调节采样点数的命令，则根据采样点数编码，调节预采样的字节数；

若响应开始采集命令，逻辑电路处理模块将AD转换的数字编码进行运算后，保存到随机存储模块；

若响应开始传输命令，逻辑电路处理模块将随机存储模块中的数据通过数据总线和USB传输模块传输到上位机软件中。

本发明具有如下优点：

(1)       由于采用了逻辑电路处理模块、随机存储模块、地址配置模块相结合的结构，从而实现了多路信号同步采样的功能。

(2)       由于传输总线时逻辑电路接口直接相连，并且数据通过USB的形式进行传输，提升了系统的整体处理速度。

(3)       由于在增加了采样频率和采样点数的选择功能，从而可以根据信号的频率和时间长度，灵活设置参数，使所采到的数据便于分析。

(4)       由于地址配置模块的地址可以在硬件上调节，从而可以根据实际要采的信号的数目，自行选择采集的子通道。

(5)       由于上位机中设有数据导出功能，从而使系统所采的数据便于在其他软件中进行扩展分析，该系统适用于需要同步采集多路模拟信号的场合。

附图说明

图1是本发明的总体结构框图；

图2是本发明的幅度自动调整网络的电路原理框图；

图3是本发明的AD转换器的电路原理图；

图4是本发明的随机存储模块和地址配置模块的电路原理图；

图5是本发明的USB传输模块的电路原理图；

图6是本发明的逻辑电路处理模块的原理框图。

具体实施方式

为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。

参照图1，本实施例的基于USB传输的多路数据同步采集系统装置主要由信号幅度自动调整网络、AD转换器、逻辑电路处理模块、随机存储模块、地址配置模块、传输总线、USB传输模块和上位机组成。该信号幅度自动调整网络通过AD转换器连接逻辑电路处理模块，所述逻辑电路处理模块通过传输总线以及USB传输模块与上位机连接。

本发明采用上述系统装置的采集方法为：信号幅度自动调整网络将幅度在AD转换器采集范围之外的信号自动进行调整，并将调整参数输出给逻辑电路处理模块，将信号输出给AD转换器，AD转换器对调整后的信号采样、量化成数字信号。逻辑电路处理模块循环扫描地址配置模块的地址，并以此作为自身通道的地址。上位机通过USB传输模块发送地址编码和命令请求码。逻辑电路处理模块接收到上位机的地址编码和命令请求后，将地址编码与自身通道的地址对比，若地址一致，则对上位机的命令做出响应，否则不响应上位机的命令。若响应采样调节命令，则根据采样频率编码，调节输出时钟的频率到AD转换器；若响应调节采样点数的命令，则根据采样点数编码，调节预采样的字节数；若响应开始采集命令，逻辑电路处理模块将AD转换的数字编码进行运算后，保存到随机存储模块；若响应开始传输命令，逻辑电路处理模块将随机存储模块中的数据通过数据总线和USB传输模块传输到上位机软件中。

参照图2，幅度自动调整网络的工作流程为：模拟信号经过放大衰减网络后，进入由运算放大器U50器U7组成的窗口比较器，若信号的幅度在窗口比较器的设定电压VREF1和VREF2之间，则和运算放大器U5和和运算放大器U7都输出高电平信号，网络不再对信号进行衰减；若信号的幅度超过设定的幅值上限VREF1，则运算放大器U5输出低电平信号到逻辑电路，逻辑电路接收到此信号后，向放大衰减网络发送衰减命令，放大衰减网络对输入信号进行衰减，输出信号再通过窗口比较器进行比较，若此时电压依然超过设定的幅值上限VREF1，则继续经过上述闭环网络对输入信号进行衰减，直到信号幅度在VREF1和VREF2之间；若信号的幅度低于设定的幅值下限VREF2，则运算放大器U7输出低电平信号到逻辑电路，逻辑电路接收到此信号后，向放大衰减网络发送放大命令，放大衰减网络对输入信号进行放大，输出信号再通过窗口比较器进行比较，若此时电压依然低于设定的幅值下限VREF2，则继续经过上述闭环网络对输入信号进行放大，直到信号幅度在VREF1和VREF2之间。

参照图3，AD转换器选用的型号为AD9220，其最大采样速率达10.0MSPS。AD转换器的引脚1为采样时钟的输入端，引脚2至引脚13为转换后的数字信号输出端，引脚14为信号幅度超出范围标志，当输入信号超出设定的输入范围时，该引脚置高电平，否则为低电平，引脚15和引脚26为模拟电源输入端，引脚16和引脚25为模拟地，引脚17和引脚18直接相连选择内部2.5V参考电压，引脚20和引脚21与电容C2、C4、C5、C6组成退耦网络，使参考电压更加准确，引脚23和引脚24为模拟信号的输入端，引脚28和引脚27接数字电源，数字地和模拟地之间通过磁珠进行连接。

其工作流程为：逻辑电路处理模块根据上位机的请求向AD转换器提供采样时钟，AD转换器将输入端的模拟信号量化成数字信号输出给逻辑电路处理模块。

参照图4，随机存储模块由CPLD和SDRAM组成，地址配置模块为一组拨码开关。其工作流程为：每个采集通道的硬件地址由拨码开关配置，CPLD在每次执行上位机命令之前都将上位机发送的地址编码与该硬件地址相比较，若地址符合则开始执行命令，否则不执行。CPLD对信号进行采集时，由CPLD将AD转换器的输出数据按照时序存储到SDRAM中，CPLD进行传输时，由CPLD将SDRAM中的数据按照时序读出，并通过数据总线和USB传输模块传输到上位机中。

参照图5，USB传输模块选用的是cypress公司的USB专用处理芯片CY7C68013。其内部集成了一个增强型的51内核，其指令集与标准的8051兼容。CY7C68013芯片提供了一个串行接口引擎(SIE)，负责完成大部分USB2.0协议的处理工作，从而大大减轻了USB协议处理的工作量，并且提供了4KB的FIFO保证数据高速传输的需要，实现芯片与高速外围设备之间的逻辑连接和高速数据传输。

其工作流程为：通过固件程序的设计，选择CY7C68013为Slave FIFO工作方式，使用控制传输的方式接收上位机的命令码，通过自定义请求将命令码解码后，传送到逻辑电路处理模块中，以完成上位机对逻辑电路处理模块的控制；当有传输数据的命令时，逻辑电路处理模块将随机存取模块中的数据按照采样字节数编码进行数据打包，并将打包好的数据以块传输的形式传输到上位机中。

参照图6，逻辑电路处理模块包括读取硬件地址、地址校验、分析判断、分频、逻辑运算和有限状态机模块，具体工作流程为：读地址模块不断的对硬件地址进行扫描，将扫描结果作为本通道的硬件地址，接收到上位机的命令请求时，将自身通道的硬件地址与上位机中的地址编码进行校验，若校验结果为真，则执行上位机的命令请求，否则不予执行；执行上位机采样频率调整的命令请求时，根据请求中的采样频率编码对系统时钟进行分频， 将结果输出到AD转换器；逻辑运算模块将幅度自动调整模块输出的幅度调整参数和AD转换器的输出数据进行运算，以恢复信号的原始幅度，并将结果输出到有限状态机模块；执行上位机的采集命令时，有限状态机模块将逻辑运算模块输出的数据存储到随机存取模块中，执行上位机的传输命令时，有限状态机模块将随机存取模块中的数据读出并通过数据总线和USB传输模块传输到上位机中。

基于上述，本发明主要解决现有多路数据采集系统无法实现多路信号同步采样和系统整体处理速率低、采样频率单一、采集到的数据不便于分析的问题；信号幅度自动调整网络将幅度在AD转换器采集范围之外的信号自动进行调整，将调整参数输出给逻辑电路处理模块并将信号输出给AD转换器，AD转换器将调整后的信号采样、量化成数字信号。逻辑电路处理模块循环扫描地址配置模块的地址，并以此作为自身通道的地址。上位机通过USB传输模块发送地址编码和命令请求码。逻辑电路处理模块接收到上位机的地址编码和命令请求后，将地址编码与自身通道的地址对比，若地址一致，则对上位机的命令做出响应，否则不响应上位机的命令。响应采集命令时，逻辑电路处理模块将经过运算处理后的数字信号存储到随机存储模块中，响应传输命令时，逻辑电路处理模块将随机存储模块中的数据通过数据总线和USB传输模块传输到上位机中，本发明具有可以同步采集多路信号、采集速率、采样长度可调的特点，尤其适用于需要同步采集多路信号的场合。

以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (10)

1. 一种基于USB传输的多路数据同步采集系统装置，其特征在于，其包括系统包括：

逻辑电路处理模块，用于读取通道地址、响应上位机命令；

AD转换器，以CPLD给定的时钟频率进行采样，并将转换好的数字信号输出到逻辑电路处理模块；

幅度自动调整电路，用于调整输入模拟信号的幅度，并将调整后的信号输出给AD转换器，将调整参数输出给CPLD；

地址配置电路，用于配置通道的硬件地址；

USB传输模块，用于上位机和逻辑电路处理模块之间进行USB通信；

随机存储模块，用于和逻辑电路处理模块进行数据存取；

所述的逻辑电路处理模块与幅度自动调整电路和地址配置电路单向连接，并与AD转换器、随机存储模块和USB传输模块双向连接。

2. 根据权利要求1所述的一种基于USB传输的多路数据同步采集系统装置，其特征在于，所述幅度自动调整网络包括逻辑电路、放大衰减网络、双门限比较器和电压跟随器，所述逻辑电路和电压跟随器均与放大衰减网络和双门限比较器相连接，所述放大衰减网络和双门限比较器相连接。

3.根据权利要求1所述的一种基于USB传输的多路数据同步采集系统装置，其特征在于，所述转换器的最大采样速率为10.0MSPS；所述地址配置模块为拨码开关通过逻辑电平进行配置。

4. 根据权利要求1所述的一种基于USB传输的多路数据同步采集系统装置，其特征在于，所述随机存储模块包括用于存储采样数据的SDRAM存储器和用于数据读取控制的CPLD逻辑器件。

5.根据权利要求4所述的一种基于USB传输的多路数据同步采集系统装置，其特征在于，所述SDRAM存储器为的存储量达262144个16位宽的字节。

6. 根据权利要求4所述的一种基于USB传输的多路数据同步采集系统装置，其特征在于，所述CPLD逻辑器件采用有限状态机的方法读写随即存储区的数据。

7.根据权利要求1所述的一种基于USB传输的多路数据同步采集系统装置，其特征在于组成，逻辑电路处理模块采用CPLD器件，其包括读取硬件地址模块，循环扫描地址配置电路中的硬件地址，并以此作为通道的地址；

地址校验模块，将通道的地址与上位机中的地址编码进行校验，并将结果输出给分析判断模块；

分析判断模块，根据地址校验模块的结果判断是否对上位机的命令做出响应；

分频模块，执行上位机的采样频率调整命令时，分频模块根据采样频率编码对系统时钟进行分频，并将分频后的信号输出给AD转换器；

逻辑运算模块，执行采集命令时，接收幅度自动调整电路的调整参数和AD转换器的输出数据，并将数据进行运算处理后输出到随机存储模块中；

有限状态机模块，执行传输命令时，将随机存储模块中的数据传输到上位机。

8. 根据权利要求1所述的一种基于USB传输的多路数据同步采集系统装置，其特征在于，所述USB传输模块采用的是CY7C68013芯片，所述CY7C68013芯片内部集成有一个增强型的51内核，指令集与标准的8051兼容，所述CY7C68013芯片采用Slave FIFO工作方式进行USB通信。

9. 一种利用上述权利要求1至8任意一项所述的多路数据同步采集系统装置的采用方法，其特征在于，其方法步骤如下：

（1）信号幅度自动调整网络将幅度在AD转换器采集范围之外的信号自动进行调整，并将调整参数输出给逻辑电路处理模块，将信号输出给AD转换器，AD转换器对调整后的信号采样、量化成数字信号；

（2）逻辑电路处理模块循环扫描地址配置模块的地址，并以此作为自身通道的地址上位机通过USB传输模块发送地址编码和命令请求码；

（3）逻辑电路处理模块接收到上位机的地址编码和命令请求后，将地址编码与自身通道的地址对比，若地址一致，则对上位机的命令做出响应，否则不响应上位机的命令。

10. 根据权利要求8所述的一种基于USB传输的多路数据同步采集系统装置及方法，其特征在于，所述步骤（3）中，若响应采样调节命令，则根据采样频率编码，调节输出时钟的频率到AD转换器；

若响应调节采样点数的命令，则根据采样点数编码，调节预采样的字节数；

若响应开始采集命令，逻辑电路处理模块将AD转换器的数字编码进行运算后，保存到随机存储模块；

若响应开始传输命令，逻辑电路处理模块将随机存储模块中的数据通过数据总线和USB传输模块传输到上位机软件中。

Images