CN103035645A - 一种沟槽栅型mos管及其制造方法 - Google Patents

一种沟槽栅型mos管及其制造方法 Download PDF

Info

Publication number
CN103035645A
CN103035645A CN2012102831706A CN201210283170A CN103035645A CN 103035645 A CN103035645 A CN 103035645A CN 2012102831706 A CN2012102831706 A CN 2012102831706A CN 201210283170 A CN201210283170 A CN 201210283170A CN 103035645 A CN103035645 A CN 103035645A
Authority
CN
China
Prior art keywords
trap
implanted layer
silicon substrate
type
epitaxial loayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102831706A
Other languages
English (en)
Other versions
CN103035645B (zh
Inventor
王飞
钟秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201210283170.6A priority Critical patent/CN103035645B/zh
Publication of CN103035645A publication Critical patent/CN103035645A/zh
Application granted granted Critical
Publication of CN103035645B publication Critical patent/CN103035645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种沟槽栅型MOS管，包括：P型外延层或P型硅衬底形成的N阱，N阱中形成有N+注入层，N阱的一侧并列排布有多个彼此串联的MOS结构；所述MOS结构包括：形成在所述P型外延层或P型硅衬底中沟槽内的栅氧化层，栅氧化层中形成有多晶硅栅，栅氧化层的一侧形成有N+注入层；每个多晶硅栅与其旁侧MOS结构的N+注入层相连，N阱中的N+注入层引出作为本器件的一连接端，最远离N阱的MOS结构的N+注入层引出作为本器件另一连接端。本发明还公开了一种所述沟槽栅型MOS管的制造方法。本发明的槽栅型MOS管与传统高压二极管器件比较，在达到耐高压击穿的功能的同时能得到较小正向导通电压，能实更大电流供电。

Description

一种沟槽栅型MOS管及其制造方法
技术领域
本发明涉及集成电路领域，特别是涉及一种沟槽栅型MOS管。本发明还涉及一种沟槽栅型MOS管的制造方法。
背景技术
目前，高压二极管器件是由PN结或者是肖特基金属半导体接触构成的。由于肖特基二极管的耐高压能力有限，高电压二极管一般采用PN结型二极管，其特点是反偏电压越大，所需要的耐击穿耗尽层宽度就要越宽，耗尽层宽度越宽会导致器件正向开启时的电阻越大，影响器件的整体性能。
发明内容
本发明要解决的技术问题是提供一种沟槽栅型MOS管与传统高压二极管器件比较，在达到耐高压击穿的功能的同时能得到较小正向导通电压，能实更大电流供电。本发明还提供了一种沟槽栅型MOS管的制造方法。
为解决上述技术问题，本发明沟槽栅型MOS管，包括：
P型外延层或P型硅衬底形成的N阱，N阱中形成有N+注入层，N阱一侧P型外延层或P型硅衬底中并列排布有多个彼此串联的MOS结构；
所述MOS结构包括：形成在所述P型外延层或P型硅衬底中沟槽内的栅氧化层，栅氧化层中形成有多晶硅栅，栅氧化层的一侧形成有N+注入层；
每个多晶硅栅与其旁侧MOS结构的N+注入层相连，N阱中的N+注入层引出作为本器件的一连接端，将P型外延层或P型硅衬底中最远离N阱的N+注入层引出作为本器件另一连接端。
一种沟槽栅型MOS管，包括：N型外延层或N型硅衬底中形成的P阱，P阱一侧的N型外延层或N型硅衬底中形成有N+注入层，P阱中并列排布有多个彼此串联的MOS结构；
所述MOS结构包括：形成在所述P阱中沟槽内的栅氧化层，栅氧化层中形成有多晶硅栅，栅氧化层的一侧形成有N+注入层；
每个多晶硅栅与其旁侧MOS结构的N+注入层相连，所述N型外延层或N型硅衬底中的N+注入层引出作为本器件的一连接端，将P阱中最远离N型外延层或N型硅衬底中N+注入层的N+注入层引出作为本器件另一连接端。
所述MOS结构是制造参数、器件结构完全相同的。
所述栅氧化层是单层均匀厚度的结构。
一种沟槽栅型MOS管的制造方法，包括：
一、P型外延层或P型硅衬底上形成N阱；
二、在P型外延层或P型硅衬底刻蚀形成多个沟槽，在沟槽内生长栅氧化层；
三、在沟槽内淀积多晶硅栅，刻蚀形成栅极；
四、在N阱和P型外延层或P型硅衬底中注入形成N+注入层；
五、将每个多晶硅栅与其旁侧MOS结构的N+注入层相连，将N阱中的N+注入层引出作为本器件的一连接端，将最远离N阱的MOS结构的N+注入层引出作为本器件的另一连接端。
一种沟槽栅型MOS管的制造方法，包括：
A、N型外延层或N型硅衬底上形成P阱；
B、在P阱中刻蚀形成多个沟槽，在沟槽内生长栅氧化层；
C、在沟槽内淀积多晶硅栅，刻蚀形成栅极；
D、在P阱和N型外延层或N型硅衬底中注入形成N+注入层；
E、将每个多晶硅栅与其旁侧MOS结构的N+注入层相连，所述P阱中的N+注入层引出作为本器件的一连接端，将最远离N型外延层或N型硅衬底中N+注入层的MOS结构的N+注入层引出作为本器件另一连接端。
本发明沟槽栅型MOS管与传统高压二极管器件比较，在达到耐高压击穿的功能的同时能得到较小正向导通电压，能实更大电流供电。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是传统PN结二极管的示意图。
图2是本发明一实施例的示意图。
图3是本发明另一实施例的示意图。
附图标记说明
1是P型外延层或P型硅衬底
2、7是栅氧化层
3是N阱
4、9是N+注入层
5、10是多晶硅栅
6是N型外延层或N型硅衬底
8是P阱
a、b、c、d是引出端。
具体实施方式
如图2所示，本发明一实施例，包括：P型外延层或P型硅衬底1形成的N阱3，N阱中形成有N+注入层4，N阱3一侧的P型外延层或P型硅衬底1中并列排布有三个制造参数、器件结构完全相同的，彼此串联的MOS结构（串联MOS结构数量可根据器件实际需要确定，不限于三个）；
所述MOS结构包括：形成在P型外延层或或P型硅衬底1中沟槽内的栅氧化层2，栅氧化层2中形成有多晶硅栅5，栅氧化层2的一侧形成有N+注入层4；
每个多晶硅栅5与其旁侧MOS结构的N+注入层4相连，N阱3中的N+注入层4引出作为本器件的一连接端a，将P型外延层或P型硅衬底1中最远离N阱3的N+注入层4引出作为本器件另一连接端b,栅氧化层2是单层均匀厚度的结构。
本实施例中，N阱3中的N+注入层4作为第一个MOS结构的源极，与N阱相邻的多晶硅栅5旁侧的N+注入层4作为第一个MOS结构的漏极；以此类推，N阱相邻的多晶硅栅旁侧的N+注入层4作为第二个MOS结构的源极，与该N+注入层4相邻的另外一个多晶硅栅旁侧的N+注入层4第二个MOS结构的漏极，第三个MOS结构原理与第二个MOS结构相同，不再赘述。
本实施例的沟槽栅型MOS管器件结构应用于实际电路时，a端接电源电压，b端接地。
反向加偏压时，由于本器件的栅极和相邻的源区同电位，每个MOS都处于关闭状态。通过控制串联MOS管的数目，使每一级的栅极和漏极的电压小于栅氧的击穿电压，达到反向耐高压的功能。正向加偏压时，由于栅极和正向偏压相连接，MOS管开启，由沟道进行导电。
如图3所示，本发明的另一实施例，包括：N型外延层或N型硅衬底6中形成的P阱8，P阱8的一侧的N型外延层或N型硅衬底6中形成有N+注入层9，P阱8中并列排布有多个制造参数、器件结构完全相同的，彼此串联的MOS结构（串联MOS结构数量可根据器件实际需要确定）；
所述MOS结构包括：形成在P阱8中沟槽内的栅氧化层7，栅氧化层7中形成有多晶硅栅10，栅氧化层7的一侧形成有N+注入层9；
每个多晶硅栅10与其旁侧MOS结构的N+注入层9相连，N型外延层或N型硅衬底6中的N+注入层4引出作为本器件的一连接端c，将P阱8中最远离N型外延层或N型硅衬底6中N+注入层4的N+注入层4引出作为本器件另一连接端d,栅氧化层7是单层均匀厚度的结构。
本实施例的沟槽栅型MOS管器件结构应用于实际电路时，c端接电源电压，d端接地。
本实施例的MOS结构串联原理与上一实施例相通，本领域技术人员能够推导而出，不再赘述。
一种沟槽栅型MOS管的制造方法，包括：
一、P型外延层或P型硅衬底上形成N阱；
二、在P型外延层或P型硅衬底刻蚀形成多个沟槽，在沟槽内生长栅氧化层；
三、在沟槽内淀积多晶硅栅，刻蚀形成栅极；
四、在N阱和P型外延层或P型硅衬底中注入形成N+注入层；
五、将每个多晶硅栅与其旁侧MOS结构的N+注入层相连，将N阱中的N+注入层引出作为本器件的一连接端，将最远离N阱的MOS结构的N+注入层引出作为本器件的另一连接端。
一种沟槽栅型MOS管的制造方法，包括：
A、N型外延层或N型硅衬底上形成P阱；
B、在P阱中刻蚀形成多个沟槽，在沟槽内生长栅氧化层；
C、在沟槽内淀积多晶硅栅，刻蚀形成栅极；
D、在P阱和N型外延层或N型硅衬底中注入形成N+注入层；
E、将每个多晶硅栅与其旁侧MOS结构的N+注入层相连，所述P阱中的N+注入层引出作为本器件的一连接端，将最远离N型外延层或N型硅衬底中N+注入层的MOS结构的N+注入层引出作为本器件另一连接端。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (7)

1.一种沟槽栅型MOS管，其特征是，包括：P型外延层或P型硅衬底中形成的N阱，N阱中形成有N+注入层，N阱一侧的P型外延层或P型硅衬底中并列排布有多个彼此串联的MOS结构；
所述MOS结构包括：形成在所述P型外延层或P型硅衬底中沟槽内的栅氧化层，栅氧化层中形成有多晶硅栅，栅氧化层的一侧形成有N+注入层；
每个多晶硅栅与其旁侧MOS结构的N+注入层相连，N阱中的N+注入层引出作为本器件的一连接端，P型外延层或P型硅衬底中最远离N阱的N+注入层引出作为本器件另一连接端。
2.如权利要求1所述的沟槽栅型MOS管，其特征是：所述MOS结构是制造参数、器件结构完全相同的。
3.一种沟槽栅型MOS管，其特征是，包括：N型外延层或N型硅衬底形成的P阱，P阱一侧的N型外延层或N型硅衬底中形成有N+注入层，P阱中并列排布有多个彼此串联的MOS结构；
所述MOS结构包括：形成在所述P阱中沟槽内的栅氧化层，栅氧化层中形成有多晶硅栅，栅氧化层的一侧形成有N+注入层；
每个多晶硅栅与其旁侧MOS结构的N+注入层相连，所述N型外延层或N型硅衬底中的N+注入层引出作为本器件的一连接端，P阱中最远离N型外延层或N型硅衬底中N+注入层的N+注入层引出作为本器件另一连接端。
4.如权利要求3所述的沟槽栅型MOS管，其特征是：所述MOS结构是制造参数、器件结构完全相同的。
5.如权利要求1或3所述的沟槽栅型MOS管，其特征是：所述栅氧化层是单层均匀厚度的结构。
6.一种沟槽栅型MOS管的制造方法，其特征是，包括：
一、P型外延层或P型硅衬底上形成N阱；
二、在P型外延层或P型硅衬底刻蚀形成多个沟槽，在沟槽内生长栅氧化层；
三、在沟槽内淀积多晶硅栅，刻蚀形成栅极；
四、在N阱和P型外延层或P型硅衬底中注入形成N+注入层；
五、将每个多晶硅栅与其旁侧MOS结构的N+注入层相连，将N阱中的N+注入层引出作为本器件的一连接端，将最远离N阱的MOS结构的N+注入层引出作为本器件的另一连接端。
7.一种沟槽栅型MOS管的制造方法，其特征是，包括：
A、N型外延层或N型硅衬底上形成P阱；
B、在P阱中刻蚀形成多个沟槽，在沟槽内生长栅氧化层；
C、在沟槽内淀积多晶硅栅，刻蚀形成栅极；
D、在P阱和N型外延层或N型硅衬底中注入形成N+注入层；
E、将每个多晶硅栅与其旁侧MOS结构的N+注入层相连，所述P阱中的N+注入层引出作为本器件的一连接端，将最远离N型外延层或N型硅衬底中N+注入层的MOS结构的N+注入层引出作为本器件另一连接端。
CN201210283170.6A 2012-08-10 2012-08-10 一种沟槽栅型mos管及其制造方法 Active CN103035645B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210283170.6A CN103035645B (zh) 2012-08-10 2012-08-10 一种沟槽栅型mos管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210283170.6A CN103035645B (zh) 2012-08-10 2012-08-10 一种沟槽栅型mos管及其制造方法

Publications (2)

Publication Number Publication Date
CN103035645A true CN103035645A (zh) 2013-04-10
CN103035645B CN103035645B (zh) 2015-08-19

Family

ID=48022382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210283170.6A Active CN103035645B (zh) 2012-08-10 2012-08-10 一种沟槽栅型mos管及其制造方法

Country Status (1)

Country Link
CN (1) CN103035645B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0580452A1 (en) * 1992-07-24 1994-01-26 SILICONIX Incorporated Field effect trench transistor having lightly doped epitaxial region on the surface portion thereof
CN101339941A (zh) * 2008-05-08 2009-01-07 北京中星微电子有限公司 一种静电放电保护电路
CN101740510A (zh) * 2008-11-27 2010-06-16 上海华虹Nec电子有限公司 形成厚度均匀的栅氧化层的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0580452A1 (en) * 1992-07-24 1994-01-26 SILICONIX Incorporated Field effect trench transistor having lightly doped epitaxial region on the surface portion thereof
CN101339941A (zh) * 2008-05-08 2009-01-07 北京中星微电子有限公司 一种静电放电保护电路
CN101740510A (zh) * 2008-11-27 2010-06-16 上海华虹Nec电子有限公司 形成厚度均匀的栅氧化层的方法

Also Published As

Publication number Publication date
CN103035645B (zh) 2015-08-19

Similar Documents

Publication Publication Date Title
CN104620381B (zh) 半导体装置
JP4900662B2 (ja) ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
CN102683408B (zh) 超结高压功率器件结构
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
JP6241958B2 (ja) 高耐圧半導体装置およびその製造方法
WO2019044922A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2017216297A (ja) 半導体装置
CN104779289A (zh) 半导体装置
US9502402B2 (en) Semiconductor device
CN102184945A (zh) 一种槽栅型mosfet器件
CN105409006A (zh) 半导体装置
CN106024892A (zh) 高雪崩耐量的空穴电流分流型功率晶体管及其制备方法
CN117936584A (zh) 一种半导体器件及其制备方法
CN107180878A (zh) 具有齐纳二极管的半导体元件及其制造方法
JP2013201190A (ja) 接合形電界効果トランジスタ及びその製造方法
CN102983161A (zh) 非埋层的双深n型阱高压隔离n型ldmos及制造方法
CN103094319A (zh) 双通道高压结型场效应管降低夹断电压的结构及制造方法
CN112951923B (zh) 提高碳化硅横向双扩散场效应管表面迁移率方法及器件
CN104037206A (zh) 超级结器件及制造方法
CN103035645A (zh) 一种沟槽栅型mos管及其制造方法
US20150364585A1 (en) Power semiconductor device
CN113838757B (zh) 一种抗单粒子效应vdmos器件的形成方法及vdmos器件
CN118431272B (zh) 一种igbt器件及其制备方法
KR20150052390A (ko) 반도체 소자 및 그 제조방법
CN115911117B (zh) 一种双极型晶体管结构及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140117

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140117

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant