CN103035534A - 用于在芯片背面粘合热沉层的夹具及其使用方法 - Google Patents

用于在芯片背面粘合热沉层的夹具及其使用方法 Download PDF

Info

Publication number
CN103035534A
CN103035534A CN2011103000461A CN201110300046A CN103035534A CN 103035534 A CN103035534 A CN 103035534A CN 2011103000461 A CN2011103000461 A CN 2011103000461A CN 201110300046 A CN201110300046 A CN 201110300046A CN 103035534 A CN103035534 A CN 103035534A
Authority
CN
China
Prior art keywords
layer
anchor clamps
chip
heat
sink shell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103000461A
Other languages
English (en)
Other versions
CN103035534B (zh
Inventor
孙忠新
高锋
刘晓阳
张涛
吴小龙
梁少文
胡广群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Jiangnan Computing Technology Institute
Original Assignee
Wuxi Jiangnan Computing Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jiangnan Computing Technology Institute filed Critical Wuxi Jiangnan Computing Technology Institute
Priority to CN201110300046.1A priority Critical patent/CN103035534B/zh
Publication of CN103035534A publication Critical patent/CN103035534A/zh
Application granted granted Critical
Publication of CN103035534B publication Critical patent/CN103035534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明实施例提供一种芯片夹具,包括:第一夹具层,所述第一夹具层中设置有多个芯片空位,所述芯片空位用于放置芯片;第二夹具层,所述第二夹具层中设置有多个热沉层空位,所述热沉层空位的形状、数目和分布与所述芯片空位的形状、数目和分布对应;中间夹具层,位于所述第一夹具层和第二夹具层之间,所述中间夹具层的一侧与芯片背面相邻,另一侧与热沉层相邻,所述中间夹具层内形成有溢胶空间,用于容纳芯片与热沉层之间的溢胶;定位孔,贯穿所述第一夹具层、第二夹具层和中间夹具层,所述定位孔用于所述第一夹具层、第二夹具层和中间夹具层的固定。本发明提高了芯片背面粘合热沉层的效率。

Description

用于在芯片背面粘合热沉层的夹具及其使用方法
技术领域
本发明实施例涉及封装领域,特别涉及用于在芯片背面粘合热沉层的夹具及利用所述夹具粘合芯片的方法。
背景技术
在现有的封装技术中,通常利用封装树脂将PCB基板与晶圆封装,形成初始封装结构。所述晶圆通常包括多个独立的集成电路芯片,所述PCB基板通常包括多个与所述集成电路芯片对应的基板单元。在形成所述初始封装结构后,通常需要进行切割工艺,将所述初始封装结构分割为多个独立的芯片。
为了提高芯片的散热能力,现有技术通常在所述独立的芯片的背面(所述背面为芯片的远离所述集成电路芯片的一侧的表面)形成热沉层(heatsink)。通常,现有技术利用操作人员手工将所述热沉层粘合在芯片的背面,每次操作人员仅可以在一个芯片的背面粘合热沉层,这使得现有的热沉层的粘合效率低。
在专利申请号为01129362.4的中国专利申请文件中可以发现更多关于现有技术的信息。
发明内容
本发明实施例解决的问题是提供了用于在芯片背面粘合热沉层的夹具及利用所述夹具粘合芯片的方法,解决了现有的热沉层粘合效率低的问题。
为解决上述问题,本发明实施例提供一种用于在芯片背面粘合热沉层的夹具,包括:
第一夹具层,所述第一夹具层中设置有多个芯片空位,所述芯片空位用于放置芯片;
第二夹具层,所述第二夹具层中设置有多个热沉层空位,所述热沉层空位的形状、数目和分布与所述芯片空位的形状、数目和分布对应;
中间夹具层,位于所述第一夹具层和第二夹具层之间,所述中间夹具层的一侧与芯片背面相邻,另一侧与热沉层相邻,所述中间夹具层内形成有溢胶空间,用于容纳芯片与热沉层之间的溢胶;
定位孔,贯穿所述第一夹具层、第二夹具层和中间夹具层,所述定位孔用于所述第一夹具层、第二夹具层和中间夹具层的固定。
可选地,所述第一夹具层和第二夹具层上分别形成有至少两条弹性支撑臂,所述弹性支撑臂位于所述芯片空位的边缘以及所述热沉层的边缘,所述弹性支撑臂的一侧与所述第一夹具层和第二夹具层相连接,所述弹性支撑臂的另一侧延伸至所述芯片空位和热沉层空位,当芯片和热沉层分别被放置于所述芯片空位和热沉层空位时,所述弹性支撑臂被压缩以固定芯片和热沉层。
可选地,所述弹性支撑臂的材质为塑料,所述弹性支撑臂延伸进入所述芯片空位和热沉层空位的长度范围为0.05~0.15毫米。
可选地,所述第一夹具层、第二夹具层、中间夹具层的材质相同,所述材质为高分子聚合物或塑料,所述高分子聚合为环氧树脂、PI树脂、酚醛树脂中的一种或其中的组合。
可选地,所述中间夹具层与所述第一夹具层或第二夹具层形成一体的结构。
相应地,本发明还提供一种利用所述夹具在芯片背面粘合热沉层的方法,包括:
提供多个芯片和多个热沉层;
将所述芯片放置于第一夹具层的芯片空位中;
将所述热沉层放置于所述第二夹具层的热沉层空位中;
在所述芯片的背面或热沉层朝向芯片的背面一侧的表面形成粘胶层;
利用所述定位孔将第一夹具层、中间夹具层和第二夹具层依次排列,所述粘胶层位于所述芯片和热沉层之间,且所述粘胶层位于中间夹具层的溢胶空间中;
利用所述粘胶层将所述芯片和热沉层粘合为一体。
可选地,利用所述粘胶层将所述芯片和热沉层粘合为一体包括:
在所述第一夹具层和第二夹具层之间施加压力,利用所述压力将所述芯片和热沉层粘合为一体。
可选地,所述第一夹具层和第二夹具层每平方厘米受到的压力范围为245~392牛顿。
可选地,在施加压力的同时,对所述夹具进行烘烤,使得所述第一夹具层、第二夹具层的温度达到150~250摄氏度。
与现有技术相比,本发明实施例具有以下优点:
本发明实施例提供的夹具可以用于在芯片背面粘合热沉层,由于夹具中设置多个芯片空位和热沉层空位,因此,利用本发明实施例的夹具可以同时在多个芯片的背面粘合热沉层,从而与现有技术的操作人员手动每次在一个芯片背面粘合热沉层相比,本发明实施例大大提高了热沉层粘合的效率。
附图说明
图1是本发明一个实施例的第一夹具层的结构示意图;
图2是本发明一个实施例的第二夹具层的结构示意图;
图3是本发明一个实施例的中间夹具层的结构示意图;
图4是本发明一个实施例的利用夹具在芯片背面粘合热沉层的方法流程示意图;
图5是本发明一个实施例的芯片空位和第一夹具层的剖面结构示意图。
具体实施方式
现有技术采用操作人员手动在芯片背面粘合热沉层,这使得粘合热沉层的效率低。
为了解决上述问题,本发明实施例提供一种芯片夹具,包括:
第一夹具层,所述第一夹具层中设置有多个芯片空位,所述芯片空位用于放置芯片;
第二夹具层,所述第二夹具层中设置有多个热沉层空位,所述热沉层空位的形状、数目和分布与所述芯片空位的形状、数目和分布对应;
中间夹具层,位于所述第一夹具层和第二夹具层之间,所述中间夹具层的一侧与芯片背面相邻,另一侧与热沉层相邻,所述中间夹具层内形成有溢胶空间,用于容纳芯片与热沉层之间的溢胶;
定位孔,贯穿所述第一夹具层、第二夹具层和中间夹具层,所述定位孔用于所述第一夹具层、第二夹具层和中间夹具层的固定。
具体地,请结合图1所述的本发明一个实施例的第一夹具层的结构示意图,所述第一夹具层10中有多个芯片空位12。在所述第一夹具层10的周围设置定位孔11。作为一个实施例,所述定位孔11的直径范围为1~5毫米,例如所述定位孔11的直径为3毫米。所述定位孔11的数目和排布不限于本发明实施例所示,在实际中,本领域技术人员可以根据第一夹具层10和第二夹具层、中间夹具层之间的对准精度以及各个夹具层的面积等进行具体的设置。
所述芯片空位12的尺寸与要粘合热沉层的芯片的尺寸对应,且每个芯片空位12的尺寸可以相同,也可以不同。本实施例中,所述芯片空位12的尺寸相同。
作为一个实施例,所述第一夹具层10上形成有至少两条弹性支撑臂,所述弹性支撑臂位于所述芯片空位12的边缘,所述弹性支撑臂的一侧与所述第一夹具层10相连接,所述弹性支撑臂的另一侧延伸至所述芯片空位12,当芯片被放置于所述芯片空位12时,所述弹性支撑臂被压缩,从而产生在所述芯片上形成反作用的支撑力,该支撑力可以固定所述芯片。所述支撑力平行于芯片的表面和第一夹具层10的表面。
本实施例中的两个弹性支撑臂沿着芯片空位12的周围形成正交分布(两个弹性支撑臂相互垂直),使得当芯片放置于所述芯片空位12时,该弹性支撑臂对该芯片空位具有较大的支撑力。当然,在其他的实施例中,在保证对芯片有足够的支撑力的情况下,所述弹性支撑臂的数目可以为更多,且所述弹性支撑臂可以为其他的排布。
作为一个实施例,所述弹性支撑臂的材质为塑料,所述弹性支撑臂延伸进入所述芯片空位的长度范围为0.05~0.15毫米。所述第一夹具层10的芯片空位12用于放置芯片,通常,所述芯片的背面需要利用粘胶与热沉层结合为一体,而芯片的正面的中部会形成BGA等。为了保护BGA,更好的支撑芯片,作为本发明的可选的实施例,在所述第一夹具层10与所述芯片空位12交界的位置可以形成环绕所述芯片边缘的台阶,该台阶与芯片的正面的外侧接触,从而可以更好地支撑芯片。图5是本发明一个实施例的芯片空位和第一夹具层的剖面结构示意图。图中使出了第一夹具层10和芯片空位中放置的芯片12,所述芯片正面的外侧的表面121与所述台阶接触,从而提供了垂直于芯片的支撑力,增强了加持芯片的牢固度。
请参考图2所示的本发明一个实施例的第二夹具层的结构示意图,所述第二夹具层20上形成多个热沉层开口22,所述热沉层开口22的尺寸和布局与第一夹具层10上的芯片空位12的尺寸和布局相同。为了实现所述热沉层开口22与芯片空位12良好对准,在所述第二夹具层20的周围设置多个定位孔21,该定位孔21与第一夹具层10上的定位孔的位置、形状、尺寸和分布一致。
作为一个实施例,所述第二夹具层20上形成有至少两条弹性支撑臂,所述弹性支撑臂位于所述热沉层开口22的边缘,所述弹性支撑臂的一侧与所述第二夹具层20相连接,所述弹性支撑臂的另一侧延伸至所述热沉层开口22,当芯片被放置于所述热沉层开口22时,所述弹性支撑臂被压缩,从而产生在所述芯片上形成反作用的支撑力,该支撑力可以固定所述芯片。
本实施例中的两个弹性支撑臂沿着热沉层开口22的周围形成正交分布(两个弹性支撑臂相互垂直),使得当芯片放置于所述热沉层开口22时,该弹性支撑臂对该芯片空位具有较大的支撑力。当然,在其他的实施例中,在保证对芯片有足够的支撑力的情况下,所述弹性支撑臂的数目可以为更多,且所述弹性支撑臂可以为其他的排布。
作为一个实施例,所述弹性支撑臂的材质为塑料,所述弹性支撑臂延伸进入所述热沉层空位的长度范围为0.05~0.15毫米。请参考图3所示的本发明一个实施例的中间夹具层的结构示意图。所述中间夹具层30包括多个溢胶空间32,用于容纳芯片与热沉层之间的溢胶。所述第三夹具层30的外围设置多个定位孔,所述定位孔的形状、尺寸、位置和分布与所述第一夹具层10、第二夹具层20上的定位孔的形状、尺寸、位置和分布一致。
本发明所述第一夹具层10、第二夹具层20、中间夹具层30的材质相同,所述材质可以为高分子聚合物或塑料,所述高分子聚合为环氧树脂、PI树脂、酚醛树脂中的一种或其中的组合。
作为可选的实施例,所述中间夹具层30可以同第一夹具层10形成一体的结构,从而无需进行中间层30和第一夹具层10之间的对准;或者所述中间夹具层30可以与第二夹具层20形成一体的结构,这样无需进行中中间层与第二夹具层20进行对准。相应地,本发明还提供一种利用所述夹具在芯片背面粘合热沉层的方法,请结合图4所示的本发明一个实施例的利用夹具在芯片背面粘合热沉层的方法流程示意图,所述方法包括:
步骤S1,提供多个芯片和多个热沉层;
步骤S2,将所述芯片放置于第一夹具层的芯片空位中;
步骤S3,将所述热沉层放置于所述第二夹具层的热沉层空位中;
步骤S4,在所述芯片的背面或热沉层朝向芯片的背面一侧的表面形成粘胶层;
步骤S5,利用所述定位孔将第一夹具层、中间夹具层和第二夹具层依次排列,所述粘胶层位于所述芯片和热沉层之间,且所述粘胶层位于中间夹具层的溢胶空间中;
步骤S6,利用所述粘胶层将所述芯片和热沉层粘合为一体。
首先,提供多个芯片和多个热沉层。作为一个实施例,所述芯片可以为封装为一体的集成电路芯片和基板单元。所述集成电路芯片和基板单元通常是将晶圆和基板封装完毕后,将封装完毕的晶圆和基板进行切割,形成多个芯片。所述芯片的正面是指芯片的形成有集成电路的一侧的表面;所述芯片的背面是指芯片的远离所述集成电路的一侧的表面。所述热沉层的材质与现有的材质相同,为铜、锌或铝。
然后,将芯片的正面向上放置于第一夹具层,将热沉层放置于第二夹具层,然后在芯片的背面或热沉层的朝向芯片一侧的表面形成粘胶层,所述粘胶层的材质为具有一定的热导率和粘结力的材质,所述粘胶层的可以利用点胶、滚胶等方法形成在芯片的背面或热沉层的朝向芯片一侧的表面。
接着,利用所述定位孔将所述第一夹具层、中间夹具层和第二夹具层依次排列,所述粘胶层位于所述芯片和热沉层之间,即可以在定位孔中设置定位用装置(例如销钉等),以实现第一夹具层、第二夹具层、中间夹具层的良好对准,从而实现芯片与对应的热沉层和粘胶层的良好对准,提高热沉层与芯片之间的粘合强度。
然后,利用所述粘胶层将所述芯片和热沉层粘合为一体,作为一个实施例,所述利用所述粘胶层将所述芯片和热沉层粘合为一体具体包括:
在所述第一夹具层和第二夹具层之间施加压力,利用所述压力将所述芯片和热沉层粘合为一体。作为一个实施例,所述第一夹具层和第二夹具层每平方厘米受到的压力范围为245~392牛顿,以提高所述热沉层与芯片之间的粘合强度。
作为又一可选实施,在施加压力的同时,对所述夹具进行烘烤,使得所述第一夹具层、第二夹具层的温度达到150~250摄氏度,一方面可以加快粘合热沉层的速度,另一方面可以提高热沉层与芯片之间的粘合强度。
在其他的实施例中,当所述第一夹具层和中间夹具层或第二夹具层与中间夹具层为一体的结构时,可以省略第一夹具层与中间夹具层或第二夹具层与中间夹具层对准的步骤。
需要说明的是,本发明实施例所述的步骤S1~步骤S6的顺序可以根据实际的情况进行调整,也可以多个步骤同时进行,本领域技术人员可以根据需要进行灵活的选择和设置,在此不一一列举。
综上,本发明实施例提供的夹具可以用于在芯片背面粘合热沉层,由于夹具中设置多个芯片空位和热沉层空位,因此,利用本发明实施例的夹具可以同时对多个芯片的背面进行粘合热沉层,从而与现有技术的操作人员手动每次在一个芯片背面粘合热沉层相比,本发明实施例大大提高了热沉层粘合的效率。

Claims (9)

1.一种用于在芯片承载件背面粘合热沉层的夹具,其特征在于,包括:
第一夹具层,所述第一夹具层中设置有多个芯片空位,所述芯片空位用于放置芯片;
第二夹具层,所述第二夹具层中设置有多个热沉层空位,所述热沉层空位的形状、数目和分布与所述芯片空位的形状、数目和分布对应;
中间夹具层,位于所述第一夹具层和第二夹具层之间,所述中间夹具层的一侧与芯片背面相邻,另一侧与热沉层相邻,所述中间夹具层内形成有溢胶空间,用于容纳芯片与热沉层之间的溢胶;
定位孔,贯穿所述第一夹具层、第二夹具层和中间夹具层,所述定位孔用于所述第一夹具层、第二夹具层和中间夹具层的固定。
2.如权利要求1所述的夹具,其特征在于,所述第一夹具层和第二夹具层上分别形成有至少两条弹性支撑臂,所述弹性支撑臂位于所述芯片空位的边缘以及所述热沉层的边缘,所述弹性支撑臂的一侧与所述第一夹具层和第二夹具层相连接,所述弹性支撑臂的另一侧延伸至所述芯片空位和热沉层空位,当芯片和热沉层分别被放置于所述芯片空位和热沉层空位时,所述弹性支撑臂被压缩以固定芯片和热沉层。
3.如权利要求2所述的夹具,其特征在于,所述弹性支撑臂的材质为塑料,所述弹性支撑臂延伸进入所述芯片空位和热沉层空位的长度范围为0.05~0.15毫米。
4.如权利要求1所述的夹具,其特征在于,所述第一夹具层、第二夹具层、中间夹具层的材质相同,所述材质为高分子聚合物或塑料,所述高分子聚合为环氧树脂、PI树脂、酚醛树脂中的一种或其中的组合。
5.如权利要求1所述的夹具,其特征在于,所述中间夹具层与所述第一夹具层或第二夹具层形成一体的结构。
6.利用权利要求1所述的夹具在芯片背面粘合热沉层的方法,其特征在于,包括:
提供多个芯片和多个热沉层;
将所述芯片放置于第一夹具层的芯片空位中;
将所述热沉层放置于所述第二夹具层的热沉层空位中;
在所述芯片的背面或热沉层朝向芯片的背面一侧的表面形成粘胶层;
利用所述定位孔将第一夹具层、中间夹具层和第二夹具层依次排列,所述粘胶层位于所述芯片和热沉层之间,且所述粘胶层位于中间夹具层的溢胶空间中;
利用所述粘胶层将所述芯片和热沉层粘合为一体。
7.如权利要求6所述的利用夹具在芯片背面粘合热沉层的方法,其特征在于,利用所述粘胶层将所述芯片和热沉层粘合为一体包括:
在所述第一夹具层和第二夹具层之间施加压力,利用所述压力将所述芯片和热沉层粘合为一体。
8.如权利要求7所述的利用夹具在芯片背面粘合热沉层的方法,其特征在于,所述第一夹具层和第二夹具层每平方厘米受到的压力范围为245~392牛顿。
9.如权利要求8所述的利用夹具在芯片背面粘合热沉层的方法,其特征在于,在施加压力的同时,对所述夹具进行烘烤,使得所述第一夹具层、第二夹具层的温度达到150~250摄氏度。
CN201110300046.1A 2011-09-30 2011-09-30 用于在芯片背面粘合热沉层的夹具及其使用方法 Active CN103035534B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110300046.1A CN103035534B (zh) 2011-09-30 2011-09-30 用于在芯片背面粘合热沉层的夹具及其使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110300046.1A CN103035534B (zh) 2011-09-30 2011-09-30 用于在芯片背面粘合热沉层的夹具及其使用方法

Publications (2)

Publication Number Publication Date
CN103035534A true CN103035534A (zh) 2013-04-10
CN103035534B CN103035534B (zh) 2015-12-09

Family

ID=48022315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110300046.1A Active CN103035534B (zh) 2011-09-30 2011-09-30 用于在芯片背面粘合热沉层的夹具及其使用方法

Country Status (1)

Country Link
CN (1) CN103035534B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367214A (zh) * 2013-05-08 2013-10-23 无锡江南计算技术研究所 一种安装封装散热盖的自动定位方法
CN108922862A (zh) * 2018-06-26 2018-11-30 格力电器(武汉)有限公司 一种功率模块加工装置及其使用方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US6458626B1 (en) * 2001-08-03 2002-10-01 Siliconware Precision Industries Co., Ltd. Fabricating method for semiconductor package
US6699731B2 (en) * 2001-02-20 2004-03-02 Siliconware Precision Industries Co., Ltd. Substrate of semiconductor package
CN1779931A (zh) * 2004-11-22 2006-05-31 矽品精密工业股份有限公司 散热型封装结构及其制法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
US6699731B2 (en) * 2001-02-20 2004-03-02 Siliconware Precision Industries Co., Ltd. Substrate of semiconductor package
US6458626B1 (en) * 2001-08-03 2002-10-01 Siliconware Precision Industries Co., Ltd. Fabricating method for semiconductor package
CN1779931A (zh) * 2004-11-22 2006-05-31 矽品精密工业股份有限公司 散热型封装结构及其制法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367214A (zh) * 2013-05-08 2013-10-23 无锡江南计算技术研究所 一种安装封装散热盖的自动定位方法
CN103367214B (zh) * 2013-05-08 2015-11-18 无锡江南计算技术研究所 一种安装封装散热盖的自动定位方法
CN108922862A (zh) * 2018-06-26 2018-11-30 格力电器(武汉)有限公司 一种功率模块加工装置及其使用方法

Also Published As

Publication number Publication date
CN103035534B (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
KR101493104B1 (ko) 광 반도체 소자를 캡슐화하기 위한 수지 시트 및 광 반도체장치
JP6061937B2 (ja) 積層された超小型電子装置を有する超小型電子パッケージ及びその製造方法
US8791492B2 (en) Semiconductor laser chip package with encapsulated recess molded on substrate and method for forming same
US20150221624A1 (en) Semiconductor device including independent film layer for embedding and/or spacing semiconductor die
US9147600B2 (en) Packages for multiple semiconductor chips
US20130119553A1 (en) Semiconductor package and method of manufacturing the same
JP2012060132A (ja) 熱移送のための電気構成要素組立体
WO2014037815A3 (en) Lead carrier with print-formed terminal pads
CN110556343B (zh) 一种预防分层的封装结构及封装工艺
KR20160014475A (ko) 스택 패키지
EP3570322A3 (en) Semiconductor package with a semiconductor chip and a passive element between a substrate and an interposer substrate electrically connected by a conductive structure
KR20150033937A (ko) 반도체 패키지 및 그 제작 방법
KR20090030540A (ko) 반도체 패키지, 이를 제조하기 위한 반도체 패키지의제조장치와 반도체 패키지의 제조방법, 그리고 반도체패키지를 구비한 전자 기기
US9147630B2 (en) Power semiconductor assembly and module
KR20160135688A (ko) 박형 샌드위치 임베디드 패키지
CN103035534A (zh) 用于在芯片背面粘合热沉层的夹具及其使用方法
EP2820726B1 (en) Semiconductor laser chip package with encapsulated recess molded on substrate and method for forming same
CN101095225A (zh) 具有嵌入式散热体的半导体器件
EP2674970A3 (en) Integrated circuit build-up package and method of manufacturing the same with adhesive die mounting to a dielectric layer
CN102842511A (zh) 芯片封装方法及使用该方法制造的晶圆
KR100571515B1 (ko) 반도체 제조용 척 테이블 및 반도체 패키지 절단방법
JP2019523560A (ja) 発光デバイス及びその製造方法
US8212352B2 (en) Integrated circuit package system with heat sink spacer structures
JP2013016771A (ja) 良品基板アレイモジュール及びその製造方法
WO2018182752A1 (en) Electronic device package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant