CN103034557A - 用于奇偶共享数据处理的系统及方法 - Google Patents

Abstract

本发明的各种实施例提供用于数据处理的系统及方法。举例来说，揭示一种数据处理系统，其包括：数据检测器电路、低密度奇偶校验数据解码器电路及处理电路。所述数据检测器电路可操作以将数据检测算法应用于数据集合以产生经检测输出。所述数据集合包括至少第一经编码子码字及复合子码字。所述低密度奇偶校验数据解码器电路可操作以将数据解码算法应用于所述经编码子码字以产生第一经解码输出，且将所述数据解码算法应用于所述复合子码字以产生第二经解码输出。所述处理电路可操作以：从包括所述第一经编码子码字及所述复合子码字的数据的组合重构第二经编码子码字；且至少部分地基于所述第一经编码子码字、所述第二经编码子码字及所述复合子码字的组合来校正所述第一经编码子码字及所述第二经编码子码字中的一者中的错误。

Description

用于奇偶共享数据处理的系统及方法

技术领域

本发明涉及用于数据处理的系统及方法，且更特定来说涉及用于数据解码的系统及方法。

背景技术

各种存储系统包括以数据解码电路实施的数据处理电路。在一些情况下，数据解码电路对包括若干个奇偶位的非常大的码字进行操作。使用越来越大的码字来实现增加的数据处理性能是有利的。然而，此些大码字需要大且复杂的数据解码电路。此些大且复杂的数据解码电路需要显著的裸片面积及电力。用以处置此情形的一种方法是从连结在一起的若干个较小码字制成非常大的码字。此些较小码字允许减小数据解码电路所需的大小及电力，但随之而来的是处理性能的对应减小。

因此，至少出于前述原因，此项技术中需要用于数据处理的先进系统及方法。

发明内容

本发明涉及用于数据处理的系统及方法，且更特定来说涉及用于数据解码的系统及方法。

本发明的各种实施例提供包括数据检测器电路、数据解码器电路及处理电路的数据处理系统。所述数据检测器电路可操作以将数据检测算法应用于数据集合以产生经检测输出。所述数据集合包括至少第一经编码子码字及复合子码字。所述数据解码器电路可操作以将数据解码算法应用于所述经编码子码字以产生第一经解码输出，且将所述数据解码算法应用于所述复合子码字以产生第二经解码输出。所述处理电路可操作以：从包括所述第一经编码子码字及所述复合子码字的数据的组合重构第二经编码子码字；且至少部分地基于所述第一经编码子码字、所述第二经编码子码字及所述复合子码字的组合来校正所述第一经编码子码字及所述第二经编码子码字中的一者中的错误。

在前述实施例的一些实例中，所述数据处理系统实施为存储装置或接收装置的部分。在一些情况下，所述存储装置为基于磁盘的存储装置。在其它情况下，所述存储装置为固态存储装置。在前述实施例的各种实例中，所述数据处理系统实施为集成电路的部分。在前述实施例的一个或一个以上实例中，所述数据检测算法为最大后验数据检测算法。在其它实例中，所述数据检测算法为维特比检测算法。在前述实施例的一些实例中，所述数据解码算法为低密度奇偶校验算法。

在前述实施例的一些实例中，所述复合码字为至少所述第一经编码子码字与所述第二经编码子码字的数学组合。在前述实施例的特定实例中，所述复合码字为至少所述第一经编码子码字与所述第二经编码子码字的模2组合。在一些情况下，从包括所述第一经编码子码字及所述复合子码字的数据的所述组合重构所述第二经编码子码字包括反演至少所述第一经编码子码字与所述第二经编码子码字的所述数学组合。在特定情况下，至少部分地基于所述第一经编码子码字、所述第二经编码子码字及所述复合子码字的组合校正所述第一经编码子码字及所述第二经编码子码字中的一者中的所述错误包括修改所述第一经编码子码字及所述第二经编码子码字中的一者的元素，使得至少所述第一经编码子码字与所述第二经编码子码字的所述数学组合产生正确的数学关系。在一些情况下，所述数据解码器电路包括：第一解码电路，其可操作以将所述数据解码算法应用于所述经编码子码字以产生所述第一经解码输出；及第二解码电路，其可操作以将所述数据解码算法应用于所述复合子码字以产生所述第二经解码输出。在其它情况下，所述数据解码器电路包括解码电路，所述解码电路可操作以在第一时间周期期间将所述数据解码算法应用于所述经编码子码字以产生所述第一经解码输出，且在第二时间周期期间将所述数据解码算法应用于所述复合子码字以产生所述第二经解码输出。

本发明的其它实施例提供用于数据处理的方法。所述方法包括接收包括至少第一经编码子码字及复合子码字的数据集合。通过数据检测器电路对所述数据集合执行数据检测算法以产生经检测输出。对从所述经检测输出导出的第二数据集合执行数据解码算法以产生对应于所述第一经编码子码字的第一经解码输出，且对从所述经检测输出导出的第三数据集合执行所述数据解码算法以产生对应于所述复合子码字的第二经解码输出。从包括所述第二经解码输出及所述第一经解码输出的数据的组合重构第二经编码子码字，且至少部分地基于所述第一经编码子码字、所述第二经编码子码字及所述复合子码字的组合来校正所述第一经解码输出及所述第二经解码输出中的一者中的错误。在一些情况下，所述复合码字为至少所述第一经编码子码字与所述第二经编码子码字的数学组合。在各种情况下，从包括所述第二经解码输出及所述第一经解码输出的数据的所述组合重构所述第二经编码子码字包括反演至少所述第一经编码子码字与所述第二经编码子码字的所述数学组合。在一些此类情况下，至少部分地基于所述第一经编码子码字、所述第二经编码子码字及所述复合子码字的所述组合来校正所述第一经解码输出及所述第二经解码输出中的一者中的所述错误包括修改所述第一经编码子码字及所述第二经编码子码字中的一者的元素，使得至少所述第一经编码子码字与所述第二经编码子码字的所述数学组合产生正确的数学关系。

本发明的各种实施例提供低密度奇偶校验编码系统。此些编码系统包括：低密度奇偶校验编码器电路及组合电路。所述低密度奇偶校验编码器电路可操作以编码第一数据集合以产生经第一低密度奇偶校验编码的子码字，且编码第二数据集合以产生经第二低密度奇偶校验编码的子码字。所述组合电路可操作以：通过以数学方式组合至少所述经第一低密度奇偶校验编码的子码字与所述经第二低密度奇偶校验编码的子码字来产生复合低密度奇偶校验子码字；且将至少所述经第一低密度奇偶校验编码的子码字与所述复合低密度奇偶校验子码字组合成总码字。

在前述实施例的一些实例中，产生复合低密度奇偶校验子码字包括在逐位基础上执行所述经第一低密度奇偶校验编码的子码字与所述经第二低密度奇偶校验编码的子码字的模2数学过程以产生所述复合低密度奇偶校验子码字。在前述实施例的各种实例中，以数学方式组合至少所述经第一低密度奇偶校验编码的子码字与所述经第二低密度奇偶校验编码的子码字以产生有效低密度奇偶校验码字。在前述实施例的一个或一个以上实例中，所述复合低密度奇偶校验子码字、所述经第一低密度奇偶校验编码的子码字及所述经第二低密度奇偶校验编码的子码字全部可使用相同低密度奇偶校验解码算法来解码。

此发明内容仅提供对本发明的一些实施例的一般概述。依据以下详细说明、所附权利要求书及附图，本发明的许多其它目标、特征、优点及其它实施例将变得更加显而易见。

附图说明

可通过参考在说明书的其余部分中描述的图来认识对本发明的各种实施例的进一步理解。在所述图中，在所有数个图中使用相同参考编号来指代类似组件。在一些实例中，由小写字母组成的子标签与表示多个类似组件中的一者的参考编号相关联。当在未规定现有子标签的情况下参考一参考编号时，其既定指代所有此类多个类似组件。

图1展示包括根据本发明的一个或一个以上实施例的共享奇偶数据解码电路的数据处理电路；

图2以图形方式描绘用于产生可相对于本发明的实施例使用的共享奇偶码字的过程；

图3展示基于磁盘的存储装置，其包括具有根据本发明的一个或一个以上实施例的共享奇偶数据解码电路的读取通道；

图4展示固态存储装置，其包括具有根据本发明的一个或一个以上实施例的共享奇偶数据解码电路的快闪存取控制器；

图5展示数据传输系统，其包括具有根据本发明的一些实施例的共享奇偶数据解码电路的接收器；

图6是展示根据本发明的各种实施例的共享奇偶码字处理的方法的流程图；

图7描绘根据本发明的一些实施例的共享奇偶码字编码电路；及

图8是展示根据本发明的一个或一个以上实施例的用于编码共享奇偶码字的方法的流程图。

具体实施方式

本发明涉及用于数据处理的系统及方法，且更特定来说涉及用于数据解码的系统及方法。

本发明的各种实施例提供用于数据处理的系统及方法。此些系统及方法可依赖于在若干个子码字之间共享奇偶的总码字。此方法允许增强的数据处理性能，其中所述总码字的错误校正能力大于任何一个子码字，同时允许减小的电路大小及电力。在本发明的一些实施例中，通过聚合若干个子码字且将所述若干个子码字中的一者编码为包括表示跨越多个子码字的处理的奇偶来形成共享奇偶子码字。在一个或一个以上子码字的数据解码未能会聚的情况下，可使用并入有来自(跨越)子码字的奇偶的子码字来再生原本非会聚子码字。在一些情况下，两个或两个以上子码字可由共用数据解码器电路在进一步减小电路大小的时间共享方法中处理。

翻到图1，其展示包括共享奇偶数据解码电路170的数据处理电路100，共享奇偶数据解码电路170根据本发明的一个或一个以上实施例可操作以解码共享奇偶码字。数据处理电路100包括接收模拟信号105的模拟前端电路110。模拟前端电路110处理模拟信号105且将经处理模拟信号112提供到模/数转换器电路114。模拟前端电路110可包括但不限于如此项技术中已知的模拟滤波器及放大器电路。基于本文中所提供的揭示内容，所属领域的技术人员将认识到可作为模拟前端电路110的部分包括的各种电路。在一些情况下，从相对于存储媒体(未展示)安置的读取/写入头组合件(未展示)导出模拟信号105。在其它情况下，从可操作以从传输媒体(未展示)接收信号的接收器电路(未展示)导出模拟信号105。所述传输媒体可为有线或无线的。基于本文中所提供的揭示内容，所属领域的技术人员将认识到可从其导出模拟输入105的各种源。

模/数转换器电路114将经处理模拟信号112转换成一系列对应数字样本116。模/数转换器电路114可为此项技术中已知的能够产生对应于模拟输入信号的数字样本的任何电路。基于本文中所提供的揭示内容，所属领域的技术人员将认识到可相对于本发明的不同实施例使用的各种模/数转换器电路。将数字样本116提供到均衡器电路120。均衡器电路120将均衡算法应用于数字样本116以产生经均衡输出125。在本发明的一些实施例中，均衡器电路120为如此项技术中已知的数字有限脉冲响应滤波器电路。在一些情况下，均衡器120包括用以维持一个或一个以上码字的充足存储量，直到数据检测器电路130可供用于处理。可能直接从(举例来说)固态存储系统中的存储装置接收经均衡输出125。在此些情况下，可在将数据作为数字数据输入接收的情况下消除模拟前端电路110、模/数转换器电路114及均衡器电路120。

数据检测器电路130可操作以将数据检测算法应用于所接收码字或数据集合，且在一些情况下数据检测器电路130可并行处理两个或两个以上码字。在本发明的一些实施例中，数据检测器电路130为如此项技术中已知的维特比算法数据检测器电路。在本发明的其它实施例中，数据检测器电路130为如此项技术中已知的最大后验数据检测器电路。值得注意的是，一般短语“维特比数据检测算法”或“维特比算法数据检测器电路”以其最宽广意义使用以意指任何维特比检测算法或维特比算法检测器电路或其变化形式，包括但不限于双向维特比检测算法或双向维特比算法检测器电路。此外，一般短语“最大后验数据检测算法”或“最大后验数据检测器电路”以其最宽广意义使用以意指任何最大后验检测算法或检测器电路或其变化形式，包括但不限于经简化最大后验数据检测算法及最大对数最大后验数据检测算法或对应检测器电路。基于本文中所提供的揭示内容，所属领域的技术人员将认识到可相对于本发明的不同实施例使用的各种数据检测器电路。基于来自均衡器电路120或来自中央存储器电路150的数据集合的可用性而启动数据检测器电路130。

在完成后，数据检测器电路130即刻提供检测器输出196。检测器输出196包括软数据。如本文中所使用，短语“软数据”以其最宽广意义使用以意指可靠性数据，其中所述可靠性数据的每一实例指示对应位位置或位位置群组已经正确地检测的似然性。在本发明的一些实施例中，如此项技术中已知，所述软数据或可靠性数据为对数似然比数据。将经检测输出196提供到局部交错器电路142。局部交错器电路142可操作以将数据集合的包括为经检测输出的子部分(即，局部组块)混洗且提供经交错码字146，经交错码字146被存储到中央存储器电路150。交错器电路142可为此项技术中已知的能够将数据集合混洗以产生经重新布置的数据集合的任何电路。将经交错码字146存储到中央存储器电路150。经交错码字146由若干个经编码子码字构成，其经设计以减小下游数据解码器电路的复杂性，同时维持合理的处理能力。由经编码子码字构成的此码字的实例相对于图2予以论述。

翻到图2，用于产生可相对于本发明的实施例使用的共享奇偶码字的过程的图形描绘200。图形描绘200展示由若干个经编码子码字205、210、215形成的4Kb码字。应注意，所述码字仅为实例，且可使用大于或小于4Kb的码字且可将所述码字破分成多于或少于三个所示经编码子码字。在一些情况下，使用如此项技术中已知的低密度奇偶校验(LDPC)编码来编码所述经编码子码字。

经编码子码字205、210、215每一者是通过以下方式构造的：编码用户数据的一部分，使得子码字中的每一者包括在编码过程期间计算的奇偶位，所述奇偶位是基于用户数据的由相应子码字表示的所述部分计算的。可设计奇偶校验矩阵

使得H2=φ，且子码字205与子码字215为相同码。由于子码字205与子码字215具有作为H1的类似奇偶校验矩阵部分，因此可简化经编码子码字205、经编码子码字210及经编码子码字215的编码，因为可共享电路的部分。所述编码可不限于此简单实例(H1及H2)，而是可为可将不同校正能力的低密度奇偶校验码构造为分量码字的任何编码。

在将经编码子码字传送到存储媒体或经由另一传送媒体传送经编码子码字之前，以数学方式组合经编码子码字205、经编码子码字210及经编码子码字215以产生复合经编码子码字220。在本发明的一个特定实施例中，所述数学组合为模2运算。在此情况下，使用模2过程在逐元素基础上组合经编码子码字205以产生中间码字。接着使用模2过程在逐元素基础上将所述中间码字与经编码子码字215组合以产生复合经编码子码字220。值得注意的是，以此方式组合两个或两个以上经编码子码字产生有效经编码子码字，所述有效经编码码字并入有与来自一个以上经编码子码字的信息相关的奇偶。一旦所述组合完成，则组合经编码子码字以产生总码字250，其中经编码子码字215由复合经编码子码字220取代。接着将总码字250传送到存储媒体或另一传送媒体。总码字250具有以下优点：可在子码字的基础上对其进行处理，但由于其包括具有表示来自若干个经编码子码字的信息的奇偶的复合经编码子码字220，因此当与单独地处理经编码子码字205、210、215相比时可实现增加的处理性能。

返回到图1，一旦共享奇偶数据解码电路170可用，则从中央存储器电路150存取先前存储的经交错码字146作为所存储码字186且通过全局交错器/解交错器电路184对其进行全局交错。全局交错器/解交错器电路184可为此项技术中已知的能够全局地重新布置码字的任何电路。全局交错器/解交错器电路184提供解码器输入152。如下文更全面地描述，解码器输入152包括若干个子码字，所述若干个子码字每一者包括具有子码字中的至少一者的奇偶，所述子码字中的至少一者包括并入有来自多个子码字的信息的奇偶。将子码字中的每一者提供到并入于共享奇偶数据解码电路170内的子集解码器电路162、子集解码器电路164及子集解码器电路166中的相应一者。子集解码器电路162、子集解码器电路164及子集解码器电路166中的每一者可操作以将数据解码算法应用于相应子码字。子集解码器电路162提供子经解码输出163；子集解码器电路164提供子经解码输出165；且子集解码器电路166提供子经解码输出167。在本发明的一些实施例中，数据解码算法为如此项技术中已知的低密度奇偶校验算法。基于本文中所提供的揭示内容，所属领域的技术人员将认识到可相对于本发明的不同实施例使用的其它解码算法。应注意，虽然展示共享奇偶数据解码电路170具有三个单独的子集解码器电路162、164、166，但不要求其具有物理上相异的子集解码器电路。而是，可在较小数目个解码器电路内使用所述共享以简化电路设计且进一步减小电路面积。举例来说，可采用单个子集解码器电路，其：(1)通过在第一时隙期间执行部分码字校验到可变节点更新或可变节点到校验节点来处理经编码子码字205，(2)通过在第二时隙期间执行部分码字校验到可变节点更新或可变节点到校验节点来处理经编码子码字210，及(3)通过在第三时隙期间执行部分码字校验到可变节点更新或可变节点到校验节点来处理复合经编码子码字220，等等。

子集解码器电路162、164、166中的每一者对较小码字(例如，经编码子码字205、经编码子码字210或复合经编码子码字220中的一者)进行操作，所述码字小于在相应电路处理包括所有经编码子码字的一元化码字的情况下其将操作的码字。由于此原因，子集解码器电路162、164、166的聚合大小及电力需要小于在单个数据解码电路处理包括所有子码字的一元化码字的情况下将需要的聚合大小及电力需要。应注意，虽然图1展示三个子集解码器电路，但可相对于本发明的不同实施例使用多于或少于三个子集解码器电路。

特定来说，使用图2的实例，子集解码器电路162接收经编码子码字205，子集解码器电路164接收经编码子码字210，且子集解码器电路166接收复合经编码子码字220。值得注意的是，经编码子码字205、经编码子码字210及复合经编码子码字220中的每一者包括从各种源引入且针对经编码子码字205表示为E1、针对经编码子码字210表示为E2且针对复合经编码子码字220表示为E3的噪声。子集解码器电路162、164、166中的每一者将LDPC解码算法应用于所接收经编码子码字以分别产生子经解码输出163、子经解码输出165及子经解码输出167。

将子经解码输出163、子经解码输出165及子经解码输出167提供到作为共享奇偶数据解码电路170的部分而包括的软数据处理电路175。软数据处理电路175可操作以汇编各种子经解码输出且确定相应子经解码输出是否经会聚(即，所得子经解码输出匹配原始写入的数据集合，如奇偶错误的缺少所指示)。在所有子经解码输出经会聚的情况下，软数据处理电路175将子经解码输出汇编成输出码字172。将输出码字172提供到解交错器电路180。解交错器电路180重新布置所述数据以反演应用于所述数据的全局交错及局部交错两者，以产生经解交错输出182。将经解交错输出182提供到硬决策输出电路190。硬决策输出电路190可操作以将可能无序完成的数据集合重新排序成其原始次序。接着将原始排序的数据集合提供为硬决策输出192。

或者，在子经解码输出中的一者或一者以上未能会聚的情况下，软数据处理电路175使用来自其它子经解码输出的知识来校正给定子经解码输出中的任何剩余错误。为此处理，软数据处理电路175可将会聚的经编码子码字的软数据设定为高可靠性值。将使用此些高可靠性值来帮助其它经编码子码字解码并加速其它经编码子码字的会聚。

作为实例，在可恰当地解码经编码子码字205及经编码子码字210从而产生会聚的子经解码输出163及子经解码输出165，但不能够恰当地解码复合子码字220使得子经解码输出167不会聚的情况下，可反演上文相对于图2所论述的用于产生复合子码字220的过程，以产生经校正经编码子码字215。此反演操作包括使用错误方程式

encoded subcodeword 215=

encoded subcodeword 205+encoded subcodeword 210+composite encoded subcodeword 220+E3

来产生经编码子码字215。子集解码器电路166可接着解码以下信息：

encoded subcodeword 215+E3

为恢复作为子经解码输出167提供到软数据处理电路175的原始经编码子码字215，在软数据处理电路175处在子经解码输出167经会聚的情况下可将其与其它会聚的子经解码输出组合以产生输出码字172。

或者，在任何剩余错误不可校正的情况下，软数据处理电路175在允许另一局部迭代的情况下将给定子解码输出的相应部分提供回到对应子集解码器电路以进行额外处理。在不允许另一局部迭代的情况下，软数据处理电路175将子经解码输出作为经解码输出154写回到中央存储器电路150，其存储于中央存储器电路150处，等待经由数据检测器电路130及共享奇偶数据解码电路170的另一全局迭代。在将经解码输出154存储到中央存储器电路150之前，经解码输出154经全局解交错以产生经全局解交错输出188，经全局解交错输出188被存储到中央存储器电路150。全局解交错反演较早应用于所存储码字186的全局交错以产生解码器输入152。一旦数据检测器电路130可用，则从中央存储器电路150存取先前存储的经解交错输出188且通过解交错器电路144对其进行局部解交错。解交错器电路144重新布置解码器输出148以反演由交错器电路142原始执行的搅乱。将所得经解交错输出197提供到数据检测器电路130，在数据检测器电路130处其用以将对应数据集合接收的后续检测导引为经均衡输出125。

在一些情况下，可对从数据检测器电路130导出的软数据(即，对数似然比(LLR)信息)执行软数据处理电路175进行的前述处理。在此情况下，使用来自上文的实例，可基于来自经编码子码字205(L₂₀₅)、经编码子码字210(L₂₁₀)及复合经编码子码字220(L₂₂₀)的对应LLR信息来表达经重构经编码子码字215(L′₂₁₅)的LLR信息，如下：

$L_{215}^{\′\left(j\right)}=\frac{L_{205}^{\left(j\right)}+L_{210}^{\left(j\right)}+L_{220}^{\left(j\right)}+L_{205}^{\left(j\right)}{L}_{210}^{\left(j\right)}{L}_{220}^{\left(j\right)}}{1+L_{205}^{\left(j\right)}{L}_{210}^{\left(j\right)}+L_{205}^{\left(j\right)}{L}_{220}^{\left(j\right)}+L_{215}^{\left(j\right)}{L}_{220}^{\left(j\right)}},$

其中j为经编码子码字205、经编码子码字210、经编码子码字215及复合经编码子码字220的第j个位。

LDPC解码可经设计以使用多个局部迭代(即，连续经过子集解码器电路162、164、166)。对于每一局部迭代，经编码子码字205(L₂₀₅)、经编码子码字210(L₂₁₀)及复合经编码子码字220(L₂₂₀)的第j个位的LLR信息可表达为：

$L_{205}^{\left(j\right)}=\frac{L_{210}^{\left(j\right)}+L_{220}^{\left(j\right)}+L_{215}^{\left(j\right)}+L_{210}^{\left(j\right)}{L}_{220}^{\left(j\right)}{L}_{215}^{\′\left(j\right)}}{1+L_{210}^{\left(j\right)}{L}_{220}^{\left(j\right)}+L_{210}^{\left(j\right)}{L}_{215}^{\′\left(j\right)}+L_{220}^{\left(j\right)}{L}_{215}^{\′\left(j\right)}},$

$L_{210}^{\left(j\right)}=\frac{L_{205}^{\left(j\right)}+L_{220}^{\left(j\right)}+L_{215}^{\left(j\right)}+L_{205}^{\left(j\right)}{L}_{220}^{\left(j\right)}{L}_{215}^{\′\left(j\right)}}{1+L_{205}^{\left(j\right)}{L}_{220}^{\left(j\right)}+L_{205}^{\left(j\right)}{L}_{215}^{\′\left(j\right)}+L_{225}^{\left(j\right)}{L}_{215}^{\left(j\right)}},$ 及

$L_{220}^{\left(j\right)}=\frac{L_{205}^{\left(j\right)}+L_{210}^{\left(j\right)}+L_{215}^{\left(j\right)}+L_{210}^{\left(j\right)}{L}_{220}^{\left(j\right)}{L}_{215}^{\′\left(j\right)}}{1+L_{205}^{\left(j\right)}{L}_{210}^{\left(j\right)}+L_{205}^{\left(j\right)}{L}_{215}^{\′\left(j\right)}+L_{210}^{\left(j\right)}{L}_{215}^{\left(j\right)}}.$

翻到图3，根据本发明的一个或一个以上实施例展示基于磁盘的存储装置300，其包括具有共享奇偶数据解码电路的读取通道电路310。基于磁盘的存储系统300可为(举例来说)硬盘驱动器。基于磁盘的存储系统300还包括前置放大器370、接口控制器320硬盘控制器366、电机控制器368、心轴电机372、磁盘板378及读取/写入头组合件376。接口控制器320控制到达/来自磁盘板378的数据的寻址及时序。磁盘板378上的数据由磁性信号群组组成，当读取/写入头组合件376恰当地位于磁盘板378上方时所述磁性信号群组可由所述组合件检测。在一个实施例中，磁盘板378包括根据任一纵向或垂直记录方案记录的磁性信号。

在典型的读取操作中，读取/写入头组合件376由电机控制器368准确地定位于磁盘板378上的所要数据轨道上方。电机控制器368既相对于磁盘板378定位读取/写入头组合件376又通过在硬盘控制器366的引导下将读取/写入头组合件移动到磁盘板378上的恰当数据轨道来驱动心轴电机372。心轴电机372以所确定转动速率(RPM)来转动磁盘板378。一旦读取/写入头组合件378经定位而邻近恰当数据轨道，则随着心轴电机372旋转磁盘板378，表示磁盘板378上的数据的磁性信号由读取/写入头组合件376感测。将所感测磁性信号提供为表示磁盘板378上的磁性数据的连续弧分模拟信号。经由前置放大器370将此弧分模拟信号从读取/写入头组合件376传送到读取通道电路310。前置放大器370可操作以放大从磁盘板378存取的弧分模拟信号。转而，读取通道电路310解码并数字化所接收模拟信号以重新形成原始写入到磁盘板378的信息。将此数据作为读取数据303提供到接收电路。写入操作实质上与前述读取操作相反，其中写入数据301被提供到读取通道电路310。接着编码此数据且将其写入到磁盘板378。

在操作期间，可在写入操作之前编码数据。可进行数据编码，以便将数据集合编码成多个子码字，其中所述子码字中的一者或一者以上中的奇偶是跨越若干个子码字共享的。可使用类似于下文相对于图7所论述的电路的电路来进行此编码，且/或可使用类似于下文相对于图8所论述的方法的方法来执行所述编码。可使用若干个子集解码器电路来解码从磁盘板378读回的数据，所述若干个子集解码器电路每一者对相应子码字进行操作。所述子码字中的一者或一者以上可包括跨越多个子码字延伸的奇偶。可使用类似于上文相对于图1所论述的电路的电路进行且/或可类似于下文相对于图6所论述的方法进行此子码字解码。

应注意，存储系统可利用SATA、SAS或此项技术中已知的其它存储技术。此外，应注意，存储系统300可集成到较大存储系统中，例如(举例来说)基于RAID(廉价磁盘的冗余阵列或独立磁盘的冗余阵列)的存储系统。还应注意，可以软件或固件来实施存储系统400的各种功能或块，而以硬件来实施其它功能或块。

翻到图4，包括具有根据本发明的一个或一个以上实施例的共享奇偶数据解码电路的快闪存取控制器430的固态存储装置400。固态存储装置400包括固态存储器电路440，固态存储器电路440包括若干个存储器单元。在本发明的一个特定实施例中，固态存储器电路440包括如此项技术中已知的若干个快闪存储器单元。快闪存取控制器430包括子码字编码电路，所述子码字编码电路可操作以编码具有若干个经编码子码字的总码字，其中所述经编码子码字中的至少一者并入有来自(跨越)两个或两个以上经编码子码字的奇偶信息。此编码电路可类似于下文相对于图7所论述的内容来实施，且/或可类似于下文相对于图8所论述的内容操作。此外，快闪存取控制器430包括子码字解码电路，所述子码字解码电路可操作以解码具有若干个经编码子码字的总码字，其中所述经编码子码字中的至少一者并入有来自(跨越)两个或两个以上经编码子码字的奇偶信息。此解码电路可类似于上文相对于图1所论述的内容来实施，且/或可类似于下文相对于图6所论述的内容操作。将经解码数据从快闪存取控制器430提供到输入缓冲器电路410，在输入缓冲器电路410处其可由主机(未展示)存取。另外，从将待存储到固态存储器440的数据写入到输出缓冲器电路420主机接收所述数据，输出缓冲器电路420又将信息提供到快闪存取控制器430。

翻到图5，根据本发明的一些实施例展示包括具有基于可靠性数据的调谐电路的收发器520的数据传输系统500。数据传输系统500包括传输器510，传输器510可操作以经由传送媒体530传输经编码信息，如此项技术中已知。通过接收器520从传送媒体530接收所述经编码数据。收发器520并入有子码字解码与编码电路。在处理所接收数据时，将所接收数据从模拟信号转换成一系列对应数字样本，且将所述数字样本均衡以产生经均衡输出。接着将所述经均衡输出提供到包括数据检测器电路及数据解码器电路两者的数据处理电路。经由中央存储器在数据解码器与数据检测器电路之间传递数据，从而允许应用于不同数据集合的处理迭代的数目之间的变化。应注意，传送媒体530可为此项技术中已知的任何传送媒体，包括但不限于无线媒体、光学媒体或有线媒体。基于本文中所提供的揭示内容，所属领域的技术人员将认识到可相对于本发明的不同实施例使用的各种传送媒体。数据可由收发器520编码以传输到另一接收器电路(未展示)。

在操作期间，可在收发器520进行的传输操作之前编码数据。可进行所述数据编码，以便将数据集合编码成多个子码字，其中所述子码字中的一者或一者以上中的奇偶是跨越若干个子码字共享的。可使用类似于下文相对于图7所论述的电路的电路来进行此编码，且/或可使用类似于下文相对于图8所论述的方法的方法来执行所述编码。可使用若干个子集解码器电路来解码从传送媒体530接收的数据，所述若干个子集解码器电路每一者对相应子码字进行操作。所述子码字中的一者或一者以上可包括跨越多个子码字延伸的奇偶。可使用类似于上文相对于图1所论述的电路的电路进行且/或可类似于下文相对于图6所论述的方法进行此子码字解码。

翻到图6，流程图600展示根据本发明的各种实施例的共享奇偶码字处理的方法。根据流程图600，接收模拟输入(框605)。可从(举例来说)存储媒体或数据传输通道导出所述模拟输入。基于本文中所提供的揭示内容，所属领域的技术人员将认识到各种模拟输入源。将所述模拟输入转换成一系列数字样本(框610)。可使用模/数转换器电路或如此项技术中已知的系统来进行此转换。值得注意的是，可使用此项技术中已知的能够将模拟信号转换成表示所接收模拟信号的一系列数字值的任何电路。将所得数字样本均衡以产生经均衡输出(框615)。在本发明的一些实施例中，使用如此项技术中已知的数字有限脉冲响应电路来进行均衡。基于本文中所提供的揭示内容，所属领域的技术人员将认识到可取代此数字有限脉冲响应电路用来根据本发明的不同实施例执行均衡的各种均衡器电路。经均衡输出表示总码字，所述总码字由若干个经编码子码字及至少一个复合经编码子码字(类似于上文相对于图2所论述的那些)构成。在一些情况下，所述输入可作为数字输入接收。在此些情况下，可消除框605、601、615的过程。

确定数据检测器电路是否可用(框620)。在数据检测器电路可用的情况下(框620)，将数据检测算法应用于由数据集合导引的经均衡输出以产生经检测输出(框625)，所述数据集合是在可从中央存储器电路获得经解码输出(例如，经由数据检测器电路及数据解码器电路的第二及随后迭代)的情况下从所述经解码输出导出的。在本发明的一些实施例中，数据检测算法为如此项技术中已知的维特比算法。在本发明的其它实施例中，数据检测算法为如此项技术中已知的最大后验数据检测器电路。将从经检测输出导出的信号(例如，所述经检测输出的经局部交错版本)存储到中央存储器以等待由数据解码器电路进行处理(框630)。

与前文所论述的数据检测处理并行，确定数据解码器电路是否可用(框640)。在数据解码器电路可用的情况下(框640)，从中央存储器存取先前存储的经检测输出的导出物(框645)。将所述所存取数据集合解聚合成一个或一个以上子码字及一个或一个以上复合子码字(框650)。此过程可包括使用图2的实例将总码字250分离成其分量部分：经编码子码字205、经编码子码字210及复合经编码子码字220。对相应子码字及复合经编码子码字中的每一者执行数据解码算法以产生对应的经解码输出(框655)。在一些情况下，所述数据解码算法为如此项技术中已知的低密度奇偶校验算法。

通过使用经解码输出反演应用于原始子码字及复合子码字的数学过程来重构原始子码字(框660)。在(举例来说)用于形成复合子码字的数学过程为上文相对于图2所描述的数学过程的情况下，可使用以下方程式来进行重构原始子码字，其中L₂₀₅为来自经解码输出的对应于经编码子码字205的软数据，L₂₁₀为来自经解码输出的对应于经编码子码字210的软数据，且L₂₂₀为来自经解码输出的对应于复合经编码子码字220的软数据：

$L_{215}^{\′\left(j\right)}=\frac{L_{205}^{\left(j\right)}+L_{210}^{\left(j\right)}+L_{220}^{\left(j\right)}+L_{205}^{\left(j\right)}{L}_{210}^{\left(j\right)}{L}_{220}^{\left(j\right)}}{1+L_{205}^{\left(j\right)}{L}_{210}^{\left(j\right)}+L_{205}^{\left(j\right)}{L}_{220}^{\left(j\right)}+L_{215}^{\left(j\right)}{L}_{220}^{\left(j\right)}},$

其中j为经编码子码字205、经编码子码字210、经编码子码字215及复合经编码子码字220的第j个位；且L′₂₁₅是对应于经重构经编码子码字215的软数据。

确定经解码输出中的每一者是否经会聚(即，解码算法是否应用于会聚的子码字及复合子码字中的每一者)(框665)。在所有经解码输出经会聚的情况下(框665)，将与经解码输出相关联的硬决策数据汇编在一起并提供为数据输出(框680)。否则，在所有经解码输出不会聚的情况下(框665)，使用子码字、复合子码字及经重构子码字应用额外错误校正，以校正一个或一个以上原本非会聚的子码字中剩余的任何错误(框670)。所述错误校正利用对应于原始经应用以产生复合子码字的数学过程的方程式。使用图2的实例，所述方程式如下：

$L_{205}^{\left(j\right)}=\frac{L_{210}^{\left(j\right)}+L_{220}^{\left(j\right)}+L_{215}^{\left(j\right)}+L_{210}^{\left(j\right)}{L}_{220}^{\left(j\right)}{L}_{215}^{\′\left(j\right)}}{1+L_{210}^{\left(j\right)}{L}_{220}^{\left(j\right)}+L_{210}^{\left(j\right)}{L}_{215}^{\′\left(j\right)}+L_{220}^{\left(j\right)}{L}_{215}^{\′\left(j\right)}},$

$L_{210}^{\left(j\right)}=\frac{L_{205}^{\left(j\right)}+L_{220}^{\left(j\right)}+L_{215}^{\left(j\right)}+L_{205}^{\left(j\right)}{L}_{220}^{\left(j\right)}{L}_{215}^{\′\left(j\right)}}{1+L_{205}^{\left(j\right)}{L}_{220}^{\left(j\right)}+L_{205}^{\left(j\right)}{L}_{215}^{\′\left(j\right)}+L_{225}^{\left(j\right)}{L}_{215}^{\left(j\right)}},$ 及

$L_{220}^{\left(j\right)}=\frac{L_{205}^{\left(j\right)}+L_{210}^{\left(j\right)}+L_{215}^{\left(j\right)}+L_{210}^{\left(j\right)}{L}_{220}^{\left(j\right)}{L}_{215}^{\′\left(j\right)}}{1+L_{205}^{\left(j\right)}{L}_{210}^{\left(j\right)}+L_{205}^{\left(j\right)}{L}_{215}^{\′\left(j\right)}+L_{210}^{\left(j\right)}{L}_{215}^{\left(j\right)}}.$

确定是否已校正所有剩余错误(框675)。在已校正所有剩余错误的情况下(框675)，将与经解码输出相关联的硬决策数据汇编在一起并提供为数据输出(框680)。否则，确定是否预期另一局部迭代(框685)。在预期另一局部迭代的情况下(框685)，经由框640到685的过程再次处理经解码输出(框655)。或者，在不预期另一局部迭代的情况下(框685)，将经解码输出(框655)存储回到中央存储器以等待经由框620到685的过程的另一全局迭代(框690)。

翻到图7，描绘根据本发明的一些实施例的共享奇偶码字编码电路700。共享奇偶码字编码电路700包括接收数据输入705的子码字编码器电路710。从将数据写入到存储媒体或经由传送媒体传送数据的主机(未展示)提供数据输入705。数据输入705由子码字编码器电路710分离成若干部分，且子码字编码器电路710将数据编码算法应用于相应部分以产生若干个编码子码字715。在本发明的一些实施例中，数据编码算法为如此项技术中已知的低密度奇偶校验编码算法。编码算法基于数据输入705的相应部分将奇偶信息添加到经编码子码字。将经编码子码字715提供到子码字组合电路720，在子码字组合电路720处以数学方式组合两个或两个以上经编码子码字715以产生复合经编码子码字。子码字组合电路720汇编经编码子码字715，其中复合经编码子码字取代经编码子码字中的一者以产生总码字725。复合经编码子码字的数学产生可使用多个经编码子码字的模2组合以产生复合经编码子码字，且可类似于上文相对于图2所描述的内容进行经编码子码字与复合经编码子码字的后续组合。将总码字725提供到经组合码字写入电路730，经组合码字写入电路730执行任何剩余操作以准备将码字735发送到存储媒体或接收装置。

翻到图8，流程图800展示根据本发明的一个或一个以上实施例的用于编码共享奇偶码字的方法。根据流程图800，接收数据输入(框805)。所述数据输入包括用户位且可(举例来说)从主机来接收。收集若干个用户位以包括在子码字中(框810)。在一些情况下，预界定所述若干个位。在其它情况下，所述若干个位是可编程的。确定是否已接收足够的用户位以形成子码字(框815)。在尚未收集充足数目个用户位的情况下(框815)，重复框805到815的过程。或者，在已收集充足数目个用户位的情况下(框815)，编码所述所收集用户位以产生经编码子码字(框820)。在本发明的一些实施例中，数据编码为如此项技术中已知的低密度奇偶校验编码。编码算法将奇偶信息添加到所述所收集用户位以产生经编码子码字。

确定是否已编码足够的子码字以形成总码字(框825)。在尚未编码充足子码字的情况下(框825)，通过重复框805到825的过程直到已准备充足子码字来准备下一子码字(框830)。否则，在已编码充足子码字的情况下(框815)，产生复合码字(框840)。产生所述复合码字包括以数学方式组合若干个经编码子码字以产生所述复合子码字。在一些情况下，用于组合的数学过程为两个或两个以上经编码子码字的模2组合。将经编码子码字与复合子码字组合以产生总码字(框850)。所述组合过程包括用复合子码字取代经编码子码字中的一者。可类似于上文相对于图2所描述的内容进行复合经编码子码字的数学产生及经编码子码字与复合经编码子码字的后续组合。

应注意，以上应用中所论述的各种块可连同其它功能性一起实施于集成电路中。此些集成电路可包括给定块、系统或电路的所有功能或仅包括所述块、系统或电路的子集。此外，可跨越多个集成电路实施块、系统或电路的元素。此些集成电路可为此项技术中已知的任何类型的集成电路，包括但不限于单体式集成电路、覆晶集成电路、多芯片模块集成电路及/或混合信号集成电路。还应注意，可以软件或固件来实施本文中所论述的块、系统或电路的各种功能。在一些此类情况下，可使用其软件或固件等效物来实施整个系统、块或电路。在其它情况下，可以软件或固件来实施给定系统、块或电路的一个部分，而以硬件来实施其它部分。

总而言之，本发明提供用于数据处理的新颖系统、装置、方法及布置。尽管上文已给出对本发明的一个或一个以上实施例的详细说明，但所属领域的技术人员将明了各种替代形式、修改形式及等效形式，此并不违背本发明的精神。因此，以上说明不应视为限制本发明的范围，其由所附权利要求书界定。

Claims (20)

1.一种数据处理系统，所述数据处理系统包含：

数据检测器电路，其可操作以将数据检测算法应用于数据集合以产生经检测输出，其中所述数据集合包括至少第一经编码子码字及复合子码字；

低密度奇偶校验数据解码器电路，其可操作以将数据解码算法应用于所述经编码子码字以产生第一经解码输出，且将所述数据解码算法应用于所述复合子码字以产生第二经解码输出；及

处理电路，其可操作以：

从包括所述第一经编码子码字及所述复合子码字的数据的组合重构第二经编码子码字；且

至少部分地基于所述第一经编码子码字、所述第二经编码子码字及所述复合子码字的组合来校正所述第一经编码子码字及所述第二经编码子码字中的一者中的错误。

2.根据权利要求1所述的数据处理系统，其中复合码字为至少所述第一经编码子码字与所述第二经编码子码字的数学组合。

3.根据权利要求2所述的数据处理系统，其中从包括所述第一经编码子码字及所述复合子码字的数据的所述组合重构所述第二经编码子码字包括反演至少所述第一经编码子码字与所述第二经编码子码字的所述数学组合。

4.根据权利要求3所述的数据处理系统，其中至少部分地基于所述第一经编码子码字、所述第二经编码子码字及所述复合子码字的组合来校正所述第一经编码子码字及所述第二经编码子码字中的一者中的所述错误包含：

修改所述第一经编码子码字及所述第二经编码子码字中的一者的元素，使得至少所述第一经编码子码字与所述第二经编码子码字的所述数学组合产生正确的数学关系。

5.根据权利要求1所述的数据处理系统，其中复合码字为至少所述第一经编码子码字与所述第二经编码子码字的模2组合。

6.根据权利要求1所述的数据处理系统，其中所述数据检测算法选自由以下各项组成的群组：最大后验数据检测算法及维特比检测算法。

7.根据权利要求1所述的数据处理系统，其中所述数据解码算法为低密度奇偶校验算法。

8.根据权利要求1所述的数据处理系统，其中所述低密度奇偶校验数据解码器电路包含：

第一解码电路，其可操作以将所述数据解码算法应用于所述经编码子码字以产生所述第一经解码输出，及

第二解码电路，其可操作以将所述数据解码算法应用于所述复合子码字以产生所述第二经解码输出。

9.根据权利要求1所述的数据处理系统，其中所述低密度奇偶校验数据解码器电路包含：

解码电路，其可操作以：

在第一时间周期期间将所述数据解码算法应用于所述经编码子码字以产生所述第一经解码输出，且

在第二时间周期期间将所述数据解码算法应用于所述复合子码字以产生所述第二经解码输出。

10.根据权利要求1所述的数据处理系统，其中所述数据处理系统实施为选自由以下各项组成的群组的装置的部分：基于磁盘的存储装置、固态存储装置及接收装置。

11.根据权利要求1所述的数据处理系统，其中所述数据处理系统实施为集成电路的部分。

12.一种用于数据处理的方法，所述方法包含：

使用数据检测器电路对第一数据集合执行数据检测算法以产生经检测输出，其中所述数据集合包括至少第一经编码子码字及复合子码字；

对从所述经检测输出导出的第二数据集合执行数据解码算法以产生对应于所述第一经编码子码字的第一经解码输出；

对从所述经检测输出导出的第三数据集合执行所述数据解码算法以产生对应于所述复合子码字的第二经解码输出；

从包括所述第二经解码输出及所述第一经解码输出的数据的组合重构第二经编码子码字；及

至少部分地基于所述第一经编码子码字、所述第二经编码子码字及所述复合子码字的组合来校正所述第一经解码输出及所述第二经解码输出中的一者中的错误。

13.根据权利要求12所述的方法，其中复合码字为至少所述第一经编码子码字与所述第二经编码子码字的数学组合。

14.根据权利要求13所述的方法，其中从包括所述第二经解码输出及所述第一经解码输出的数据的所述组合重构所述第二经编码子码字包含：

反演至少所述第一经编码子码字与所述第二经编码子码字的所述数学组合。

15.根据权利要求14所述的方法，其中至少部分地基于所述第一经编码子码字、所述第二经编码子码字及所述复合子码字的所述组合来校正所述第一经解码输出及所述第二经解码输出中的一者中的所述错误包含：

修改所述第一经编码子码字及所述第二经编码子码字中的一者的元素，使得至少所述第一经编码子码字与所述第二经编码子码字的所述数学组合产生正确的数学关系。

16.根据权利要求12所述的方法，其中复合码字为至少所述第一经编码子码字与所述第二经编码子码字的模2组合。

17.根据权利要求12所述的方法，其中对所述第二数据集合执行所述数据解码算法与对所述第三数据集合执行所述数据解码算法并行地进行。

18.根据权利要求12所述的方法，其中在第一周期期间进行对所述第二数据集合执行所述数据解码算法，其中在第二周期期间进行对所述第三数据集合执行所述数据解码算法，且其中所述第二周期在所述第一周期之后。

19.一种存储装置，所述存储装置包含：

存储媒体；

头组合件，其相对于所述存储媒体安置且可操作以提供对应于所述存储媒体上的信息的所感测信号；

读取通道电路，其包括：

模/数转换器电路，其可操作以对从所述所感测信号导出的模拟信号进行取样以产生一系列数字样本；

均衡器电路，其可操作以均衡所述数字样本以产生数据集合；

数据检测器电路，其可操作以将数据检测算法应用于所述数据集合以产生经检测输出，其中所述数据集合包括至少第一经编码子码字及复合子码字；

低密度奇偶校验数据解码器电路，其可操作以将数据解码算法应用于所述经编码子码字以产生第一经解码输出，且将所述数据解码算法应用于所述复合子码字以产生第二经解码输出；及

处理电路，其可操作以：

从包括所述第一经编码子码字及所述复合子码字的数据的组合重构第二经编码子码字；且

至少部分地基于所述第一经编码子码字、所述第二经编码子码字及所述复合子码字的组合来校正所述第一经编码子码字及所述第二经编码子码字中的一者中的错误。

20.根据权利要求19所述的存储装置，其中复合码字为至少所述第一经编码子码字与所述第二经编码子码字的数学组合。

Images