CN103022031A - 阵列基板及其制作方法、显示装置 - Google Patents

Abstract

本发明提供了一种阵列基板及制作方法、显示装置，通过在GOA区域中，刻蚀掉的薄膜晶体管连接区域的栅极绝缘层、有源半导体层，而使薄膜晶体管连接区域中的透明导电层直接与薄膜晶体管的栅极引线、欧姆接触层、源漏极引出线以及基板直接接触，从而可减少的薄膜晶体管连接区域的透明导电层发生开裂的情况，而在GOA区域中薄膜晶体管所在区域，通过在欧姆接触层与有源半导体层之间增设绝缘阻挡层，从而避免薄膜晶体管发生沟道断开的现象。

Description

阵列基板及其制作方法、显示装置

技术领域

本发明涉及液晶显示技术领域，具体可以涉及一种阵列基板及其制作方法，以及一种显示装置。

背景技术

薄膜晶体管液晶显示器（Thin Film Transistor Liquid CrystalDisplay,TFT-LCD）具有体积小、功耗低和无辐射等特点，在当前的平板显示器市场占据了主导地位。对于TFT-LCD来说，阵列基板的结构及其制造工艺决定了产品的性能、成品率和价格。

阵列基板行驱动（Gate Driver on Array，GOA）是当前TFT-LCD中一种高技术水平设计，是直接将栅极驱动电路制作在阵列基板上，来代替由外接硅片制作的驱动芯片的一种工艺技术。

与传统的COF工艺相比，GOA技术不但可以节省成本，还可以省去Gate（栅极线）方向Bonding（焊接）的工艺，降低产品工艺成本，同时还可提高面板的高集成度。

目前GOA驱动的阵列基板制造工艺主要存在着以下不足：

GOA区域中的薄膜晶体管（TFT）连接区域中，部分薄膜晶体管的栅极需要和另一部分薄膜晶体管的源漏极之一进行连接，但是薄膜晶体管的栅极（由栅金属层制作，Gate metal）和源极（数据线金属层，Data metal）连接孔处的ITO（透明导电层层）容易发生断裂，这将导致TFT-LCD出现AD(Abnormal Display，异常显示)。而且，目前常采用的工艺是先进行钝化层沉积，然后刻蚀出相应的孔，再沉积ITO，钝化层绝缘性较好，而且在进行钝化层过孔刻蚀时，容易产生倒角，如果钝化层上的ITO发生断裂，会直接影响产品性能。

另外，GOA区域中薄膜晶体管（TFT）的沟道容易发生过刻，从而导致channel open（沟道断开），发生过刻的原因可能与有源半导体层厚度，欧姆接触层厚度，SDT Mask（源漏层曝光）后沟道处PR halftone（光刻胶部分曝光）厚度，PRAshing（光刻胶灰化）时的均匀度以及欧姆接触层n+（电子浓度高）区域在刻蚀时的刻蚀均匀度，等等原因。因此，要避免channel open现象，需要考虑的因素非常多。目前虽然可以通过调整PR halftone厚度来改善，但是每次进行SDT Mask时，由于曝光机的稳定性问题，一般都需要重新调整曝光速度来确认，如果PR halftone厚度太厚，还容易造成channel bridge现象。

发明内容

本发明实施例提供一种阵列基板及其制作方法，以及一种显示装置，从而即可减少阵列基板GOA区域中，薄膜晶体管连接区域的透明导电层发生断裂（ITO open）的情况，又可避免阵列基板GOA区域中，薄膜晶体管发生沟道断开（Channel open）的现象。

本发明提供的技术方案如下：

本发明实施例提供了一种阵列基板，包括设置于阵列基板上的阵列基板行驱动GOA区域，其中GOA区域包括薄膜晶体管和薄膜晶体管连接区域，所述薄膜晶体管连接区域包括：

第一薄膜晶体管的栅极引出区，第二薄膜晶体管的源漏极引出区；

第一薄膜晶体管的栅极引出区包括设置于基板之上的栅极引线；

第二薄膜晶体管的源漏极引出区包括设置于基板之上的欧姆接触层，欧姆接触层与第一薄膜晶体管的栅极引出区的栅极引线同层设置，且所述欧姆接触层之上设置有源漏极引出线；

设置于基板、栅极引线、欧姆接触层以及源漏极引出线之上的透明导电层；

第一薄膜晶体管的栅极引线与第二薄膜晶体管的源漏极引出线通过所述透明导电层实现连接。

优选的，所述薄膜晶体管连接区域还包括：

设置于透明导电层之上的钝化层。

优选的，所述GOA区域的薄膜晶体管包括：

设置于有源半导体层与欧姆接触层之间的绝缘阻挡层。

优选的GOA区域的薄膜晶体管还包括：

在基板与有源半导体层之间，依次设置有栅极和栅极绝缘层。

优选的，所述GOA区域的薄膜晶体管还包括：

在所述欧姆接触层之上，依次设置有源漏金属层、透明导电层；

且在依次设置的欧姆接触层、源漏金属层、透明导电层中形成有沟道。

优选的，所述GOA区域的薄膜晶体管还包括：

设置于透明导电层之上的钝化层。

本发明实施例还提供了一种阵列基板制作方法，包括：

形成阵列基板行驱动GOA区域；

所述GOA区域包括薄膜晶体管和薄膜晶体管连接区域；

所述薄膜晶体管连接区域包括：第一薄膜晶体管的栅极引出区，第二薄膜晶体管的源漏极引出区；

在GOA区域的基板上形成包括第一薄膜晶体管的栅极引出区的栅极引线的图形；

在GOA区域的基板上形成包括第二薄膜晶体管的源漏极引出区的欧姆接触层的图形，所述欧姆接触层与第一薄膜晶体管的栅极引出区的栅极引线同层设置；

在GOA区域的基板上形成包括第二薄膜晶体管的源漏极引出区的源漏极引出线的图形，所述源漏极引出线位于所述欧姆接触层之上；

在GOA区域的基板上形成透明导电层的图形。

优选的，所述在GOA区域的基板上形成包括第一薄膜晶体管的栅极引出区的栅极引线的图形包括：

在基板上沉积一层栅金属薄膜；

在所述栅金属薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使所述第一薄膜晶体管的栅极引出区的栅极引线所在位置为完全保留光刻胶区域，而所述GOA区域的其他区域为无光刻胶区域；

通过湿刻工艺，刻蚀掉无光刻胶区域中的栅金属薄膜；

去除剩余的光刻胶，形成第一薄膜晶体管的栅极引出区的栅极引线的图形。

优选的，所述在GOA区域的基板上形成包括第二薄膜晶体管的源漏极引出区的欧姆接触层的图形包括：

在基板已有的图层上，沉积欧姆接触层薄膜；

在所述欧姆接触层薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使所述第二薄膜晶体管的源漏极引出区的欧姆接触层的图形所在位置处为完全保留光刻胶区域，而所述GOA区域的其他区域为无光刻胶区域；

通过干刻工艺，刻蚀掉无光刻胶区域的欧姆接触层薄膜；

去除剩余的光刻胶，形成第二薄膜晶体管的源漏极引出区的欧姆接触层的图形。

优选的，在GOA区域的基板上形成包括第二薄膜晶体管的源漏极引出区的源漏极引出线的图形包括：

在基板已有的图层上，沉积源漏金属层薄膜；

在所述源漏金属层薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使所述第二薄膜晶体管的源漏极引出区的源漏极引出线的图形所在位置处为完全保留光刻胶区域，而所述GOA区域的其他区域为无光刻胶区域；

通过湿刻工艺，刻蚀掉无光刻胶区域的源漏金属层薄膜；

去除剩余的光刻胶，形成第二薄膜晶体管的源漏极引出区中，位于欧姆接触层之上的源漏极引出线的图形。

优选的，所述在GOA区域的基板上形成透明导电层的图形包括：

在基板已有的图层上，沉积透明导电层薄膜；

在所述透明导电层薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使所述透明导电层的图形所在位置处为完全保留光刻胶区域，而所述GOA区域的其他区域为无光刻胶区域；

通过湿刻工艺，刻蚀掉无光刻胶区域的透明导电层薄膜；

去除剩余的光刻胶，形成GOA区域的透明导电层的图形。

优选的，所述方法还包括：

在GOA区域的基板上形成薄膜晶体管；

所述在GOA区域的基板上形成薄膜晶体管的过程包括：

在GOA区域的基板上形成薄膜晶体管栅极的图形；

在GOA区域的薄膜晶体管栅极之上形成栅极绝缘层、有源半导体层和绝缘阻挡层的图形；

在GOA区域的薄膜晶体管绝缘阻挡层之上形成欧姆接触层和源漏金属层的图形；

在GOA区域的薄膜晶体管源漏金属层之上形成透明导电层。

优选的，所述GOA区域的薄膜晶体管栅极的图形，与所述第一薄膜晶体管的栅极引出区的栅极引线的图形在一次构图工艺中完成；和/或，

所述GOA区域的薄膜晶体管的欧姆接触层和源漏金属层的图形，与所述第二薄膜晶体管的源漏极引出区图形在一次构图工艺中完成；和/或，

所述GOA区域的薄膜晶体管的透明导电层图形，与所述薄膜晶体管连接区域的透明导电层图形在一次构图工艺中完成。

优选的，在GOA区域的薄膜晶体管栅极之上形成栅极绝缘层、有源半导体层和绝缘阻挡层的图形包括：

在基板已有的图层上，依次形成栅极绝缘层薄膜、有源半导体层薄膜和绝缘阻挡层薄膜；

在所述绝缘阻断层薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使薄膜晶体管中有源半导体层的图形所在位置处为完全保留光刻胶区域，薄膜晶体管中绝缘阻挡层的图形所在位置处为完全保留光刻胶区域和部分保留光刻胶区域，GOA区域中薄膜晶体管区域的其他区域为无光刻胶区域；

通过第一次干刻工艺，刻蚀掉无光刻胶区域所对应的有源半导体层薄膜和绝缘阻挡层薄膜；

通过第二次干刻工艺，刻蚀掉部分保留光刻胶区域所对应的绝缘阻挡层薄膜；

去除剩余的光刻胶，形成薄膜晶体管中栅极绝缘层、有源半导体层和绝缘阻挡层的图形。

优选的，在第一次干刻工艺与第二次干刻工艺之间，所述方法还包括：

通过灰化工艺，减小光刻胶的厚度并缩小光刻胶的覆盖区域。

优选的，所述在GOA区域的薄膜晶体管绝缘阻挡层之上形成欧姆接触层和源漏金属层的图形包括：

在基板已有的图层上，依次形成欧姆接触层薄膜和源漏金属层薄膜；

在所述源漏金属层薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使薄膜晶体管中源漏金属层和欧姆接触层的图形所在位置处为完全保留光刻胶区域，GOA区域中薄膜晶体管区域的其他区域为无光刻胶区域；

通过湿刻工艺，刻蚀掉无光刻胶区域的源漏金属层；

通过干刻工艺，刻蚀掉无光刻胶区域的欧姆接触层；

去除剩余的光刻胶，形成薄膜晶体管中源漏金属层和欧姆接触层的图形。

优选的，所述方法在形成透明导电层之后，还包括：

形成设置于透明导电层之上的钝化层。

本发明实施例还提供了一种显示装置，该显示装置包括上述本发明实施例提供的阵列基板。

从以上所述可以看出，本发明实施例提供的阵列基板及制作方法和显示装置，通过在GOA区域中，刻蚀掉的薄膜晶体管连接区域的栅极绝缘层、有源半导体层，而使薄膜晶体管连接区域中的透明导电层直接与薄膜晶体管的栅极引线、欧姆接触层、源漏极引出线以及基板直接接触，从而可减少的薄膜晶体管连接区域的透明导电层发生开裂的情况，而在GOA区域中薄膜晶体管所在区域，通过在欧姆接触层与有源半导体层之间增设绝缘阻挡层，从而避免薄膜晶体管发送沟道断开的现象。

附图说明

图1为本发明实施例提供的阵列基板结构中薄膜晶体管连接区域结构示意图一；

图2为本发明实施例提供的阵列基板结构中薄膜晶体管结构示意图一；

图3为本发明实施例提供的阵列基板制作方法流程示意图；

图4为本发明实施例提供的阵列基板结构中薄膜晶体管连接区域（或薄膜晶体管）区域结构示意图二；

图5为本发明实施例提供的阵列基板结构中薄膜晶体管连接区域结构示意图三；

图6为本发明实施例提供的阵列基板结构中薄膜晶体管结构示意图三；

图7为本发明实施例提供的阵列基板结构中薄膜晶体管连接区域（或薄膜晶体管）区域结构示意图四；

图8为本发明实施例提供的阵列基板结构中薄膜晶体管连接区域结构示意图五；

图9为本发明实施例提供的阵列基板结构中薄膜晶体管结构示意图五；

图10为本发明实施例提供的阵列基板结构中薄膜晶体管连接区域结构示意图六；

图11为本发明实施例提供的阵列基板结构中薄膜晶体管结构示意图六；

图12为本发明实施例提供的阵列基板结构中薄膜晶体管连接区域结构示意图七；

图13为本发明实施例提供的阵列基板结构中薄膜晶体管连接区域结构示意图八；

图14为本发明实施例提供的阵列基板结构中薄膜晶体管结构示意图七；

图15为本发明实施例提供的阵列基板结构中薄膜晶体管结构示意图八；

图16为本发明实施例提供的阵列基板结构中薄膜晶体管连接区域结构示意图九；

图17为本发明实施例提供的阵列基板结构中薄膜晶体管结构示意图九；

图18为本发明实施例提供的阵列基板结构中薄膜晶体管连接区域结构示意图十；

图19为本发明实施例提供的阵列基板结构中薄膜晶体管连接区域结构示意图十一；

图20为本发明实施例提供的阵列基板结构中薄膜晶体管结构示意图十；

图21为本发明实施例提供的阵列基板结构中薄膜晶体管结构示意图十一；

图22为本发明实施例提供的阵列基板结构中薄膜晶体管连接区域结构示意图十二；

图23为本发明实施例提供的阵列基板结构中薄膜晶体管结构示意图十二。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

除非另作定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明专利申请说明书以及权利要求书中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”或者“一”等类似词语也不表示数量限制，而是表示存在至少一个。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也相应地改变。

本发明实施例提供了一种阵列基板，包括设置于阵列基板上的阵列基板行驱动GOA区域，所述GOA区域具体可以包括薄膜晶体管和薄膜晶体管连接区域。

其中，如附图1所示，所述薄膜晶体管连接区域内具体可以包括：

第一薄膜晶体管的栅极引出区（如附图1中100所示区域），第二薄膜晶体管的源漏极引出区（如附图1中200所示区域）；

第一薄膜晶体管的栅极引出区具体可以包括设置于基板1之上的栅极引线2；

第二薄膜晶体管的源漏极引出区具体可以包括设置于基板1之上的欧姆接触层3，欧姆接触层3与第一薄膜晶体管的栅极引出区的栅极引线1同层设置，且所述欧姆接触层3之上设置有源漏极引出线4；

设置于基板1、栅极引线2、欧姆接触层3以及源漏极引出线4之上的透明导电层5。

第一薄膜晶体管的栅极引线2与第二薄膜晶体管的源漏极引出线4通过所述透明导电层5实现连接，进而实现一部分薄膜晶体管的栅极和另一部分薄膜晶体管的源漏极之一进行连接。

附图1并没有示意出完整的薄膜晶体管结构，其中，栅极引线区可以包括制作GOA区域薄膜晶体管的栅极时预留的部分，也可以是制作GOA区域的薄膜晶体管栅极时制作的与栅极相连的栅极引线；同理，源漏极引线区可以包括制作薄膜晶体管源漏极时预留的部分，也可以是制作薄膜晶体管源漏极时制作的与源漏极相连的源漏极引出线，在此不作限定

本发明实施例所提供的阵列基板，由于GOA区域中，薄膜晶体管连接区域内没有设置栅极绝缘层和有源半导体层，并使透明导电层5与栅极引线2、欧姆接触层3以及源漏极引线4直接接触，从而可以显著减少薄膜晶体管连接区域内的透明导电层5发生断裂（ITO OPEN）的情况。

优选的，栅极引线2的高度，与欧姆接触层3和源漏极引线4的整体高度相等或大致相等，这样透明导电层5可以尽量在同一水平面上，可以尽量避免断差。

上述所述的源漏极引出线4可以是薄膜晶体管的源极或漏极的引出线，由于源极和漏极是同时制作形成，源极或漏极可以在名称上互换。

同时，如附图1所示，所述薄膜晶体管连接区域具体还可以还包括：

设置于透明导电层5之上的钝化层6。

而如附图2所示，本发明实施例所提供的阵列基板中的薄膜晶体管具体可以包括：

设置于有源半导体层7与欧姆接触层3之间的绝缘阻挡层8。

本发明实施例所提供的阵列基板中，由于在GOA区域的薄膜晶体管有源半导体层7和欧姆接触层3之间增加绝缘阻挡层8，从而能避免阵列基板的薄膜晶体管发生channel open（沟道断开）的现象。

如附图2所示，GOA区域的薄膜晶体管具体还可以包括：

依次设置于基板1与有源半导体层7之间的栅极9和栅极绝缘层10；

同时，如附图2所示，GOA区域的薄膜晶体管具体还可以包括：

依次设置于欧姆接触层3之上的源漏金属层11、透明导电层5；

且在依次设置的欧姆接触层3、源漏金属层11、透明导电层5中形成有沟道。

而上述源漏金属层11中，具体可以包括源电极、漏电极和/或数据线等。

另外，如附图2所示，所述GOA区域的薄膜晶体管具体还可以包括：

设置于透明导电层5之上的钝化层6。

为了制作本发明实施例提供的上述阵列基板，本发明实施例还提供了一种阵列基板制作方法，该方法具体可用于形成阵列基板行驱动GOA区域；

所述GOA区域包括薄膜晶体管和薄膜晶体管连接区域；

所述薄膜晶体管连接区域包括：第一薄膜晶体管的栅极引出区，第二薄膜晶体管的源漏极引出区。

如附图3所示，该方法具体还可以包括：

步骤31，在GOA区域的基板上形成包括第一薄膜晶体管的栅极引出区的栅极引线2的图形；

步骤32，在GOA区域的基板上形成包括第二薄膜晶体管的源漏极引出区的欧姆接触层3的图形，所述欧姆接触层3与第一薄膜晶体管的栅极引出区的栅极引线2同层设置；

步骤33，在GOA区域的基板上形成包括第二薄膜晶体管的源漏极引出区的源漏极引出线4的图形，所述源漏极引出线4位于所述欧姆接触层3之上；

步骤34，在GOA区域的基板上形成透明导电层5的图形。

上述本发明实施例提供的阵列基板制作方法的实现，可以形成上述本发明实施例所提供的阵列基板。

上述本发明实施例所提供的阵列基板中的各个图层的图形，可单独形成，也可以多个图形的图形在一次制作工艺中形成。

下面对本发明实施例提供的阵列基板制作方法的具体实现过程进行详细的说明。

在一本发明可选实施例中，在GOA区域的基板上形成包括第一薄膜晶体管的栅极引出区的栅极引线的图形的过程具体可以包括：

在基板上沉积一层栅金属薄膜，

在所述栅金属薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使所述第一薄膜晶体管的栅极引出区的栅极引线所在位置为完全保留光刻胶区域，而所述GOA区域的其他区域为无光刻胶区域；

通过湿刻工艺，刻蚀掉无光刻胶区域中的栅金属薄膜；

去除剩余的光刻胶，形成第一薄膜晶体管的栅极引出区的栅极引线2的图形。

本发明实施例中，第一薄膜晶体管的栅极引线2具体可与第一薄膜晶体管的栅极等同层制作。

在另一本发明可选实施例中，在GOA区域的基板上形成包括第二薄膜晶体管的源漏极引出区的欧姆接触层的图形的过程具体可以包括：

在基板已有的图层上，沉积欧姆接触层薄膜；

在所述欧姆接触层薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使所述第二薄膜晶体管的源漏极引出区的欧姆接触层的图形所在位置处为完全保留光刻胶区域，而所述GOA区域的其他区域为无光刻胶区域；

通过干刻工艺，刻蚀掉无光刻胶区域的欧姆接触层薄膜；

去除剩余的光刻胶，形成第二薄膜晶体管的源漏极引出区的欧姆接触层3的图形。

在另一本发明可选实施例中，在GOA区域的基板上形成包括第二薄膜晶体管的源漏极引出区的源漏极引出线的图形的过程具体可以包括：

在基板已有的图层上，沉积源漏金属层薄膜；

在所述源漏金属层薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使所述第二薄膜晶体管的源漏极引出区的源漏极引出线的图形所在位置处为完全保留光刻胶区域，而所述GOA区域的其他区域为无光刻胶区域；

通过湿刻工艺，刻蚀掉无光刻胶区域的源漏金属层薄膜；

去除剩余的光刻胶，形成第二薄膜晶体管的源漏极引出区中，位于欧姆接触层3之上的源漏极引出线4的图形。

本发明实施例中，第二薄膜晶体管的源漏极引出线4具体可与第二薄膜晶体管的源漏极同层制作。

在另一本发明可选实施例中，在GOA区域的基板上形成透明导电层的图形的过程具体可以包括：

在基板已有的图层上，沉积透明导电层薄膜；

在所述透明导电层薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使所述透明导电层的图形所在位置处为完全保留光刻胶区域，而所述GOA区域的其他区域为无光刻胶区域；

通过湿刻工艺，刻蚀掉无光刻胶区域的透明导电层薄膜；

去除剩余的光刻胶，形成GOA区域的透明导电层的图形。

在一本发明可选实施例中，本发明实施例提供的阵列基板制作方法具体还可以包括：

在GOA区域的基板上形成薄膜晶体管。

且在GOA区域的基板上形成薄膜晶体管的过程包括：

在GOA区域的基板上形成薄膜晶体管栅极9的图形；

在GOA区域的薄膜晶体管栅极9之上形成栅极绝缘层10、有源半导体层7和绝缘阻挡层8的图形；

在GOA区域的薄膜晶体管绝缘阻挡层8之上形成欧姆接触层3和源漏金属层11的图形；

在GOA区域的薄膜晶体管源漏金属层11之上形成透明导电层5。

上述本发明实施例所提供的阵列基板GOA区域内薄膜晶体管的各个图层，既可以采用上述GOA区域薄膜晶体管连接区域中各图层形成方法类似的方式单独形成，也可以采用多层共同制作的方法形成。

在一本发明可选实施例中，GOA区域的薄膜晶体管栅极9的图形，可与第一薄膜晶体管的栅极引出区的栅极引线2的图形在一次构图工艺中完成。

在另一本发明可选实施例中，GOA区域的薄膜晶体管的欧姆接触层和源漏金属层的图形，可与第二薄膜晶体管的源漏极引出区图形在一次构图工艺中完成。

在另一本发明可选实施例中，GOA区域的薄膜晶体管的透明导电层5图形，可与薄膜晶体管连接区域的透明导电层5图形在一次构图工艺中完成。

在一本发明可选实施例中，在GOA区域的薄膜晶体管栅极之上形成栅极绝缘层、有源半导体层和绝缘阻挡层的图形包括：

在基板已有的图层上，依次形成栅极绝缘层10薄膜、有源半导体层7薄膜和绝缘阻挡层8薄膜；

在绝缘阻断层8薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使薄膜晶体管中有源半导体层7的图形所在位置处为完全保留光刻胶区域，薄膜晶体管中绝缘阻挡层8的图形所在位置处为完全保留光刻胶区域和部分保留光刻胶区域，GOA区域中薄膜晶体管区域的其他区域为无光刻胶区域；

通过第一次干刻工艺，刻蚀掉无光刻胶区域所对应的有源半导体层7薄膜和绝缘阻挡层8薄膜；

通过第二次干刻工艺，刻蚀掉部分保留光刻胶区域所对应的绝缘阻挡层8薄膜；

去除剩余的光刻胶，形成薄膜晶体管中栅极绝缘层10、有源半导体层7和绝缘阻挡层8的图形。

同时，在上述第一次干刻工艺与第二次干刻工艺之间，所述方法具体还可以包括：

通过灰化工艺，减小光刻胶的厚度并缩小光刻胶的覆盖区域。

而在另一本发明可选实施例中，在GOA区域的薄膜晶体管绝缘阻挡层8之上形成欧姆接触层3和源漏金属层11的图形包括：

在基板已有的图层上，依次形成欧姆接触层3薄膜和源漏金属层11薄膜；

在源漏金属层11薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使薄膜晶体管中源漏金属层11和欧姆接触层3的图形所在位置处为完全保留光刻胶区域，GOA区域中薄膜晶体管区域的其他区域为无光刻胶区域；

通过湿刻工艺，刻蚀掉无光刻胶区域的源漏金属层11；

通过干刻工艺，刻蚀掉无光刻胶区域的欧姆接触层3；

去除剩余的光刻胶，形成薄膜晶体管中源漏金属层11和欧姆接触层3的图形。

在一本发明可选实施例中，在形成透明导电层5之后，具体还可以还包括：

形成设置于透明导电层5之上的钝化层6。

且形成钝化层6的过程具体可以包括：

在阵列基板已有图层上，沉积一层钝化层6薄膜；

在钝化层6薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使薄膜晶体管中钝化层6图形所在的位置处为完全保留光刻胶区域，使GOA区域中的其他区域为无光刻胶区域；

通过干刻工艺，刻蚀掉无光刻胶区域的钝化层6；

剥离剩余的光刻胶，形成薄膜晶体管中钝化层6的图形。

采用本发明实施例提供的阵列基板制作方法所形成的阵列基板，不但可以减少的GOA区域内薄膜晶体管连接区域的透明导电层发生开裂的情况，还可以GOA区域内避免薄膜晶体管发送沟道断开的现象。

下面结合附图，对本发明实施例提供的阵列基板的制作方法的一个完全实现过程进行详细的描述：

该实施例中，以同时形成阵列基板GOA区域内薄膜晶体管连接区域和薄膜晶体管图形为例，对本发明实施例提供的阵列基板制作方法进行说明和解释。

该实施例所涉及的步骤具体可以包括：

步骤1，形成栅金属层对应的图形。

具体的，可在基板上形成一层栅金属层薄膜，并通过第一次构图工艺形成栅金属层对应的图形。

此步骤所涉及的栅金属层对应的图形即可包括GOA区域内薄膜晶体管连接区域中，第一薄膜晶体管栅极引线区域中的栅极引线2，也可以包括GOA区域内薄膜晶体管的栅极9等设置于栅金属层的所有图形。

该步骤的具体实施过程可为：

采用磁控溅射的方法形成一层栅金属薄膜。

本发明实施例中，除了形成方式，成膜的方法具体还可以为等离子增强化学气相形成（PECVD）、磁控溅射、热蒸发或其它成膜方法。

栅金属层薄膜的材质具体可以包括Ti（钛）、Al（铝）、Mo（钼）、Ta（钽）和AlNd（铝钕）等金属或合金，也可以包括AlNd/Mo（铝钕/钼），Al/Mo（铝/钼），Mo/Al/Mo（钼/铝/钼）等多金属层。

形成完栅金属薄膜后，可对其进行第一次MASK工艺，其中包括涂胶（即涂覆一层光刻胶PR）、曝光和显影处理，形成对应的栅金属层对应的图形。

本发明实施例提供的阵列基板，在第一次MASK（掩膜曝光）工艺后的阵列基板横截面示意图具体可如附图4所示（附图4中以栅极引线2为示例说明，具体也可以栅极9等）。其中，WP为无光刻胶区域，NP为完全保留光刻胶区域（通常NP为栅金属层需要生成的图形所在的位置）。

这里需要说明的是，本发明实施例中所涉及的WP和NP区域（包括HP部分保留光刻胶区域），除特殊说明的之外，其他均可根据实际生产曝光工艺的需要设定，即基于所需形成的图形具体设定。在一具体实施例中，此步骤中所涉及的WP区域的长度具体可为50μm，NP区域的长度具体可为10μm。

在显影后，可将WP区域的栅极金属层薄膜采用湿刻工艺（第一次湿刻工艺）刻蚀掉需要去除的部分，最终形成如附图5、6（其中，附图5为薄膜晶体管连接区域形成的栅极引线2的图像示意图，附图6为薄膜晶体管中栅极9的图形示意图）所示的栅极金属层图形。

然后将剩余的光刻胶剥离，形成栅金属层各区域所对应的图形。

经过刻蚀和剥离处理后所得的阵列基板横截面示意图可如附图7所示（具体可为沿附图5中A-A或附图6中B-B线的横截面示意图，此时，薄膜晶体管连接区域与薄膜晶体管的横截面示意图可以相同）。

这里需要说明的是，如果本发明实施例中所采用的栅金属薄膜的材质具体可由Mo、Al和AlNd，或其组合成的金属薄膜，则对应刻蚀剂可采用H3PO4（正磷酸）、CH3COOH（醋酸）、HNO3（硝酸）、Additive（添加剂）和水按一定比例配制得到。

步骤2，依次形成栅极绝缘层10、有源半导体层7和绝缘阻挡层8对应的图形。

具体的，可在完成步骤1的基板1上形成栅极绝缘层薄膜（Gate insulator）、有源半导体层薄膜（Active layer）和绝缘阻挡层薄膜（Blocking），并通过第二次构图工艺形成栅极绝缘层10、有源半导体层7和绝缘阻挡层8对应的图形。

具体实施过程可为：

通过PECVD（等离子体化学气相形成）等方法连续形成栅极绝缘层薄膜、有源半导体层薄膜和绝缘阻挡层薄膜。

其中，栅极绝缘层薄膜的厚度约400nm；有源半导体层薄膜的厚度约50—120nm；绝缘阻挡层薄膜的厚度约100—300nm。

本发明实施例中，栅极绝缘层薄膜的材料具体可以包括SiNx（氮化硅）等，对应的形成气体可包括SiH4（硅烷）、NH3（氨气）和N2（氮气）等。

本发明实施例中，有源半导体层薄膜的材料具体可包括a-Si（非晶硅）等，对应的形成气体具体可包括SiH4和H2（氢气）等。

本发明实施例中，绝缘阻挡层薄膜的材料具体可包括SiNx等，对应的形成气体具体可包括SiH4、NH3和N2等。

形成完上述图层的薄膜后，可采用半色调或灰度掩膜板光刻工艺进行第二次MASK工艺，包括涂胶、曝光和显影。

并在显影后，使薄膜晶体管中有源半导体层7的图形所在位置处为完全保留光刻胶区域，薄膜晶体管中绝缘阻挡层8的图形所在位置处为完全保留光刻胶区域和部分保留光刻胶区域，而薄膜晶体管的其他区域为无光刻胶区域，同时使薄膜晶体管连接区域为无光刻胶区域WP。

同样，此步骤中NP、WP、HP的范围可基于生产工艺需求设定。

经过第二次mask工艺后，本发明实施例提供的阵列基板中GOA区域内薄膜晶体管连接区域和薄膜晶体管的图形结构横截面示意图具体可如附图8、9所示，其中，附图8具体可为沿附图5中A-A线横截面示意图，附图9具体可为沿附图6中B-B线的横截面示意图。

然后，可对图8和9所示的基板进行干刻处理（第一次干刻工艺），刻蚀掉WP区域所对应的有源半导体层薄膜和绝缘阻挡层薄膜。

经过干刻工艺处理后的薄膜晶体管连接区域图形结构横截面示意图具体可如附图10所示，而经过干刻工艺后的薄膜晶体管图形结构横截面示意图具体可如附图11。

在经过第一次干刻工艺刻蚀掉WP区域所对应的有源半导体层薄膜和绝缘阻挡层薄膜后，可再次进行干刻处理（第二干刻工艺），在薄膜晶体管区域刻蚀掉HP区域所对应的绝缘阻挡层薄膜，在薄膜晶体管连接区域刻蚀掉WP区域的栅极绝缘层薄膜。

本发明实施例中，为了保证薄膜晶体管的栅极绝缘层薄膜完全被刻蚀掉，需要一定时间的过刻，而在过刻过程，为了考虑薄膜晶体管的有源半导体层薄膜不被刻蚀掉，本发明实施例中，可通过调整刻蚀液对有源半导体层薄膜和绝缘阻挡层薄膜的选择比来实现。

经过两次干刻工艺后，可将剩余的光刻胶剥离。

附图12为经过第二次mask工艺、两次干刻和剥离处理后，薄膜晶体管连接区域图形结构示意。而沿附图12中C-C线的薄膜晶体管连接区域横截面示意图可如附图13所示。

那么如附图12、13所示，本发明实施例所提供的方法在执行步骤2之后，薄膜晶体管连接区域并没有形成任何图形。

附图14分别为第二次mask工艺、两次干刻和剥离处理后，薄膜晶体管图形结构示意图，而沿附图14中D-D线的薄膜晶体管横截面示意图可如附图15所示。

在该步骤中，第一次干刻工艺与第二次干刻工艺之间还可以包括灰化工艺，即对附图10和11所示的阵列基板上的光刻胶进行灰化工艺，从而通过灰化工艺，减小光刻胶的厚度并缩小光刻胶的覆盖区域。

步骤3，形成欧姆接触层和源漏金属层对应的图形。

具体的，可在完成步骤2的基板上，依次形成欧姆接触层薄膜和源漏金属层薄膜，通过第三次构图工艺形成欧姆接触层和源漏金属层对应的图形。

此步骤在所涉及的欧姆接触层图形，具体可以包括薄膜晶体管连接区域中第二薄膜晶体管的源漏极引出区设置于基板之上的欧姆接触层3，以及薄膜晶体管在欧姆接触层3所对应的图形等。

而此步骤中所涉及的源漏金属层对应的图形具体可以包括薄膜晶体管连接区域中第二薄膜晶体管的源漏极引出区的源漏引出线，以及薄膜晶体管中源漏金属层11的图形，例如源漏极、沟道和数据线等。

具体实施过程可为：

采用PECVD等方法形成欧姆接触层薄膜。

本发明实施例中，欧姆接触层薄膜的材料具体可以包括n+a-Si（电子浓度高的非晶硅），对应的形成气体具体可以包括SiH4，H2和PH3等。

在欧姆接触层薄膜形成后，可采用磁控溅射等方法形成源漏金属层薄膜，其材料具体可以包括单层金属Mo或多层金属Mo/Al/Mo等。

上述两层金属薄膜形成后，可对阵列基板进行第三MASK工艺处理，包括涂胶、曝光和显影，并在显影后使薄膜晶体管连接区域中，所述第二薄膜晶体管的源漏极引出区的欧姆接触层3和源漏极引出线4的图形所在位置处为完全保留光刻胶区域，使薄膜晶体管连接区域的其他区域为无光刻胶区域；同时使薄膜晶体管中源漏金属层11和欧姆接触层3的图形所在位置处为完全保留光刻胶区域，而薄膜晶体管的其他区域为无光刻胶区域。

经过第三次MASK工艺后薄膜晶体管连接区域横截面示意图具体可如附图16所示，而经过第三次MASK工艺后薄膜晶体管横截面示意图具体可如附图17所示。

接下来可对附图16和17所示的阵列基板进行湿刻工艺处理（第二次湿刻工艺），刻蚀掉无光刻胶区域内的源漏金属层。

然后可采用干刻工艺（第三次干刻工艺）刻蚀掉薄膜晶体管连接区域和薄膜晶体管中无光刻胶区域内的欧姆接触层3。

后续可剥离剩余的光刻胶。

附图18为经过第三次mask工艺、一次湿刻、一次干刻和剥离处理后，薄膜晶体管连接区域的图形结构示意。而沿附图18中E-E线的薄膜晶体管连接区域横截面示意图可如附图19所示。

附图20分别为第三次mask工艺、一次湿刻、一次干刻和剥离处理后，薄膜晶体管图形结构示意图，而沿附图20中F-F线的薄膜晶体管横截面示意图可如附图21所示。

步骤4，形成透明导电层5和钝化层6

具体的，可在完成步骤3的基板1上，形成透明导电层5和钝化层6，通过第四次构图工艺形成透明导电层5和钝化层6所对应的图形。

具体实施过程可为：

采用磁控溅射等方法形成透明导电层5，其材料具体可包括ITO或IZO，对应的形成气体具体可包括Ar（氩）和H₂O等。

然后，可采用PECVD等方法形成钝化层6，其材料具体可包括SiNx等，对应的形成气体具体可包括SiH4、NH3和N2等。

形成完上述薄膜后，进行第四次MASK工艺处理，包括涂胶、曝光和显影。并在显影后使薄膜晶体管连接区域中透明导电层图形和钝化层图形所在位置处为完全保留光刻胶区域，而其他薄膜晶体管连接区域为无光刻胶区域；同时使薄膜晶体管中透明导电层图形和钝化层图形所在位置处为完全保留光刻胶区域，而其他薄膜晶体管所在区域为无光刻胶区域。

然后可采用干刻工艺（第四次干刻工艺）刻蚀掉WP区域的钝化层6（PVX）。

接下来可采用湿刻工艺（第三次湿刻工艺）刻蚀掉WP区域的透明导电层5。

剥离剩余的光刻胶。

经过第四次MASK工艺、一次干刻、一次湿刻和剥离处理后的薄膜晶体管连接区域图形示意图具体可如附图22所示，而沿附图20中H-H线的薄膜晶体管连接区域横截面示意图可如附图1所示。

而附图23为第四次mask工艺、一次湿刻、一次干刻和剥离处理后，薄膜晶体管图形结构示意图，而沿附图23中G-G线的薄膜晶体管横截面示意图可如附图2所示。

经过上述4MASK等处理工艺，即可形成本发明实施例提供的阵列基板。

另外，本发明实施例中还可以采用多MASK（例如五次等）处理工艺形成本发明实施例提供的阵列基板。即本发明实施例中所涉及的上述步骤，可依次单独形成某一图层对应的图形。具体过程不再赘述。

基于以上本发明实施例提供的阵列基板，本发明实施例还可以提供一种显示装置，该显示装置具体可以包括本发明实施例提供的阵列基板或显示面板。所述显示装置可以为：液晶面板、电子纸、OLED（有机发光二极管）面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。

通过上述描述可以看出，本发明实施例提供的阵列基板及其制作方法、显示装置，通过相关工艺可以刻蚀掉阵列基板GOA区域中薄膜晶体管连接区域内的栅极绝缘层10和有源半导体层7，并将透明导电层5直接与薄膜晶体管的栅极引线、源漏极引出线相连，同时，还通过在阵列基板GOA区域薄膜晶体管的有源半导体层7和欧姆接触层3之间增加一层绝缘阻挡层8，从而可获得以下效果：

1）在传统工艺中，阵列基板GOA区域薄膜晶体管连接区域内的透明导电层5（ITO）是经过连接孔处的绝缘层才能与金属层相连，并且还需经过连接孔之间的绝缘层，如果ITO在任何一处发生断裂，将会导致AD不良。

而本发明实施例提供的阵列基板中，GOA区域薄膜晶体管连接区域内的透明导电层5直接与薄膜晶体管的栅极引线、源漏极引出线相连，又由于在薄膜晶体管的有源半导体层7上增加了一层绝缘阻挡层8，在进行刻蚀时可以方便地把薄膜晶体管连接区域的栅极绝缘层10和有源半导体层7刻掉，因此薄膜晶体管连接区域的栅极引线和欧姆接触层出现在同一层，这样可以减小薄膜晶体管连接区域栅金属和数据线金属的高度差，有利于改善薄膜晶体管连接区域的ITO Step Coverage，又因为欧姆接触层3的导电性比较好，因此，与传统工艺相比，ITO open发生的概率将大大减小。

2）在GOA区域内的薄膜晶体管沟道处的有源半导体层7上有一层绝缘阻挡层8保护，从而确保在进行欧姆接触层3刻蚀时，不会发生过刻现象，从而避免channel open发生。

需要说明的是，本发明实施例中通过相关工艺在GOA连接区域内，透明导电层直接将部分薄膜晶体管的栅极引线和另一部分薄膜晶体管的源漏极引出线相连，实现一部分薄膜晶体管的栅极和另一部分薄膜晶体管的源漏极之一进行连接；但是，如果其他部分薄膜晶体管之间无需这种连接方式，如仅是一个薄膜晶体管的源极连接另一个薄膜晶体管的漏极，或者仅是薄膜晶体管的栅极之间的连接，那么该连接区域就无需这种方式，只要实现相互连接即可；如仅是薄膜晶体管的栅极之间的连接，只需要在薄膜晶体管的栅极层的同层制作导电层实现薄膜晶体管之间的栅极的连接即可，在此不作限定。

另外，本发明实施例中通过相关工艺在GOA连接区域内，透明导电层直接将薄膜晶体管的栅极引线、源漏极引出线相连，进而实现一部分薄膜晶体管的栅极和另一部分薄膜晶体管的源漏极之一进行连接；可以理解是，如果两个薄膜晶体管离得比较近，无需再通过在制作一个薄膜晶体管的栅极的时候制作与其相连的栅极引线，和/或在制作另一个薄膜晶体管的源漏极的时候制作与其相连的源极引线，只需直接将透明导电层连接在一个薄膜晶体管栅极预留的区域和另一个薄膜晶体管的源漏极之一预留的区域；即栅极引线区可以包括制作GOA区域薄膜晶体管的栅极时预留的部分，也可以是制作GOA区域的薄膜晶体管栅极时制作的与栅极相连的栅极引线；同理，源漏极引线区可以包括制作薄膜晶体管源漏极时预留的部分，也可以是制作薄膜晶体管源漏极时制作的与源漏极相连的源漏极引出线，在此不作限定。

在本发明实施例中要实现GOA薄膜晶体管连接区域的部分薄膜晶体管的栅极引线和另一部分薄膜晶体管的源漏极引出线相连，进而实现一部分薄膜晶体管的栅极和另一部分薄膜晶体管的源漏极之一进行连接，需要保证该GOA区域的与薄膜晶体管的栅极相连的栅极引线与另一部分薄膜晶体管的源漏极之一连接的源极引线相连即可，至于薄膜晶体管的其他层的形成，或者其他薄膜晶体管的构成不局限于本发明所列举的制作过程。例如薄膜晶体的栅极绝缘层，半导体层；或者GOA区域部分薄膜晶体管可以是底栅型，部分晶体管是顶栅型，当然优选为全部都为底栅型；在此不作限定。

本发明实施例中涉及到制作非显示区GOA区域的薄膜晶管，其制作方法同样可以适用于非GOA区域的薄膜晶体管的制作，例如作为显示区像素单元开关的薄膜晶体管，优选的方式是同一阵列基板的所有薄膜晶体管都采用相同的工艺制作，因此为了方便描述和对照，本实施例中部分附图采用了在显示区制作薄膜晶体管的图形来描述GOA区域的薄膜晶体管的制作图形，如图23。显示区像素单元开关的薄膜晶体管，只需保证制作与薄膜晶体管的栅极连接的栅极信号线（用于传输扫描信号，可以在本发明实施例的制作栅极金属层时制作）与源极连接的数据线（用于传输数据信号，可以在本发明实施例制作源漏极层时制作），与漏极连接像素电极（这个可以由本发明实施例的透明导电层制作）；但非GOA区域的薄膜晶体管的制作不局限于此，在此不作限定。

以上所述仅是本发明的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (18)

1.一种阵列基板，包括设置于阵列基板上的阵列基板行驱动GOA区域，其中GOA区域包括薄膜晶体管和薄膜晶体管连接区域，其特征在于，所述薄膜晶体管连接区域包括：

第一薄膜晶体管的栅极引出区，第二薄膜晶体管的源漏极引出区；

第一薄膜晶体管的栅极引出区包括设置于基板之上的栅极引线；

第二薄膜晶体管的源漏极引出区包括设置于基板之上的欧姆接触层，欧姆接触层与第一薄膜晶体管的栅极引出区的栅极引线同层设置，且所述欧姆接触层之上设置有源漏极引出线；

设置于基板、栅极引线、欧姆接触层以及源漏极引出线之上的透明导电层。

2.如权利要求1所述的阵列基板，其特征在于，所述薄膜晶体管连接区域还包括：

设置于透明导电层之上的钝化层。

3.如权利要求1所述的阵列基板，其特征在于，所述GOA区域的薄膜晶体管包括：

设置于有源半导体层与欧姆接触层之间的绝缘阻挡层。

4.如权利要求3所述的阵列基板，其特征在于，所述GOA区域的薄膜晶体管还包括：

在基板与有源半导体层之间，依次设置有栅极和栅极绝缘层。

5.如权利要求3所述的阵列基板，其特征在于，所述GOA区域的薄膜晶体管还包括：

在所述欧姆接触层之上，依次设置有源漏金属层、透明导电层；

且在依次设置的欧姆接触层、源漏金属层、透明导电层中形成有沟道。

6.如权利要求5所述的阵列基板，其特征在于，所述GOA区域的薄膜晶体管还包括：

设置于透明导电层之上的钝化层。

7.一种阵列基板制作方法，其特征在于，包括：

形成阵列基板行驱动GOA区域；

所述GOA区域包括薄膜晶体管和薄膜晶体管连接区域；

所述薄膜晶体管连接区域包括：第一薄膜晶体管的栅极引出区，第二薄膜晶体管的源漏极引出区；

在GOA区域的基板上形成包括第一薄膜晶体管的栅极引出区的栅极引线的图形；

在GOA区域的基板上形成包括第二薄膜晶体管的源漏极引出区的欧姆接触层的图形，所述欧姆接触层与第一薄膜晶体管的栅极引出区的栅极引线同层设置；

在GOA区域的基板上形成包括第二薄膜晶体管的源漏极引出区的源漏极引出线的图形，所述源漏极引出线位于所述欧姆接触层之上；

在GOA区域的基板上形成透明导电层的图形。

8.如权利要求7所述的方法，其特征在于，所述在GOA区域的基板上形成包括第一薄膜晶体管的栅极引出区的栅极引线的图形包括：

在基板上形成一层栅金属薄膜；

在所述栅金属薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使所述第一薄膜晶体管的栅极引出区的栅极引线所在位置为完全保留光刻胶区域，而所述薄膜晶体管连接区域的其他区域为无光刻胶区域；

通过湿刻工艺，刻蚀掉无光刻胶区域中的栅金属薄膜；

去除剩余的光刻胶，形成第一薄膜晶体管的栅极引出区的栅极引线的图形。

9.如权利要求7所述的方法，其特征在于，所述在GOA区域的基板上形成包括第二薄膜晶体管的源漏极引出区的欧姆接触层的图形包括：

在基板已有的图层上，形成欧姆接触层薄膜；

在所述欧姆接触层薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使所述第二薄膜晶体管的源漏极引出区的欧姆接触层的图形所在位置处为完全保留光刻胶区域，而所述薄膜晶体管连接区域的其他区域为无光刻胶区域；

通过干刻工艺，刻蚀掉无光刻胶区域的欧姆接触层薄膜；

去除剩余的光刻胶，形成第二薄膜晶体管的源漏极引出区的欧姆接触层的图形。

10.如权利要求7所述的方法，其特征在于，在GOA区域的基板上形成包括第二薄膜晶体管的源漏极引出区的源漏极引出线的图形包括：

在基板已有的图层上，形成源漏金属层薄膜；

在所述源漏金属层薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使所述第二薄膜晶体管的源漏极引出区的源漏极引出线的图形所在位置处为完全保留光刻胶区域，而所述薄膜晶体管连接区域的其他区域为无光刻胶区域；

通过湿刻工艺，刻蚀掉无光刻胶区域的源漏金属层薄膜；

去除剩余的光刻胶，形成第二薄膜晶体管的源漏极引出区中，位于欧姆接触层之上的源漏极引出线的图形。

11.如权利要求7所述的方法，其特征在于，所述在GOA区域的基板上形成透明导电层的图形包括：

在基板已有的图层上，形成透明导电层薄膜；

在所述透明导电层薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使所述透明导电层的图形所在位置处为完全保留光刻胶区域，而所述GOA区域的其他区域为无光刻胶区域；

通过湿刻工艺，刻蚀掉无光刻胶区域的透明导电层薄膜；

去除剩余的光刻胶，形成GOA区域的透明导电层的图形。

12.如权利要求7所述的方法，其特征在于，所述方法还包括：

在GOA区域的基板上形成薄膜晶体管；

所述在GOA区域的基板上形成薄膜晶体管的过程包括：

在GOA区域的基板上形成薄膜晶体管栅极的图形；

在GOA区域的薄膜晶体管栅极之上形成栅极绝缘层、有源半导体层和绝缘阻挡层的图形；

在GOA区域的薄膜晶体管绝缘阻挡层之上形成欧姆接触层和源漏金属层的图形；

在GOA区域的薄膜晶体管源漏金属层之上形成透明导电层。

13.如权利要求12所述的方法，其特征在于，所述GOA区域的薄膜晶体管栅极的图形，与所述第一薄膜晶体管的栅极引出区的栅极引线的图形在一次构图工艺中完成；和/或，

所述GOA区域的薄膜晶体管的欧姆接触层和源漏金属层的图形，与所述第二薄膜晶体管的源漏极引出区图形在一次构图工艺中完成；和/或，

所述GOA区域的薄膜晶体管的透明导电层图形，与所述薄膜晶体管连接区域的透明导电层图形在一次构图工艺中完成。

14.如权利要求12所述的方法，其特征在于，在GOA区域的薄膜晶体管栅极之上形成栅极绝缘层、有源半导体层和绝缘阻挡层的图形包括：

在基板已有的图层上，依次形成栅极绝缘层薄膜、有源半导体层薄膜和绝缘阻挡层薄膜；

在所述绝缘阻断层薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使薄膜晶体管中有源半导体层的图形所在位置处为完全保留光刻胶区域，薄膜晶体管中绝缘阻挡层的图形所在位置处为完全保留光刻胶区域和部分保留光刻胶区域，GOA区域中薄膜晶体管区域的其他区域为无光刻胶区域；

通过第一次干刻工艺，刻蚀掉无光刻胶区域所对应的有源半导体层薄膜和绝缘阻挡层薄膜；

通过第二次干刻工艺，刻蚀掉部分保留光刻胶区域所对应的绝缘阻挡层薄膜；

去除剩余的光刻胶，形成薄膜晶体管中栅极绝缘层、有源半导体层和绝缘阻挡层的图形。

15.如权利要求14所述的方法，其特征在于，在第一次干刻工艺与第二次干刻工艺之间，所述方法还包括：

通过灰化工艺，减小光刻胶的厚度并缩小光刻胶的覆盖区域。

16.如权利要求12所述的方法，其特征在于，所述在GOA区域的薄膜晶体管绝缘阻挡层之上形成欧姆接触层和源漏金属层的图形包括：

在基板已有的图层上，依次形成欧姆接触层薄膜和源漏金属层薄膜；

在所述源漏金属层薄膜上涂覆一层光刻胶；

对涂覆的光刻胶进行曝光、显影处理，使薄膜晶体管中源漏金属层和欧姆接触层的图形所在位置处为完全保留光刻胶区域，GOA区域中薄膜晶体管区域的其他区域为无光刻胶区域；

通过湿刻工艺，刻蚀掉无光刻胶区域的源漏金属层；

通过干刻工艺，刻蚀掉无光刻胶区域的欧姆接触层；

去除剩余的光刻胶，形成薄膜晶体管中源漏金属层和欧姆接触层的图形。

17.如权利要求7所述的方法，其特征在于，所述方法在形成透明导电层之后，还包括：

形成设置于透明导电层之上的钝化层。

18.一种显示装置，其特征在于，包括如权利要求1至6所述的阵列基板。

Images