CN103011050A - 半导体封装件及其制法 - Google Patents

半导体封装件及其制法 Download PDF

Info

Publication number
CN103011050A
CN103011050A CN2011103196994A CN201110319699A CN103011050A CN 103011050 A CN103011050 A CN 103011050A CN 2011103196994 A CN2011103196994 A CN 2011103196994A CN 201110319699 A CN201110319699 A CN 201110319699A CN 103011050 A CN103011050 A CN 103011050A
Authority
CN
China
Prior art keywords
semiconductor package
package part
conductive component
lid
part according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103196994A
Other languages
English (en)
Other versions
CN103011050B (zh
Inventor
张宏达
廖信一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Publication of CN103011050A publication Critical patent/CN103011050A/zh
Application granted granted Critical
Publication of CN103011050B publication Critical patent/CN103011050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)

Abstract

一种半导体封装件及其制法，该半导体封装件包括：微机电芯片；设于该微机电芯片上的盖体；设于该盖体上的电子组件，且该电子组件具有多个第一连接垫和第二连接垫；形成于该第一连接垫和第二连接垫上的多个第一导电组件和第二导电组件；以及形成于该微机电芯片表面上的保护胶体，以覆盖该盖体、电子组件、第一导电组件及第二导电组件，且该第二导电组件外露出该保护胶体，因此，可缩小半导体封装件的尺寸。

Description

半导体封装件及其制法
技术领域
本发明涉及一种半导体封装件，尤指一种具有微机电组件的半导体封装件。
背景技术
随着科技发展日新月异，半导体工艺技术的进步，各种电子组件微小化已成一种趋势。将各式机械组件和电子组件整合缩小至纳米尺寸以制成纳米科技产品，已为一门新的学问。因此发展出微机电系统(Micro ElectroMechanical system，MEMS)，将传统的机械组件利用半导体工艺的曝光、显影、蚀刻等图案化方法制成微小的组件，配合这些组件经由电性转换而得到欲侦测的信号，如压力传感器、流量传感器、加速度计、陀螺仪等。微机电系统已经普遍应用在多个领域，如医学、汽车、手机、卫星定位系统(GPS)等。微机电系统通过整合电子、电机、机械、材料、化工等各领域的知识，以目前半导体技术制造各种微细加工技术，可将微机电组件设置于芯片的表面上，并以保护罩或底胶进行封装保护，而得到微机电封装结构，且微机电系统也应用于光电、通信及生物科技等领域，将电子组件微小化，可大幅缩小电子组件的体积、并且提高系统效率，以降低生产成本。此外，微机电组件芯片不同于传统封装体的芯片，其表面组件容易因外界因素损坏而造成产品可靠度问题，故微机电封装占整体的生产成本50～95％，因而微机电组件的封装为一技术瓶颈。且随着现今电子产品微小化的需求，亟须提供一种大幅缩小系统体积的封装结构。
参阅图1，其为现有半导体封装件1的剖面示意图，如图1所示，该半导体封装件1包含微机电芯片10、盖体12、半导体芯片14、保护胶体18以及基板16，其中，盖体12通过封盖该微机电芯片10以保护微机电组件13免于受外在环境的湿气、灰尘等因素干扰。此外，通过利用第一焊线11a电性连接该微机电芯片10的该导电垫102和该半导体芯片14的第一导电垫142；第二焊线11b则电性连接该半导体芯片14的第二导电垫144与基板的焊垫162。然而，该现有半导体封装件1的微机电芯片10和半导体芯片14并排设于基板16上导致该保护胶体18体积无法缩小，无法达到目前科技所需求的轻、薄、短、小的要求。
因此，如何克服现有技术的种种问题，实为一重要课题。
发明内容
为解决上述现有技术的种种问题，本发明的主要目的在于提出半导体封装件及其制法，可缩小半导体封装件的尺寸。
本发明所提供的半导体封装件包括：微机电芯片；设于该微机电芯片上的盖体；设于该盖体上的电子组件，且该电子组件具有多个第一连接垫和第二连接垫；用以电性连接该第一连接垫与该微机电芯片的多个第一导电组件；分别形成于该第二连接垫上的多个第二导电组件；以及形成于该微机电芯片上的保护胶体，以包覆该盖体、电子组件、第一导电组件及第二导电组件，且该第二导电组件外露出该保护胶体。
本发明还提供一种半导体封装件的制法，包括下列步骤：提供一具有多个微机电组件的晶片，且该晶片上设有对应封盖该微机电组件的盖体；于该盖体上设置具有多个第一连接垫和第二连接垫的电子组件；以多个第一导电组件电性连接该第一连接垫和晶片，并于该第二连接垫上形成第二导电组件；以及于该晶片上形成保护胶体，以包覆该盖体、电子组件、第一导电组件及第二导电组件，且该第二导电组件外露出该保护胶体。
由上可知，本发明以堆栈方式形成半导体封装件，将该电子组件设置于盖体上，且该电子组件上具有多个第一连接垫与该第二连接垫，而于该第一连接垫上形成第一导电组件，并电性连接该微机电芯片。另外，于该第二连接垫上形成第二导电组件，并令其外露出保护胶体。因此，本发明的半导体封装件为一高集成化的封装件，不仅缩小半导体封装件体积，并提高单位面积的利用率。
附图说明
图1为现有半导体封装件的剖面示意图；
图2A至图2F为本发明第一实施例的半导体封装件的制法示意图，其中，图2E’为形成线路增层结构的示意图，图2F’用于显示电子组件未错位伸出该盖体外；
图3A至图3C为本发明第二实施例的半导体封装件的制法示意图；以及
图4为本发明第三实施例的半导体封装件的示意图。
主要组件符号说明
1                  半导体封装件
10，20’           微机电芯片
12，22             盖体
13，23             微机电组件
14，24             半导体芯片
16                 基板
18                 保护胶体
11a                第一焊线
11b                第二焊线
102                导电垫
142                第一导电垫
144                第二导电垫
162                焊垫
20                 晶片
242                第一连接垫
244                第二连接垫
25a                第一导电组件
25b，25b’，25b”  第二导电组件
26                 保护胶体
262                顶面
27                 拒焊层
270                开口
28                 焊球
29                 线路增层结构
290                介电层
291                线路
2901               介电层开口。
具体实施方式
以下借由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。
须知，本说明、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此书所附图式所绘示的结构技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“二”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，也当视为本发明可实施的范畴。
第一实施例
以下即配合图2A至图2F详细说明本发明所揭露的半导体封装件及其制法。
如图2A所示，提供一具有多个微机电组件23的晶片20，且该晶片20上设有对应封盖该微机电组件23的盖体22，而该盖体22为玻璃、硅、金属、陶瓷或环氧树脂的材质，但不以此为限。该盖体22可经由一连着剂如玻璃融块或胶体等或经由阳极接合、共晶接合或硅融合接合等方式连接至该晶片20上。该盖体接合后其空腔(cavity)可以抽成真空以形成真空密封(hermeticity)或非真空密封(non-hermeticity)。
如图2B所示，通过于该盖体22上以错位的方式设置电子组件，如特定应用集成电路芯片(ASIC)的半导体芯片24，但不限定为特定应用集成电路芯片(ASIC)，于其它实施例可是其它主动组件、被动组件或其它电子组件。且该半导体芯片24具有多个第一连接垫242和第二连接垫244。接着，于该第一连接垫242和第二连接垫244上对应形成第一导电组件25a和第二导电组件25b，其中，该第一导电组件25a电性连接至该晶片20上。在本实施例中，该第二导电组件25b为焊块，例如通过植球机植接于该第二连接垫244上的多个堆栈的焊球。当然，该第二导电组件25b也可为单颗体积较大的焊球。于其它实施例第二导电组件25b也可是通过网版印刷锡膏至第二连接垫244上。于其它实施例第二导电组件25b也可是通过焊线机形成多个金属凸块至第二连接垫244上，其整体高度不大于100μm。上述的实施方式不限于此，其它具有相同实施功效的方式皆包含在内。
如图2C及图2D所示，于该晶片20上形成保护胶体26，以包覆该盖体22、半导体芯片24、第一导电组件25a及第二导电组件25b，且该第二导电组件25b外露出该保护胶体26。举例而言，可研磨该保护胶体26的顶面262以外露出该第二导电组件25b。该保护胶体26内可以包含吸湿剂以吸除封装结构的湿气，增加封装体的可靠度。该保护胶体26更可以是硅胶胶体、环氧树脂胶膜(epoxy film)、干膜(dry film)、粉状环氧树脂(powderepoxy)、液态胶体或其它可达到相同功效的物体。该保护胶体26是由转注成型(transfer molding)、压缩成型(compression molding)或点胶形成或其它同等工法形成。在模压成型过程中，模压的模具更可以有一层热释放胶膜(thermal release film)防止胶体粘附于模具上。
如图2E所示，还包括于该保护胶体26上形成拒焊层27，且该拒焊层27具有对应外露出该第二导电组件25b的开口270，以及于该开口270中植接焊球28，以电性连接至该第二导电组件25b。
另一实施例也可如图2E’所示，于该保护胶体26上形成线路增层结构29，该线路增层结构29具有介电层290、形成于该介电层290中并电性连接该第二导电组件25b的线路291，且该介电层290具有介电层开口2901，以外露该部分线路291。该介电层可以是双层结构，即先在保护胶体26上先覆盖上第一介电层，于此实施例中第一介电层是聚醯亚胺(polyimide，PI)，但其它实施例第一介电层可以是环苯丁烯(Bis-Benzo-Cyclo-Butene，BCB)、绿漆(solder mask)、油墨或其它可以达到相同功效的材质。在形成第一介电层后，于第一介电层对应该第二导电组件25b部份开口，以暴露第二导电组件25b，之后再于第一介电层上形成图案化线路291并电性连接至该第二导电组件25b。接着，在图案化线路291上覆盖第二介电层并形成介电层开口2901暴露出部份线路以形成焊垫，该第二介电层可以是环苯丁烯(Bis-Benzocyclobutene，BCB)、聚醯亚胺(polyimide，PI)、绿漆(solder mask)、油墨或其它可以达到相同功效的材质。接着最后，于该介电层开口2901的焊垫上经由植球机植接焊球28。另一较佳实施例也可以是利用网版印刷锡膏再经由回焊形成焊球或经由电镀工艺形成电镀凸块。于另一实施例也可以利用焊线机利用烧结直接形成凸块。于另一实施例该焊球28也可以是焊针。
最后，如接续图2E的图2F所示，进行切单元作业，以切割该保护胶体26，以形成多个分离的半导体封装件，其中，该晶片20即被切割为多个微机电芯片20’，各该微机电芯片20’具有微机电组件。
此外，图2F’的结构大致与上述图2F所揭露的半导体封装件相同，其不同处在于半导体芯片24并未错位伸出该盖体22。
第二实施例
请参阅图3A至图3C，其为本发明第二实施例的半导体封装件的制法示意图。本实施例与第一实施例的差异仅在于第二导电组件改为焊线形式。
如图3A所示，其接续图2B，通过于第二连接垫244上形成如焊线的第二导电组件25b’，该焊线的一端可接置于该盖体22上。该焊线经由焊线机连接于该第二连接垫244后，垂直拉伸约100μm以内的高度后，再连接至该盖体22上。该焊线的垂直拉伸高度是由各不同的实施方式决定，但整体不超过100μm的高度。
如图3B所示，于该晶片20上形成保护胶体26，并外露出该第二导电组件25b’，例如通过研磨的方式截断该焊线。
如图3C所示，直到植接完焊球28后，切割该保护胶体26，以得到多个分离的半导体封装件。较佳者，该分离后的封装件，该整体封装体的宽度为该微机电芯片20’的宽度的1～1.2倍。
第三实施例
请参阅图4，其显示本发明第三实施例的半导体封装件，本实施例与第一实施例的差异仅在于第二导电组件25b”改为金属柱形式。
根据前述的制法，本发明还提供一种半导体封装件，其包括：微机电芯片20’；盖体22，其设于该微机电芯片20’上；如半导体芯片24的电子组件，其设于该盖体22上，其中，该半导体芯片24具有多个第一连接垫242和第二连接垫244；多个第一导电组件25a，其形成于该第一连接垫242上，并电性连接该微机电芯片20’；多个第二导电组件25b，25b’，25b”，其分别形成于该第二连接垫244上；以及保护胶体26，其形成于该微机电芯片20’上，以覆盖该盖体22、半导体芯片24、第一导电组件25a及第二导电组件25b，25b’，25b”，且该第二导电组件25b，25b’，25b”外露出该保护胶体26，其中，该半导体芯片24可以错位方式设于该盖体22上。
本发明的半导体封装件还可包括拒焊层27，其形成于该保护胶体26上，且该拒焊层27具有对应外露出该第二导电组件25b，25b’，25b”的开口270。此外，还包括焊球28，其设置于该开口270中，以电性连接至该第二导电组件25b，25b’，25b”。
或者，该半导体封装件包括形成于该保护胶体26上的线路增层结构29，该线路增层结构29具有介电层290、形成于该介电层290中并电性连接该第二导电组件25b，25b’，25b”的线路291，且该介电层290具有介电层开口2901，以外露该部分线路291。此外，还包括焊球28，其设置于该介电层开口2901中。
前述的该第一导电组件25a为焊线；该第二导电组件25b，25b’，25b”为焊块、经截断的焊线、或金属柱。
由上可知，本发明以堆栈方式形成半导体封装件，将该电子组件设置于盖体上，且该电子组件上具有该第一连接垫与该第二连接垫，而于该第一连接垫上形成第一导电组件，并电性连接该微机电芯片。另外，于该第二连接垫上形成第二导电组件，并令其外露出保护胶体。
上述该些实施例仅例示性说明本发明的功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述该些实施例进行修饰与改变。此外，在上述该些实施例中的组件的数量仅为例示性说明，也非用于限制本发明。因此本发明的权利保护范围，应如权利要求书所列。

Claims (14)

1.一种半导体封装件，包括：
微机电芯片；
盖体，其设于该微机电芯片上；
电子组件，其设于该盖体上，并具有多个第一连接垫和第二连接垫；
多个第一导电组件，其用以电性连接该第一连接垫与该微机电芯片；
多个第二导电组件，其分别形成于该第二连接垫上；以及
保护胶体，其形成于该微机电芯片上，以覆盖该盖体、电子组件、第一导电组件及第二导电组件，且该第二导电组件外露出该保护胶体。
2.根据权利要求1所述的半导体封装件，其特征在于，该半导体封装件还包括形成于该保护胶体上的线路增层结构，该线路增层结构具有焊垫。
3.根据权利要求1所述的半导体封装件，其特征在于，该第二导电组件为金属柱、焊块或焊线。
4.根据权利要求1所述的半导体封装件，其特征在于，该电子组件以错位方式设于该盖体上。
5.根据权利要求1所述的半导体封装件，其特征在于，该第二导电组件高度小于100μm。
6.根据权利要求1所述的半导体封装件，其特征在于，该电子组件为特定应用集成电路芯片。
7.一种半导体封装件的制法，包括下列步骤：
提供一具有多个微机电组件的晶片，且该晶片上设有对应封盖该微机电组件的盖体；
于该盖体上设置具有多个第一连接垫和第二连接垫的电子组件；
以多个第一导电组件电性连接该第一连接垫和晶片，并于该第二连接垫上形成第二导电组件；以及
于该晶片上形成保护胶体，以覆盖该盖体、电子组件、第一导电组件及第二导电组件，且该第二导电组件外露出该保护胶体。
8.根据权利要求7所述的半导体封装件的制法，其特征在于，该制法还包括于该保护胶体上形成具有焊垫的线路增层结构。
9.根据权利要求7所述的半导体封装件的制法，其特征在于，该制法还包括切割包含该保护胶体的晶片，以形成多个分离的半导体封装件。
10.根据权利要求7所述的半导体封装件的制法，其特征在于，第二导电组件为金属柱、焊块或焊线。
11.根据权利要求7所述的半导体封装件的制法，其特征在于，通过研磨该保护胶体顶面以外露出该第二导电组件。
12.根据权利要求7所述的半导体封装件的制法，其特征在于，该电子组件以错位方式设于该盖体上。
13.根据权利要求7所述的半导体封装件的制法，其特征在于，该第二导电组件高度小于100μm。
14.根据权利要求7所述的半导体封装件的制法，其特征在于，该电子组件为特定应用集成电路芯片。
CN201110319699.4A 2011-09-22 2011-10-13 半导体封装件及其制法 Active CN103011050B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW100134079A TWI431732B (zh) 2011-09-22 2011-09-22 半導體封裝件及其製法
TW100134079 2011-09-22

Publications (2)

Publication Number Publication Date
CN103011050A true CN103011050A (zh) 2013-04-03
CN103011050B CN103011050B (zh) 2015-07-15

Family

ID=47910365

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110319699.4A Active CN103011050B (zh) 2011-09-22 2011-10-13 半导体封装件及其制法

Country Status (3)

Country Link
US (1) US8525324B2 (zh)
CN (1) CN103011050B (zh)
TW (1) TWI431732B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347320A (zh) * 2013-07-31 2015-02-11 亚德诺半导体集团 Mems开关设备和制造方法
CN105470212A (zh) * 2014-09-26 2016-04-06 意法半导体(马耳他)有限公司 用于半导体器件的封装及其组装方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013100388B4 (de) * 2013-01-15 2014-07-24 Epcos Ag Bauelement mit einer MEMS Komponente und Verfahren zur Herstellung
US9856136B2 (en) 2013-06-05 2018-01-02 Intel Deutschland Gmbh Chip arrangement and method for manufacturing a chip arrangement
US9470593B2 (en) * 2013-09-12 2016-10-18 Honeywell International Inc. Media isolated pressure sensor
US9315378B2 (en) * 2014-08-12 2016-04-19 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using wire bonding
US9403674B2 (en) * 2014-08-12 2016-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for packaging a microelectromechanical system (MEMS) wafer and application-specific integrated circuit (ASIC) dies using through mold vias (TMVs)
CN106531757B (zh) * 2016-12-28 2019-06-11 歌尔股份有限公司 Mems环境传感器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US7322239B2 (en) * 2004-12-21 2008-01-29 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
US20080178463A1 (en) * 2002-07-03 2008-07-31 Sony Corporation Modular board device, high frequency module, and method of manufacturing the same
CN101638211A (zh) * 2008-08-01 2010-02-03 财团法人工业技术研究院 整合型立体堆叠封装结构及其制造方法
CN102157512A (zh) * 2009-11-30 2011-08-17 精材科技股份有限公司 芯片封装体及其形成方法
CN102153045A (zh) * 2010-02-12 2011-08-17 矽品精密工业股份有限公司 具微机电元件的封装结构及其制法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7423336B2 (en) * 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
JP2005332896A (ja) * 2004-05-19 2005-12-02 Oki Electric Ind Co Ltd 半導体装置、チップサイズパッケージ、半導体装置の製造方法、及びチップサイズパッケージの製造方法
WO2008079887A2 (en) * 2006-12-21 2008-07-03 Analog Devices, Inc. Stacked mems device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
US20080178463A1 (en) * 2002-07-03 2008-07-31 Sony Corporation Modular board device, high frequency module, and method of manufacturing the same
US7322239B2 (en) * 2004-12-21 2008-01-29 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
CN101638211A (zh) * 2008-08-01 2010-02-03 财团法人工业技术研究院 整合型立体堆叠封装结构及其制造方法
CN102157512A (zh) * 2009-11-30 2011-08-17 精材科技股份有限公司 芯片封装体及其形成方法
CN102153045A (zh) * 2010-02-12 2011-08-17 矽品精密工业股份有限公司 具微机电元件的封装结构及其制法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347320A (zh) * 2013-07-31 2015-02-11 亚德诺半导体集团 Mems开关设备和制造方法
CN104347320B (zh) * 2013-07-31 2018-02-13 亚德诺半导体集团 Mems开关设备和制造方法
CN105470212A (zh) * 2014-09-26 2016-04-06 意法半导体(马耳他)有限公司 用于半导体器件的封装及其组装方法
CN105470212B (zh) * 2014-09-26 2019-01-01 意法半导体(马耳他)有限公司 用于半导体器件的封装及其组装方法

Also Published As

Publication number Publication date
TWI431732B (zh) 2014-03-21
US20130075888A1 (en) 2013-03-28
CN103011050B (zh) 2015-07-15
TW201314846A (zh) 2013-04-01
US8525324B2 (en) 2013-09-03

Similar Documents

Publication Publication Date Title
CN103011050B (zh) 半导体封装件及其制法
US7419853B2 (en) Method of fabrication for chip scale package for a micro component
US10351419B2 (en) Integrated package containing MEMS acoustic sensor and pressure sensor
US6140144A (en) Method for packaging microsensors
CN102241388B (zh) Mems圆片级三维混合集成封装结构及方法
US20110115036A1 (en) Device packages and methods of fabricating the same
US20070222008A1 (en) Method for manufacturing plastic packaging of mems devices and structure thereof
WO2017123398A1 (en) Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
CN101355063B (zh) 电子装置以及制造电子装置的方法
US20110133297A1 (en) Semiconductor component and method for producing semiconductor components
CN101903286A (zh) 用于制造传感器用的罩形晶片的方法
KR20160130134A (ko) 중공 캐비티를 구비한 반도체 패키징 공정
CN103968886A (zh) 一种多自由度微传感器模块及其封装
CN108074875A (zh) 半导体器件封装及制造其之方法
US11245977B2 (en) Electric component with sensitive component structures and method for producing an electric component with sensitive component structures
KR100747611B1 (ko) 미소소자 패키지 및 그 제조방법
TWI538113B (zh) 微機電晶片封裝及其製造方法
CN103208467A (zh) 内嵌封装体的封装模块及其制造方法
TWI689015B (zh) 電子封裝件及其製法
CN218958893U (zh) 低成本空腔滤波器模组、电路及电子产品
WO2015153296A1 (en) Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
WO2015009702A1 (en) Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
CN111003682A (zh) 电子封装件及其制法
KR101708531B1 (ko) 신뢰성있는 웨이퍼레벨 본딩을 위한 캡 웨이퍼 범프 구조물 및 그 제조 방법
CN203373144U (zh) 微电子机械系统芯片的封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant