CN102947927B - 半导体集成电路装置的检查方法及半导体集成电路装置 - Google Patents

半导体集成电路装置的检查方法及半导体集成电路装置 Download PDF

Info

Publication number
CN102947927B
CN102947927B CN201180029805.3A CN201180029805A CN102947927B CN 102947927 B CN102947927 B CN 102947927B CN 201180029805 A CN201180029805 A CN 201180029805A CN 102947927 B CN102947927 B CN 102947927B
Authority
CN
China
Prior art keywords
integrated circuit
distribution
rectifier cell
circuit layer
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201180029805.3A
Other languages
English (en)
Other versions
CN102947927A (zh
Inventor
中村共则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Publication of CN102947927A publication Critical patent/CN102947927A/zh
Application granted granted Critical
Publication of CN102947927B publication Critical patent/CN102947927B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0817—Thyristors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明是在相互层叠的集成电路层10及20上分别形成多个检查用整流元件部15及25。多个检查用整流元件部15(25)连接于多个连接用端子14(24)的各个与正电源配线13a(23a)及接地配线13b(23b)之间，且包含整流元件15a,15b(25a,25b)并通过电流发光。将多个连接用端子14及24相互电连接之后，在正电源配线13a(或接地配线13b)与接地配线23b(或正电源配线23a)之间施加偏置电压，基于检查用整流元件部25的发光，检查连接用端子14及24的连接状态。由此，可以每层叠一层便在短时间内检查在厚度方向上层叠多个集成电路层而成的半导体集成电路装置有无层间连接不良。

Description

半导体集成电路装置的检查方法及半导体集成电路装置
技术领域
本发明涉及半导体集成电路装置的检查方法及半导体集成电路装置。
背景技术
专利文献1中公开了具有接合母芯片与子芯片而成的所谓的chip-on-chip构造的半导体装置。母芯片和子芯片的电源部以及接地部电分离。在各芯片的接地配线与信号配线之间、以及电源配线与信号配线之间反方向地连接有二极管（保护二极管或寄生二极管）。检查信号连接凸点间的接合的好坏时，分别使测试探针接触母芯片的信号连接凸点、以及用于将接地电位供给至子芯片的接地连接凸点来施加检查电压，检查是否形成有经由二极管的电路。
在专利文献2中公开了层叠多个芯片而构成的层叠模块相关的技术。该层叠模块具有层叠的多个芯片、以及配置于该多个芯片的下方的基板。各芯片在其上表面具有安装用焊盘以及检查用导通焊盘，在其下表面具有安装用端子、与检查用导通焊盘电连接的检查用导通端子、以及与检查用导通端子邻接的检查信号用端子。在基板的上表面配置有与芯片下表面的检查用导通端子接合的检查用接合部，在基板的下表面配置有安装用端子以及检查用导通端子。在该层叠模块中，将已安装的芯片的检查用焊盘与层叠的芯片的检查用端子接合，从与检查用焊盘电性导通的已安装的芯片的检查用端子输入检查用信号进行导通检查。
在专利文献3中公开了分别包含多个内存模块作为内存子系统的内存系统相关的技术。该内存系统具备：层叠于IO（input/output，输入输出管理）芯片上的多个DRAM（Dynamic RandomAccess Memory，动态随机存取内存）芯片、以及将各DRAM芯片与IO芯片连接的贯通电极，在IO芯片中将系统数据信号与各DRAM芯片内的内部数据信号相互转换。
在专利文献4中，公开了与利用发光显微镜等检测到的反应部位推断作为反应的主要原因的不良位置的CAD（ComputerAided Design，计算器辅助设计）工具等程序、以及使用该程序的不良分析方法相关的技术。在该不良分析方法中，通过检测形成于电路内的晶体管的发光，限定电路的故障部位。
现有技术文献
专利文献
专利文献1：日本专利特开2001-135778号公报
专利文献2：日本专利特开2004-281633号公报
专利文献3：日本专利特开2004-327474号公报
专利文献4：日本专利特开2003-86689号公报
发明内容
发明要解决的问题
目前，半导体集成电路的微细化技术已明显进步，但进一步微细化逐渐变得困难。因此，为了进一步提高电路的集成密度，正在开发在厚度方向上层叠多个形成有集成电路的基板或层而成的半导体集成电路装置。该半导体集成电路装置必需在多个集成电路层间进行信号的输受，因而在各集成电路层之间包含凸点电极等电连接用端子。
在这样的半导体集成电路装置中，各集成电路层的集成电路规模越大，用于将集成电路层彼此连接的连接用端子的数量越多。因此，产生连接不良的机率增大，因此对连接用端子的导通检查必不可少。尤其，若可以每层叠一层便进行导通检查，则可有效地防止在具有连接不良部位的集成电路层上层叠新的集成电路层的浪费。
然而，在如专利文献1中所公开的方法那样针对每个连接用端子进行探测的方法中，在半导体集成电路装置包含多个连接用端子的情况下，检查需要很长时间与工夫。另外，有可能因探测而在焊盘表面产生损伤或污垢，从而产生连接不良，因此难以每层叠一层便进行导通检查的连续式检查。
本发明的目的在于提供一种可以每层叠一层便在短时间内检查在厚度方向上层叠多个集成电路层而成的半导体集成电路装置的层间连接有无不良的检查方法以及半导体集成电路装置。
解决问题的技术手段
本发明的一个实施方式所涉及的半导体集成电路装置的检查方法的特征在于：所述半导体集成电路装置是在厚度方向上层叠多个集成电路层而成的半导体集成电路装置，所述多个集成电路层分别包含：具有表面及背面的支撑层、形成于该支撑层的表面的半导体元件组、以及包含形成于该支撑层的表面的第1配线的配线层，并且
在制作一个集成电路层时，在表面形成多个第1检查用整流元件部，所述多个第1检查用整流元件部连接于用于电连接于另一个集成电路层的多个连接用端子的各个与第1配线之间，且包含整流元件，并通过电流发光，
在制作另一个集成电路层时，在表面形成多个第2检查用整流元件部，并且在第1及第2检查用整流元件部上的配线层上设置配线密度小于其它区域的光透过区域，所述多个第2检查用整流元件部连接于用于电连接于一个集成电路层的多个连接用端子的各个与第1配线之间，且包含整流元件，并通过电流发光，
在将另一个集成电路层层叠于一个集成电路层上时，使该另一个集成电路层的背面与一个集成电路层相对，
将一个集成电路层的多个连接用端子与另一个集成电路层的多个连接用端子相互电连接之后，经由一个集成电路层的第1配线与另一个集成电路层的第1配线而对第1及第2检查用整流元件部施加偏置电压，
基于在另一个集成电路层的表面侧，通过光透过区域所观察的第2检查用整流元件部的发光，检查一个集成电路层的多个连接用端子与另一个集成电路层的多个连接用端子的连接状态。
在该半导体集成电路装置的检查方法中，在制作一个集成电路层时，将第1检查用整流元件部连接于多个（层间）连接用端子的各个与第1配线之间。同样地，在制作另一个集成电路层时，将第2检查用整流元件部连接于多个（层间）连接用端子的各个与第1配线之间。这些第1及第2检查用整流元件部包含整流元件，并接受电流的供给而发光。另外，在检查用整流元件部中，可以是整流元件本身发光，也可以是与整流元件分开设置的发光元件发光。
而且，经由例如凸点等将上述一个集成电路层的多个连接用端子与上述另一个集成电路层的多个连接用端子相互电连接之后，经由一个集成电路层的配线与另一个集成电路层的配线，对第1及第2检查用整流元件部施加偏置电压。此时，在一个集成电路层的连接用端子与另一个集成电路层的连接用端子良好地连接的情况下，构成电流路径：一个集成电路层的第1配线~第1检查用整流元件部~一个集成电路层的连接用端子~另一个集成电路层的连接用端子~第2检查用整流元件部~另一个集成电路层的第1配线，因此第1及第2检查用整流元件部发光。而且，可以通过配线层的光透过区域观察第2检查用整流元件部的发光。然而，在一个集成电路层的连接用端子与另一个集成电路层的连接用端子产生连接不良的情况下，上述电流路径被连接用端子间切断，因此第1及第2检查用整流元件部不发光，或未达到特定的发光量。
即，根据上述的半导体集成电路装置的检查方法，基于第2检查用整流元件部的发光，可以检查一个集成电路层的多个连接用端子与另一个集成电路层的多个连接用端子的连接状态。因此，通过统一观察有无与多个连接用端子的各个相对应的发光，可容易地判断有无连接不良，从而可以每层叠一层集成电路层便在短时间内检查有无连接不良。
另外，半导体集成电路装置的检查方法的特征还在于：第1及第2检查用整流元件部还包含与整流元件串联的发光元件。或者，半导体集成电路装置的检查方法的特征还在于：第1及第2检查用整流元件部的整流元件通过电流发光。根据这些构成中的任一构成，可较佳地实现上述第1及第2检查用整流元件部。
另外，半导体集成电路装置的检查方法的特征还在于：在一个集成电路层及另一个集成电路层的至少一者上进一步形成电压施加部，所述电压施加部通过来自该半导体集成电路装置的外部的能量输入而产生偏置电压。由此，无须利用探测就可以进行偏置电压的施加，因此可进一步减少检查时的探测次数（或不进行探测）。此情况下，电压施加部还可包含通过来自该半导体集成电路装置的外部所照射的光而产生电动势的光电转换元件。由此，可较佳地实现电压施加部。
另外，半导体集成电路装置的检查方法的特征还在于：一个集成电路层的第1配线是为了将电源电压供给至半导体元件组而形成于支撑层的表面上的正电源配线及接地配线中的一方的配线；另一个集成电路层的第1配线是为了将电源电压供给至半导体元件组而形成于支撑层的表面上的正电源配线及接地配线中的另一方的配线；在制作一个集成电路层时，相对于一方的配线反方向地连接多个第1检查用整流元件部的整流元件；在制作另一个集成电路层时，相对于另一方的配线反方向地连接多个第2检查用整流元件部的整流元件。
在该检查方法中，在一个集成电路层中，相对于正电源配线及接地配线中的一方的配线反方向地连接第1检查用整流元件部的整流元件，因而在通常的动作时，电流未流至第1检查用整流元件部。同样地，在另一个集成电路层中，相对于正电源配线及接地配线中的另一方的配线反方向地连接第2检查用整流元件部的整流元件，因而在通常的动作时，电流也未流至第2检查用整流元件部。而且，在检查时，在一个集成电路层的上述一方的配线与另一个集成电路层的上述另一方的配线之间，对第1及第2检查用整流元件部施加成为正向（即，与通常的动作时的电源电压正负相反）的检查用电压，由此可将电流供给至第1及第2检查用整流元件部并使其发光。因此，根据该检查方法，可利用现有的电源配线及接地配线检查有无层间连接不良。但是，多个集成电路层的第1配线也可以被设置成独立于半导体元件组来用于检查。
本发明的半导体集成电路装置的特征在于：所述半导体集成电路装置是在厚度方向上层叠多个集成电路层而成的半导体集成电路装置，所述多个集成电路层分别包含：具有表面及背面的支撑层、形成于该支撑层的所述表面的半导体元件组、以及包含形成于该支撑层的表面的第1配线的配线层，并且
一个集成电路层包含：
多个连接用端子，其用于电连接于另一个所述集成电路层，以及
多个第1检查用整流元件部，其形成于表面，连接于多个连接用端子的各个与第1配线之间，包含整流元件，并通过电流发光；
另一个集成电路层包含：
多个连接用端子，其用于电连接于一个集成电路层，
多个第2检查用整流元件部，其形成于表面，连接于多个连接用端子的各个与第1配线之间，包含整流元件，并通过电流发光，以及
光透过区域，其设置于第1及第2检查用整流元件部上的配线层，且配线密度小于其它区域；
另一个集成电路层的背面与一个集成电路层相互相对，
一个集成电路层的多个连接用端子与另一个集成电路层的多个连接用端子相互电连接，
半导体集成电路装置还包含电压施加部，其通过一个集成电路层的第1配线与另一个集成电路层的第1配线而对第1及第2检查用整流元件部施加偏置电压。
在该半导体集成电路装置中，一个集成电路层包含连接于多个（层间）连接用端子的各个与配线之间的第1检查用整流元件部。同样地，另一个集成电路层包含连接于多个（层间）连接用端子的各个与配线之间的第2检查用整流元件部。这些第1及第2检查用整流元件部包含整流元件，并接受电流的供给而发光。
而且，上述一个集成电路层的多个连接用端子与上述另一个集成电路层的多个连接用端子经由例如凸点等而相互电连接。进而，电压施加部通过一个集成电路层的配线与另一个集成电路层的配线，对第1及第2检查用整流元件部施加偏置电压。此时，在一个集成电路层的连接用端子与另一个集成电路层的连接用端子良好地连接的情况下，如上述的检查方法中所说明那样，第1及第2检查用整流元件部发光。而且，可以通过配线层的光透过区域观察第2检查用整流元件部的发光。然而，在一个集成电路层的连接用端子与另一个集成电路层的连接用端子产生连接不良的情况下，第1及第2检查用整流元件部不发光。
即，根据上述的半导体集成电路装置，基于第2检查用整流元件部的发光，可检查一个集成电路层的多个连接用端子与另一个集成电路层的多个连接用端子的连接状态。因此，通过统一观察有无与多个连接用端子的各个相对应的发光，可容易地判断有无连接不良，因此可以每层叠一层集成电路层便在短时间内检查有无连接不良。
另外，半导体集成电路装置的特征还在于：第1及第2检查用整流元件部还包含与整流元件串联的发光元件。或者，半导体集成电路装置的特征还在于：第1及第2检查用整流元件部的整流元件通过电流发光。根据这些构成的任一构成，可较佳地实现上述的第1及第2检查用整流元件部。
另外，半导体集成电路装置的特征还在于：电压施加部设置于一个集成电路层及另一个集成电路层的至少一者，通过来自该半导体集成电路装置的外部的能量输入而产生偏置电压。由此，无须利用探测就可进行偏置电压的施加，因此可进一步减少检查时的探测次数（或不进行探测）。此情况下，电压施加部还可包含通过来自该半导体集成电路装置的外部所照射的光而产生电动势的光电转换元件。由此，可较佳地实现电压施加部。
另外，半导体集成电路装置的特征还在于：一个集成电路层的第1配线是为了将电源电压供给至半导体元件组而形成于支撑层的表面上的正电源配线及接地配线中的一方的配线；另一个集成电路层的第1配线是为了将电源电压供给至半导体元件组而形成于支撑层的表面上的正电源配线及接地配线中的另一方的配线；多个第1检查用整流元件部的整流元件相对于一方的配线反方向地连接；多个第2检查用整流元件部的整流元件相对于另一方的配线反方向地连接。
在该半导体集成电路装置中，在一个集成电路层中，第1检查用整流元件部的整流元件相对于正电源配线及接地配线中的一方的配线反方向地连接，因而在通常的动作时，电流未流至第1检查用整流元件部。同样地，在另一个集成电路层中，第2检查用整流元件部的整流元件相对于正电源配线及接地配线中的另一方的配线反方向地连接，因而在通常的动作时，电流也未流至第2检查用整流元件部。而且，在检查时，在一个集成电路层的上述一方的配线与另一个集成电路层的上述另一方的配线之间，对第1及第2检查用整流元件部施加成为正向（即，与通常的动作时的电源电压正负相反）的检查用电压，由此可将电流供给至第1及第2检查用整流元件部并使其发光。因此，根据该半导体集成电路装置，可利用现有的电源配线及接地配线检查有无层间连接不良。其中，多个集成电路层的第1配线也可以被设置成独立于半导体元件组来用于检查。
发明的效果
根据本发明，可以每层叠一层便在短时间内检查有无在厚度方向上层叠多个集成电路层而成的半导体集成电路装置的层间连接不良。
附图说明
图1是表示本发明的半导体集成电路装置的第1实施方式的构成的剖面图。
图2是表示检查用整流元件部的构成的图。
图3是表示半导体集成电路装置的检查方法的流程图。
图4是表示检查用整流元件部的构成的图。
图5是表示检查用整流元件部的构成的图。
图6是表示检查用整流元件部的构成的图。
图7是表示作为第2实施方式的半导体集成电路装置的构成的剖面图。
图8是表示作为第3实施方式的半导体集成电路装置的构成的剖面图。
图9是表示作为第4实施方式的半导体集成电路装置的构成的剖面图。
图10是表示作为第5实施方式的半导体集成电路装置的构成的剖面图。
图11是表示作为第6实施方式的电源配线及接地配线的构成的图。
图12是表示作为第7实施方式的电压施加部的构成的图。
图13是表示作为第8实施方式的检查装置的构成的图。
图14是表示作为第9实施方式的检查装置的构成的图。
具体实施方式
以下，参照附图详细说明本发明的半导体集成电路装置的检查方法以及半导体集成电路装置的实施方式。另外，在附图说明中对相同的要素附上相同的符号，并省略重复的说明。
（第1实施方式）
图1是表示半导体集成电路装置的第1实施方式的构成的剖面图。如图1所示，本实施方式的半导体集成电路装置1A是在厚度方向上层叠第1集成电路层10与第2集成电路层20而成。另外，在本实施方式中，以集成电路层10所具有的半导体基板11的表面（器件形成面）11a与集成电路层20所具有的半导体基板21的背面21b相互相对的方式，将集成电路层10、20相互接合。
集成电路层10包含：具有表面11a及背面11b的半导体基板11、设置于半导体基板11的表面11a的器件层12、设置于器件层12上的配线层13、以及用于电连接于集成电路层20的多个连接用端子（电极）14。同样地，集成电路层20包含：具有表面21a及背面21b的半导体基板21、设置于半导体基板21的表面21a的器件层22、设置于器件层22上的配线层23、以及用于电连接于集成电路层10的多个连接用端子（电极）24。
半导体基板11,21例如由硅构成。半导体基板11,21是集成电路层10,20的支撑层。器件层12,22包含例如由晶体管等多个半导体元件构成的半导体元件组。多个半导体元件是在半导体基板11,21的表面11a,21a上通过离子注入这样的半导体工艺而形成。另外，多个半导体元件也可以通过在半导体基板11,21上半导体晶体外延生长而形成。另外，多个半导体元件也可以通过例如ALD（Atomic Layer Deposition，原子层沈积）这样的未使用离子注入的半导体工艺而形成。
配线层13,23包含用于将器件层12,22中所包含的多个半导体元件相互电连接的多个配线。这些多个配线中除包含将半导体元件彼此连接的信号配线以外，还包含用于对多个半导体元件施加电源电压的正电源配线13a,23a及接地配线13b,23b。这些正电源配线13a,23a及接地配线13b,23b是本实施方式中的第1配线。在本实施方式中，集成电路层10的正电源配线13a及接地配线13b，与集成电路层20的正电源配线23a及接地配线23b是相互独立地配置，在检查时未形成相互的连接。
在配线层23中设置有多个光透过区域23c。多个光透过区域23c设置于位于下述的多个检查用整流元件部15的各个上的配线层23的部分。光透过区域23c的配线密度小于配线层23的其它区域，使来自检查用整流元件部15的光透过至半导体集成电路装置1A的外部。优选为，在该光透过区域23c未形成配线。
多个连接用端子14设置于配线层13上。多个连接用端子24设置于基板21的背面21b上。集成电路层10的多个连接用端子14的各个和集成电路层20的多个连接用端子24的各个都配置于表面11a上及背面21b上相互相对的位置，且经由相互接触而电连接。优选多个连接用端子14,24的各个经由例如凸点电极来构成。
另外，集成电路层10还包含多个第1检查用整流元件部15。多个检查用整流元件部15的各个是形成于器件层12，与信号配线用的多个连接用端子14的各个一对一地对应。多个检查用整流元件部15分别包含整流元件15a及15b。整流元件15a及15b例如是二极管。整流元件15a反方向连接于集成电路层10的正电源配线13a与连接用端子14之间，整流元件15b反方向连接于集成电路层10的接地配线13b与连接用端子14之间。更具体而言，整流元件15a的阴极与正电源配线13a相互连接，整流元件15a的阳极与连接用端子14相互连接。另外，整流元件15b的阳极与接地配线13b相互连接，整流元件15b的阴极与连接用端子14相互连接。另外，在图1中为了容易理解，明确示出了整流元件（二极管）15a,15b的电路符号。
检查用整流元件部15具有用于通过电流发光的构成。这样的构成经由例如整流元件15a及15b本身通过电流发光而较佳地实现。或者，检查用整流元件部15经由还包含分别与整流元件15a及15b串联的2个发光元件而较佳地实现。
集成电路层20还包含多个第2检查用整流元件部25。多个检查用整流元件部25的各个形成于器件层22，与信号配线用的多个连接用端子24的各个一对一地对应。多个检查用整流元件部25分别包含整流元件25a及25b。整流元件25a及25b是例如二极管。整流元件25a反方向连接于集成电路层20的正电源配线23a与连接用端子24之间，整流元件25b反方向连接于集成电路层20的接地配线23b与连接用端子24之间。更具体而言，整流元件25a的阴极与正电源配线23a相互连接，整流元件25a的阳极与连接用端子24经由贯通配线（ThroughSilicon Via：TSV）27而相互连接。另外，整流元件25b的阳极与接地配线23b相互连接，整流元件25b的阴极与连接用端子24经由贯通配线27而相互连接。另外，图1中为了容易理解，明确示出了整流元件（二极管）25a,25b的电路符号。贯通配线27是用于将半导体基板21的表面21a上的配线层23的配线与背面21b上的多个连接用端子24相互连接的配线，在半导体基板21的内部设置有多个。
检查用整流元件部25具有用于通过电流发光的构成。这样的构成经由例如整流元件25a及25b本身通过电流发光而较佳地实现。或者，检查用整流元件部25经由还包含分别与整流元件25a及25b串联的2个发光元件而较佳地实现。
在此，例示具有与整流元件串联的发光元件的检查用整流元件部。图2是表示检查用整流元件部35A的构成的图。该检查用整流元件部35A可与图1所示的检查用整流元件部15及25进行替换。
如图2所示，检查用整流元件部35A包含反方向连接于连接用端子14或24与正电源配线13a或23a之间的整流元件35a、以及相对于该整流元件35a串联的作为发光元件的发光用二极管35c。另外，检查用整流元件部35A包含反方向连接于连接用端子14或24与接地配线13b或23b之间的整流元件35b、以及相对于该整流元件35b串联的作为发光元件的发光用二极管35d。
再次参照图1。集成电路层20为了与进一步层叠于集成电路层20上的集成电路层的电连接，而在配线层23上包含多个连接用端子（电极）26。多个连接用端子26中的一个连接用端子26a与集成电路层20的正电源配线23a电连接。多个连接用端子26中的一个连接用端子26b与集成电路层20的接地配线23b电连接。多个连接用端子26中的一个连接用端子26c经由贯通配线27、连接用端子24及14而与集成电路层10的正电源配线13a电连接。多个连接用端子26中的一个连接用端子26d经由贯通配线27、连接用端子24及14而与集成电路层10的接地配线13b电连接。如此，在本实施方式中，为了相互独立地配设集成电路层10及20的电源系统，而设置连接用端子26a~26d。连接用端子26a~26d与连接于连接用端子26c,26d的贯通配线27构成电压施加部，所述电压施加部用于经由集成电路层10的正电源配线13a（或接地配线13b）与集成电路层20的接地配线23b（或正电源配线23a）对检查用整流元件部15,25施加偏置电压。
半导体集成电路装置1A还包含粘接层7a。粘接层7a设置于集成电路层10与集成电路层20的间隙中，机械地将集成电路层10及集成电路层20接合。另外，该粘接层7a优选为含有可遮蔽来自检查用整流元件部15的光的材料。
对以上所说明的半导体集成电路装置1A的检查方法进行说明。图3是表示该检查方法的流程图。
首先，分别制作集成电路层10及20的各个（集成电路层形成步骤S11）。具体而言，准备用于集成电路层10的半导体基板11，在半导体基板11的表面11a形成器件层12。此时，将半导体元件组与检查用整流元件部15（整流元件15a,15b）一并形成于器件层12。其次，在器件层12上形成配线层13。此时，在配线层13的内部或配线层13上形成用于电连接于集成电路层20的多个连接用端子14、正电源配线13a及接地配线13b。另外，形成用于将整流元件15a连接于连接用端子14与正电源配线13a之间的配线、以及用于将整流元件15b连接于连接用端子14与接地配线13b之间的配线。另外，在该步骤S11中，较优选的是通过进行集成电路层10的动作测试，预先检查器件层12的半导体元件组无异常。
粘接，集成电路层20也与集成电路层10同样地形成。即，准备用于集成电路层20的半导体基板21，在半导体基板21的表面21a形成器件层22。此时，将半导体元件组与检查用整流元件部25（整流元件25a,25b）一并形成于器件层22。其次，在器件层22上形成配线层23。此时，在配线层23的内部或配线层23上形成用于电连接于集成电路层10的多个连接用端子24、正电源配线23a及接地配线23b。另外，形成用于将整流元件25a连接于连接用端子24与正电源配线23a之间的配线以及用于将整流元件25b连接于连接用端子24与接地配线23b之间的配线。另外，在配线层23中，形成多个光透过区域23c。另外，在该步骤S11中，较优选的是通过进行集成电路层20的动作测试，预先检查器件层22的半导体元件组无异常。
粘接，将集成电路层10与集成电路层20相互接合（接合步骤S12）。即，以使半导体基板11的表面11a与半导体基板21的背面21b相互相对的方式，通过粘接层7a将集成电路层10与集成电路层20贴合。同时，通过将集成电路层10的多个连接用端子14的各个与集成电路层20的多个连接用端子24的各个接合，而将这些电连接。另外，在该接合阶段中，集成电路层10,20可以是从晶片分割的单一芯片，也可以是包含多个芯片的集合体，或者是分割前的晶片状态。
粘接，对检查用整流元件部15,25施加偏置电压（第1检查用电压施加步骤S13）。即，使探针接触于连接用端子26b及26c，在集成电路层10的正电源配线13a与集成电路层20的接地配线23b之间，施加使接地配线23b侧成为正电位的检查用的偏置电压。由此，正向的偏置电压被施加于检查用整流元件部15的整流元件15a及检查用整流元件部25的整流元件25b。因此，正向电流流至整流元件15a及25b，若连接用端子14与连接用端子24的连接正常则整流元件15a及25b（或与整流元件15a及25b串联的其它发光元件）发光。该光透过配线层23的光透过区域23c而向半导体集成电路装置1A的外部射出。
粘接，基于在集成电路层20的表面21a侧所观察的检查用整流元件部25的发光，检查集成电路层10的多个连接用端子14与集成电路层20的多个连接用端子24的连接状态（第1检查步骤S14）。具体而言，从集成电路层20的表面21a侧对半导体集成电路装置1A进行拍摄。然后对比拍摄数据中所包含的亮点（检查用整流元件部25的发光）与预先准备的与检查用整流元件部25的发光位置相关的基准数据上的亮点。根据该对比，在应该发光的位置上若检查用整流元件部25未发光的情况下、或者未达到特定的发光量的情况下，判定与该检查用整流元件部25对应的连接用端子24连接不良。
粘接，对检查用整流元件部15,25施加偏置电压（第2检查用电压施加步骤S15）。即，使探针接触于连接用端子26a及26d，在集成电路层10的接地配线13b与集成电路层20的正电源配线23a之间，施加接地配线13b侧成为正电位的检查用的偏置电压。由此，正向的偏置电压被施加于检查用整流元件部15的整流元件15b及检查用整流元件部25的整流元件25a中。因此，正向电流流至整流元件15b及25a，若连接用端子14与连接用端子24的连接正常则整流元件15b及25a（或与整流元件15b及25a）串联的其它发光元件发光。
粘接，根据在集成电路层20的表面21a侧所观察的检查用整流元件部25的发光，检查集成电路层10的多个连接用端子14与集成电路层20的多个连接用端子24的连接状态（第2检查步骤S16）。具体而言，从集成电路层20的表面21a侧对半导体集成电路装置1A进行拍摄。而且，对比拍摄数据中所包含的亮点（检查用整流元件部25的发光）与预先所准备的与检查用整流元件部25的发光位置相关的基准数据上的亮点。根据该对比，在应该发光的位置上检查用整流元件部25未发光的情况下、或者未达到特定的发光量的情况下，判定与该检查用整流元件部25对应的连接用端子24连接不良。
对比拍摄数据与基准数据时，必需使它们的位置对准。因此，依次或同时获取来自检查用整流元件部25的发光影像、以及集成电路层20所包含的集成电路的表面图案影像，在集成电路层20的布局数据与表面图案影像之间进行位置对准即可。另外，也可以仅获取来自检查用整流元件部25的发光影像，对比该发光位置及与发光位置的特征性配置相关的数据来进行位置对准。
在本实施方式的检查方法中，也可以仅进行上述的步骤S13及S14、与步骤S15及S16的组合中的任一组合。换而言之，检查用整流元件部15及25也可分别仅包含整流元件15a及25b，或者也可以分别仅包含整流元件15b及25a。另外，也可以通过将步骤S13中所获得的拍摄数据与步骤S14中所获得的拍摄数据进行比较（或重迭），对比上述比较数据（或重迭数据）与基准数据，来检查有无连接不良。例如在整流元件15a及15b的位置相互靠近的情况下等，通过使来自整流元件15a的光与来自整流元件15b的光对准而进行观察，可提高拍摄数据的可靠度。
一并叙述现有技术的课题与以上说明的本实施方式的半导体集成电路装置1A的检查方法及经由半导体集成电路装置1A而获得的效果。
近年来，为了进一步提高电路的集成密度，正在开发在厚度方向上层叠多个形成有集成电路的基板或层而成的半导体集成电路装置。该半导体集成电路装置在各集成电路层之间包含凸点电极等电性（层间）的连接用端子。各集成电路层的集成电路规模越大则连接用端子的数量越多，因此对连接用端子的导通检查必不可少。另外，较优选的是与半导体集成电路装置的制造平行地对连接不良的原因进行分析，并将其反馈于制造技术中。
然而，半导体集成电路装置完成之后，层间连接用端子藏于层叠构造的内部，从而不易特定连接不良的产生部位。因此，若可以每层叠一层集成电路层便进行层间连接用端子的导通检查，则可特定连接不良的产生部位。进而，可有效地防止在具有连接不良部位的集成电路层上层叠新的集成电路层的浪费。
在上述的本实施方式的半导体集成电路装置1A的检查方法中，通过例如凸点等将集成电路层10的多个连接用端子14与上述集成电路层20的多个连接用端子24相互电连接之后，经由集成电路层10的正电源配线13a（或接地配线13b）与集成电路层20的接地配线23b（或正电源配线23a），对检查用整流元件部15,25施加偏置电压。此时，在集成电路层10的连接用端子14与集成电路层20的连接用端子24良好地连接的情况下，会构成电流路径：集成电路层10的正电源配线13a（或接地配线13b）~检查用整流元件部15~集成电路层10的连接用端子14~集成电路层20的连接用端子24~检查用整流元件部25~集成电路层20的接地配线23b（或正电源配线23a）。
因此，流过该电流路径的电流的大小与，正电源配线13a（或接地配线13b）及接地配线23b（或正电源配线23a）所具有的电阻值、连接用端子14及24的电阻值、以及检查用整流元件部15及25的电阻值的合计而得到的电阻值成反比例。多数情况下，电源配线及接地配线的电阻值明显小于层间连接用端子的电阻值，而且，检查用整流元件部（整流元件）的电阻值为已知。因此，检查用整流元件部25的发光量主要依存于连接用端子14,24的电阻值，若连接用端子14,24为互不连接的状态（即电阻值无限大），则检查用整流元件部25不发光。因此，通过观察有无检查用整流元件部25的发光而检测连接用端子14,24的连接不良，另外通过观察发光量，可以推断连接用端子14与连接用端子24之间的电阻值。
即，根据上述的半导体集成电路装置1A的检查方法及半导体集成电路装置1A，基于检查用整流元件部25的发光，可检查集成电路层10的多个连接用端子14与集成电路层20的多个连接用端子24的连接状态。因此，通过统一观察有无与多个连接用端子14,24的各个相对应的发光，可容易地判断有无连接不良，因此与现有技术中通过探测逐次地检查多个端子的方法相比，可每层叠一层集成电路层便在短时间内检查有无连接不良。
另外，在层叠3层以上的集成电路层的情况下，若每层叠一层集成电路层便进行利用探测的检查，则焊盘的损伤或凹凸、污垢等会在之后的层叠步骤中成为不良的原因。根据本实施方式，可明显地减少每次层叠的探测次数，因此也可减少连接不良本身。
另外，根据本实施方式，每层叠一层集成电路层便检查有无连接不良可以容易地进行，因此可防止在产生连接不良的集成电路层上层叠正常的集成电路层的浪费。另外，可连续式且简便地检测连接不良的部位，因此可加快用于集成电路层的改良的反馈，从而提高成品率。
另外，优选为，如本实施方式这样，用于对检查用整流元件部15施加检查用的偏置电压的配线是用于将电源电压供给至器件层12的半导体元件组的正电源配线13a，且用于对检查用整流元件部25施加检查用的偏置电压的配线是用于将电源电压供给至器件层22的半导体元件组的接地配线23b。而且，优选为，相对于正电源配线13a反方向地连接检查用整流元件部15的整流元件15a，相对于接地配线23b反方向地连接检查用整流元件部25的整流元件25b。
或者，优选为，用于对检查用整流元件部15施加检查用的偏置电压的配线是用于将电源电压供给至器件层12的半导体元件组的接地配线13b，且，用于对检查用整流元件部25施加检查用的偏置电压的配线是用于将电源电压供给至器件层22的半导体元件组的正电源配线23a。而且，优选为，相对于接地配线13b反方向地连接检查用整流元件部15的整流元件15b，相对于正电源配线23a反方向地连接检查用整流元件部25的整流元件25a。
在半导体集成电路装置1A具有上述构成的情况下，在集成电路层10中，相对于正电源配线13a及接地配线13b分别反方向地连接检查用整流元件部15的整流元件15a及15b，因而在通常的动作时电流未流至检查用整流元件部15。同样地，在集成电路层20中，相对于正电源配线23a及接地配线23b分别反方向地连接检查用整流元件部25的整流元件25a,25b，因而在通常的动作时电流也未流至检查用整流元件部25。结果，在检查时，通过经由正电源配线13a及接地配线23b、或者经由接地配线13b及正电源配线23a，对检查用整流元件部15,25施加成为正向（即，与通常的动作时的电源电压正负相反）的检查用偏置电压，由此可将电流供给至检查用整流元件部15,25并使其发光。因此，通过半导体集成电路装置1A具有上述构成，可利用现有的电源配线及接地配线检查有无层间连接不良。
另外，关于检查用整流元件部15及25，在图2中表示了具有与整流元件串联的发光元件的构成的例子，发光元件也可以是发光用二极管以外的元件。例如，图4是表示检查用整流元件部35B的构成的图。该检查用整流元件部35B可与图1所示的检查用整流元件部15及25进行替换。如图4所示，检查用整流元件部35B具有整流元件35a、以及相对于该整流元件35a串联的作为发光元件的发光用晶体管35e。另外，检查用整流元件部35B具有整流元件35b、以及相对于该整流元件35b串联的作为发光元件的发光用晶体管35f。
图5是表示检查用整流元件部35C的构成的图。该检查用整流元件部35C可与图1所示的检查用整流元件部15及25进行替换。如图5所示，检查用整流元件部35C具有整流元件35a、以及相对于该整流元件35a串联且正向连接于连接用端子14或24与正电源配线13a或23a之间的作为发光元件的低耐压二极管35g。另外，检查用整流元件部35C具有整流元件35b、以及相对于该整流元件35b串联且正向连接于连接用端子14或24与接地配线13b或23b之间的作为发光元件的低耐压二极管35h。
图6是表示检查用整流元件部35D的构成的图。该检查用整流元件部35D可与图1所示的检查用整流元件部15及25进行替换。如图6所示，检查用整流元件部35D具有整流元件35a、以及相对于该整流元件35a串联的作为发光元件的隧穿电流电容器35i。另外，检查用整流元件部35D具有整流元件35b、以及相对于该整流元件35b串联的作为发光元件的隧穿电流电容器35j。
为了减少由检查用的整流元件的追加所引起的附加容量，较优选的是在连接用端子或贯通配线的最近处配置整流元件，但连接用端子或贯通配线会妨碍发光检测。因此，如图2及图4~图6所示，通过将发光元件与整流元件分开设置，可离开贯通配线或连接用端子而配置该发光元件，从而容易观察发光。另外，作为发光元件，可应用通过电流发光的所有半导体元件。另外，也可使各发光元件的发光波长互不相同。
作为整流元件15a及15b、25a及25b、以及35a及35b，优选为以下列举的各元件。即，此处所谓的整流元件是指，具有对偏置电压进行非线性响应而电流流动的接合构造的元件（二极管、晶体管、闸流体等）。作为这样的接合构造，可列举：作为P型半导体与N型半导体的接合的PN接合、P型半导体与不含杂质的I（本征）型半导体的接合、I型半导体与N型半导体的接合、在P型半导体与N型半导体之间插入I型半导体的PIN接合、作为半导体与金属的接合的肖特基接合、以及在边界部分插入隧穿电流流动的较薄的绝缘膜、空隙或点接触部分的隧穿接合。其中，最优选为PN接合。另外，PN接合及PIN接合中的正向偏置时的发光主要为复合发光，PN接合及PIN接合中的反向偏置时的发光以及来自MOS晶体管的通道的发光主要为热载流子发光。在隧穿接合中，会产生热载流子发光及复合发光两者。作为本实施方式中的整流元件，最优选还兼有发光功能的PN二极管。
另外，对于隧穿接合元件，存在其正向电流的大小与反向电流的大小大致相等的情形。然而，隧穿接合具有在低偏置时电流不流动，以及高偏置时较大的电流流动的特性。因此，在检查时能够使得在施加有较高的偏置电压时电流流动，而在通常的使用条件下电流不流动。另外，在隧穿接合部分产生基于所提供的电压差的热载流子发光，且，如果构成隧穿接合部分的一半导体为P型而其它半导体为N型则也产生复合发光。因此，可用作兼有发光功能的整流元件，或者也可用作发光元件。
另外，在本实施方式的半导体集成电路装置1A的检查方法中，集成电路层10的检查用整流元件部15与集成电路层20的检查用整流元件部25同时发光，在这些检查用整流元件部15与检查用整流元件部25之间存在各集成电路层10的配线层13。另外，在集成电路层10与集成电路层20之间，还存在作为连接用端子14,24的凸点等。因此，来自检查用整流元件部15的光被配线层13或连接用端子14、24遮蔽，因此，在观察来自检查用整流元件部25的光时，来自检查用整流元件部15的光不易妨碍观察。另外，也可以致力于研究配线层13的配线密度分布或配线形状以有效地遮蔽这些光。另外，也可以对粘接层7a的材料或成分进行选择以有效地遮蔽这些光。
（第2实施方式）
图7是表示作为第2实施方式的半导体集成电路装置1B的构成的剖面图。本实施方式的半导体集成电路装置1B包含集成电路层20及30。另外，在本实施方式中，以集成电路层30所具有的半导体基板11的背面11b与集成电路层20所具有的半导体基板21的背面21b相互相对的方式，将集成电路层30,20相互接合。在集成电路层30中，除以下叙述的构成以外，其它构成与上述实施方式的集成电路层10相同。
集成电路层30包含：具有表面11a及背面11b的半导体基板（支撑层）11、设置于半导体基板11的表面11a的器件层12、设置于器件层12上的配线层13、以及用于电连接于集成电路层20的多个连接用端子（电极）34。配线层13的多个配线中还包含用于对多个半导体元件施加电源电压的正电源配线13a及接地配线13b。
多个连接用端子34设置于半导体基板11的背面11b上。集成电路层30的多个连接用端子34各个与集成电路层20的多个连接用端子24各个配置于背面11b上及背面21b上相互相对的位置上，且通过相互接触而电连接。多个连接用端子34优选例如通过凸点电极而构成。
另外，集成电路层30包含与信号配线用的多个连接用端子34各个一对一地对应的多个第1检查用整流元件部15。检查用整流元件部15的构成与第1实施方式相同。其中，整流元件15a反方向连接于集成电路层10的正电源配线13a与连接用端子34之间，整流元件15b反方向连接于集成电路层10的接地配线13b与连接用端子34之间。整流元件15a及15b与连接用端子34经由贯通配线37而连接。贯通配线37是用于将配线层13的配线与背面11b上的多个连接用端子34相互连接的TSV。
半导体集成电路装置1B还包含处理基板8。处理基板8经由粘接层7b而接合于集成电路层30的配线层13。
在本实施方式的半导体集成电路装置1B中，根据图3所示的检查方法，可较佳地检查连接用端子34与连接用端子14的连接状态。由此，可获得与上述第1实施方式相同的作用及效果。其中，来自集成电路层30的检查用整流元件部15的光被粘接层7a及连接用端子24,34遮蔽。
（第3实施方式）
图8是表示作为第3实施方式的半导体集成电路装置1C的构成的剖面图。本实施方式的半导体集成电路装置1C在厚度方向上层叠集成电路层10,40及50而成。集成电路层10的构成与第1实施方式相同。在本实施方式中，以集成电路层10所具有的半导体基板11的表面11a与集成电路层40所具有的半导体基板41的表面41a相互相对的方式，将集成电路层10,40相互接合。另外，以集成电路层40所具有半导体基板41的背面41b与集成电路层50所具有的半导体基板51的背面51b相互相对的方式，将集成电路层40,50相互接合。
集成电路层40包含：具有表面41a及背面41b的半导体基板（支撑层）41、设置于半导体基板41的表面41a的器件层42、设置于器件层42上的配线层43、用于电连接于集成电路层10的多个连接用端子（电极）44、以及用于电连接于集成电路层50的多个连接用端子（电极）46。另外，集成电路层50包含：具有表面51a及背面51b的半导体基板（支撑层）51、设置于半导体基板51的表面51a的器件层52、设置于器件层52上的配线层53、以及用于电连接于集成电路层40的多个连接用端子（电极）54。器件层42,52含有由多个半导体元件构成的半导体元件组。
配线层43,53分别包含用于将器件层42,52各自所包含的多个半导体元件相互电连接的多个配线。配线层43的多个配线中包含用于对多个半导体元件施加电源电压的正电源配线43a及接地配线43b。配线层53的多个配线中包含用于对多个半导体元件施加电源电压的正电源配线53a及接地配线53b。这些正电源配线43a,53a及接地配线43b,53b是本实施方式中的第1配线。在本实施方式中，集成电路层10的正电源配线13a及接地配线13b、集成电路层40的正电源配线43a及接地配线43b以及集成电路层50的正电源配线53a及接地配线53b相互独立地配置，未形成相互的连接。
在配线层53中设置有多个光透过区域53c。多个光透过区域53c设置于位于下述的多个检查用整流元件部55各自的上方的配线层53的部分。光透过区域53c的配线密度小于配线层53的其它区域，使来自检查用整流元件部55的光向半导体集成电路装置1A的外部透过。优选在该光透过区域53c中未形成配线。
多个连接用端子44及54分别设置于配线层43及53上。多个连接用端子44各个与集成电路层10的多个连接用端子14各个配置于表面41a上及表面11a上相互相对的位置上，且经由相互接触而电连接。同样地，多个连接用端子54各个与集成电路层40的多个连接用端子46各个配置于背面51b上及背面41b上相互相对的位置上，且经由相互接触而电连接。多个连接用端子44,46及54的各个优选经由例如凸点电极而构成。
集成电路层40包含多个检查用整流元件部45。多个检查用整流元件部45各自形成于器件层42，与信号配线用的多个连接用端子44各个一对一地对应。多个检查用整流元件部45分别包含整流元件45a及45b。整流元件45a反方向连接于集成电路层40的正电源配线43a与连接用端子44之间，整流元件45b反方向连接于集成电路层40的接地配线43b与连接用端子44之间。
集成电路层50包含多个检查用整流元件部55。多个检查用整流元件部55各自形成于器件层52，与多个连接用端子54各个一对一地对应。多个检查用整流元件部55分别包含整流元件55a及55b。整流元件55a反方向连接于集成电路层50的正电源配线53a与连接用端子54之间，整流元件55b反方向连接于集成电路层50的接地配线53b与连接用端子54之间。另外，检查用整流元件部45及55的详细的构成例及变形例与第1实施方式的检查用整流元件部15,25相同。
集成电路层40为了将半导体基板41的表面41a上的配线层43的配线与背面41b上的多个连接用端子（电极）46相互连接，而包含多个贯通配线（TSV）47。另外，集成电路层50为了将半导体基板51的表面51a上的配线层53的配线与背面51b上的多个连接用端子（电极）54相互连接，而包含多个贯通配线（TSV）57。
另外，集成电路层50为了与进一步层叠于集成电路层50上的集成电路层的电连接，而在配线层53上包含多个连接用端子（电极）56。多个连接用端子56包含连接用端子56a~56f。连接用端子56a及56b各自分别与集成电路层50的正电源配线53a及接地配线53b电连接。连接用端子56c经由贯通配线57、连接用端子54及46以及贯通配线47而与集成电路层40的正电源配线43a电连接。连接用端子56d也经由与此相同的构成而与集成电路层40的接地配线43b电连接。连接用端子56e经由贯通配线57、连接用端子54及46、贯通配线47以及连接用端子44及14而与集成电路层10的正电源配线13a电连接。连接用端子56f也经由与此相同的构成而与集成电路层10的接地配线13b电连接。
如此，在本实施方式中，为了相互独立地配设集成电路层10,40及50的电源系统，而设置有连接用端子56a~56f。连接用端子56a~56f与连接于这些的贯通配线或连接用端子构成用于对检查用整流元件部15,45及55施加偏置电压的电压施加部。
半导体集成电路装置1C还包含粘接层7b,7c。粘接层7b设置于集成电路层10与集成电路层40的间隙中，机械地将集成电路层10及集成电路层40接合。粘接层7c设置于集成电路层40与集成电路层50的间隙中，机械地将集成电路层40及集成电路层50接合。另外，粘接层7b及7c优选为含有可遮蔽来自检查用整流元件部15,45的光的材料。
在本实施方式的半导体集成电路装置1C中，在图3所示的检查方法中，通过分别将集成电路层10替换成集成电路层40，将集成电路层20替换成集成电路层50，可较佳地检查连接用端子46与连接用端子54的连接状态。由此，可获得与上述第1实施方式相同的作用及效果。
（第4实施方式）
图9是表示作为第4实施方式的半导体集成电路装置1D的构成的剖面图。本实施方式的半导体集成电路装置1D在厚度方向上层叠集成电路层10,20及50而成。另外，在本实施方式中，集成电路层10及20的各构成及连接构造与第1实施方式相同，集成电路层50的构成与第3实施方式相同。集成电路层20及50以集成电路层20所具有的半导体基板21的表面21a与集成电路层50所具有的半导体基板51的背面51b相互相对的方式而相互接合。
集成电路层20的多个连接用端子26各个与集成电路层50的多个连接用端子54各个配置于表面21a上及背面51b上相互相对的位置上，且经由相互接触而电连接。
另外，集成电路层50的连接用端子56c经由贯通配线57、连接用端子54及26a而与集成电路层20的正电源配线23a电连接。连接用端子56d经由贯通配线57、连接用端子54及26b而与集成电路层20的接地配线23b电连接。连接用端子56e经由贯通配线57、连接用端子54及26c、贯通配线27、连接用端子24及14而与集成电路层10的正电源配线13a电连接。连接用端子56f经由贯通配线57、连接用端子54及26d、贯通配线27、连接用端子24及14而与集成电路层10的接地配线13b电连接。
半导体集成电路装置1D具备粘接层7d。粘接层7d设置于集成电路层20与集成电路层50的间隙中，将集成电路层20与集成电路层50机械性接合。另外，该粘接层7d优选为含有可遮蔽来自检查用整流元件部25的光的材料。
本实施方式的半导体集成电路装置1D，在图3所示的检查方法中，通过分别将集成电路层10替换成集成电路层20，将集成电路层20替换成集成电路层50，可较佳地检查连接用端子54与连接用端子26的连接状态。由此，可获得与上述第1实施方式相同的作用及效果。
（第5实施方式）
图10是表示作为第5实施方式的半导体集成电路装置1E的构成的剖面图。本实施方式的半导体集成电路装置1E在厚度方向上层叠集成电路层10B及20B而成。在本实施方式中，集成电路层10B及20B各自的构成及相互的接合构造除下述的方面以外，与第1实施方式的集成电路层10及20各自的构成相同。
本实施方式的集成电路层10B及20B分别包含连接用端子14A及24A而代替第1实施方式的连接用端子14及24。连接用端子14A并非如第1实施方式般的凸点电极，而是焊盘状的电极。另外，作为连接用端子24A，TSV28的一端从集成电路层20B的背面21b突出，该一端与连接用端子14A接触。TSV28的另一端在信号配线的情况下与设置于半导体基板21的表面21a上的再配线29接触，经由该再配线29而连接于配线层23的配线。另外，TSV28的另一端在电源配线或接地配线的情况下与设置于半导体基板21的表面21a上的连接用端子26（26c及26d）接触。
本实施方式这样的层间连接构造经由如下的方式而制成：例如，以表面11a与背面21b为相互相对的方式而将集成电路层10B与集成电路层20B接合之后，经由蚀刻等形成自半导体基板21的表面21a至集成电路层10B的连接用端子14A的孔，在该孔中埋入金属材料之后，在其上方形成再配线29（或连接用端子26）。关于第1实施方式中所说明的作用及效果，在本实施方式这样的层间连接构造中也可较佳地获得。
（第6实施方式）
图11是表示作为第6实施方式的电源配线及接地配线的构成的图。如图11所示，在本实施方式中，为了对多个检查用整流元件部65施加偏置电压，而针对每个集成电路层60至少设置双系统（本实施方式中为双系统）的电源配线63a及63b。另外，集成电路层60的多个连接用端子64沿着相互正交的两个方向二维状地排列。另外，在图11中，一并表示有另一个集成电路层的检查用整流元件部66及接地配线67。
一方的电源配线63a对检查用整流元件部65施加偏置电压与多个连接用端子64中呈格纹状配置的一部分连接用端子64电连接的。另外，另一方的电源配线63b对与多个连接用端子64中其余的连接用端子64电连接的检查用整流元件部65施加偏置电压。因此，连接于被电源配线63a施加有偏置电压的检查用整流元件部65的连接用端子64与，连接于被电源配线63b施加有偏置电压的检查用整流元件部65的连接用端子64在上述两个方向上未邻接。
通过本实施方式这样构成电源配线，可分开观察来自连接于上述一部分连接用端子64的检查用整流元件部65的发光、以及来自连接于其余的连接用端子64的检查用整流元件部65的发光。如果不存在邻接的连接用端子64之间的短路，则各检查用整流元件部65仅在被对应的电源配线63a或63b施加有偏置电压时发光，在邻接的连接用端子64彼此发生短路的情况下，对电源配线63a及63b的任一个施加偏置电压，该检查用整流元件部65均发光。通过观察该发光可以检测邻接的连接用端子64之间的短路。
另外，对至少设置双系统电源配线的例子进行了说明，通过至少设置双系统接地配线、或组合各双系统以上的电源配线及接地配线，可发挥与上述相同的效果。
（第7实施方式）
图12是表示作为第7实施方式的电压施加部68的构成的图。电压施加部68连接于图1所示的集成电路层20的正电源配线23a与集成电路层10的接地配线13b之间（或正电源配线13a与接地配线23b之间）。该电压施加部68包含一个以上的光电转换元件（二极管）68a。在图12所示的例中，串联有2个光电转换元件68a。光电转换元件68a的阳极侧与正电源配线23a（或正电源配线13a）连接，光电转换元件68a的阴极侧与接地配线13b（或接地配线23b）连接。光电转换元件68a通过来自半导体集成电路装置1A的外部的能量输入（光输入）产生检查用的偏置电压。
通过将本实施方式这样的电压施加部68设置于集成电路层10及20中的至少一者中，可以不利用探测来进行对检查用整流元件部15,25的偏置电压的施加，因此可以进一步减少检查时的探测次数（或不进行探测）。另外，实现这样的电压施加部的元件并不限定于光电转换元件，如果是通过来自外部的能量线的入射可产生电动势的元件，则也可应用其它种类的元件。例如，也可以将作为电动势元件的线圈部设置于集成电路层10及20中的至少一者中。在此情况下，可以通过对线圈部照射磁场来产生偏置电压。
（第8实施方式）
图13是表示作为第8实施方式的检查装置100A的构成的图。该检查装置100A是用于较佳地实施上述的第1实施方式至第7实施方式的半导体集成电路装置（图中以第1实施方式的半导体集成电路装置1A为代表而表示）的检查方法的装置。
检查装置100A为了将来自半导体集成电路装置1A的检查用整流元件部25的发光拍摄为图像，而具备：对包含该发光的影像进行拍摄的相机101、产生检查用的足够大的偏置电压的电源102、用于对检查用整流元件部15及25向地施加该偏置电压的探针（电压施加机构）103a及103b、以及根据基于相机101的图像来检查有无连接不良的控制系统104。在相机101与半导体集成电路装置1A之间设置有物镜109及成像透镜110，相机101经由物镜109及成像透镜110对来自检查用整流元件部25的发光进行拍摄。相机101经由相机缆线101a而与控制系统104电连接，通过控制系统104控制其动作，并且将拍摄数据向控制系统104传送。
另外，检查装置100A还包含用于观察集成电路的图案的照明系统105。照明系统105包含光导106、灯光源107以及光束分光器108。从灯光源107射出的光通过光导106而到达光束分光器108。光束分光器108配置于物镜109与成像透镜110之间，朝向半导体集成电路装置1A对来自灯光源107的光进行反射，并且使离开半导体集成电路装置1A的光透过。根据该照明系统105，相机101除可对来自检查用整流元件部25的发光进行拍摄以外，还可对最上层的集成电路层20的集成电路图案进行拍摄。包含该集成电路图案的图像在对比拍摄数据与基准数据时，用于在布局数据与背面图案影像之间进行位置对准。
另外，上述的检查装置100A的构成要素中，除控制系统104及灯光源107以外的构成要素优选收容于暗箱120的内部。在本实施方式中相机101配置于半导体集成电路装置1A的上方，但相机101也可配置于半导体集成电路装置1A的下方。
（第9实施方式）
图14是表示作为第9实施方式的检查装置100B的构成的图。该检查装置100B是用于较佳地实施上述的第1实施方式至第7实施方式的半导体集成电路装置的检查方法的装置。
该检查装置100B除包含上述的检查装置100A（图13）的构成以外，还包含激光光源112、激光扫描仪113、镜114以及物镜115。这些构成要素用于对具有例如图12所示的构成的电压施加部照射作为能量线的激光。激光光源112生成其波长适合电压施加部的电动势产生的激光。该激光光源112经由激光控制电缆112a而与控制系统104电连接，其射出时机等由控制系统104控制。激光扫描仪113经由光纤缆线113a从激光光源112接收激光，变更激光对半导体集成电路装置1A的照射位置。激光扫描仪113经由扫描仪控制电缆113b而与激光光源112电连接，控制其扫描方向。
镜114配置于光束分光器108与成像透镜110之间。波长选择镜114配置于半导体集成电路装置1A的下方（即隔着半导体集成电路装置1A与相机101相反的侧）。镜114朝向半导体集成电路装置1A对激光扫描仪113射出的激光进行反射。在镜114上进行反射的激光光透过物镜115而入射至半导体集成电路装置1A的背面11b侧。
如本实施方式这样，用于检查半导体集成电路装置的检查装置也可具备照射用于半导体集成电路装置的电动势产生的能量线的构成，来代替图13所示的探针103a及103b以及偏置电源102。另外，为了使用激光作为激光显微镜，也可以另外设置检测激光的反射光的传感器。另外，在本实施方式中，虽然从半导体集成电路装置1A的下方（与相机101相反的侧）照射激光，但也可设为从半导体集成电路装置1A的上方（与相机101相同的侧）照射激光的构成。另外，为了特定激光的照射位置（电压施加部的位置），也可利用来自半导体集成电路装置1A的激光的反射。具体而言，准备将激光扫描仪113与激光光源112连接的其它光纤缆线，经由该光纤缆线将来自半导体集成电路装置1A的反射光传输至激光光源112，与扫描仪位置信息进行组合而成像，由此判断恰当的照射位置即可。或者，也可通过本实施方式的激光光源112、激光扫描仪113以及镜114构成LSM（激光扫描显微镜），利用该LSM获取来自半导体集成电路装置1A的反射图像，根据该反射图像检测恰当的照射位置（电压施加部的位置），对该位置照射激光。
本发明的半导体集成电路装置及其检查方法并不限定于上述的各实施方式，另外可进行多种变形。例如，在上述各实施方式中，作为各集成电路层的支撑层例示了半导体基板（硅基板），但支撑层并不限定于此，可应用各种材质。例如，如果集成电路层是从具有所谓的SOI（Silicon On Insulator，绝缘体硅片）构造的基板除去硅层而制成，则集成电路层包含作为支撑层的氧化膜层。在此情况下，形成于支撑层的贯通配线并非如上述各实施方式般的TSV，而仅成为接触孔。另外，也可将上述各实施方式的半导体集成电路装置用于OBIRCH（OpticalBeam Induced Resistance Change，光诱导电阻变化）检查或OBIC（Optical Beam Induced Current，光束感生电流）检查等。
另外，在上述的各实施方式中，作为连接用端子的凸点电极可为单侧凸点，也可以使用TSV代替凸点电极。另外，也可以不设置凸点电极，而直接将作为连接用端子的金属膜彼此接合。另外，在上述各实施方式中为了集成电路层彼此的接合而使用粘接层，但也可以在各集成电路层的连接用端子以外的区域分别形成金属膜，直接将该金属膜彼此接合。另外，如果各集成电路层的机械强度充分，则也可以在2个集成电路层之间留出空隙。
另外，在上述的各实施方式中，虽然作为用于对检查用整流元件部施加偏置电压的第1配线使用电源配线及接地配线，但是，半导体集成电路装置也可以具备用于对检查用整流元件部施加偏置电压的专用配线作为第1配线。用于施加偏置电压的第1配线即使被设置成独立于各集成电路层的半导体元件组来用于检查，也可以较佳地获得与上述各实施方式相同的效果。
另外，上述的各实施方式的半导体集成电路装置所包含的检查用整流元件部既可以仅为了检查而设置于各集成电路层，或者，也可以利用依靠集成电路层内包含半导体元件组的集成电路而形成的整流元件（二极管等）。
另外，上述的各实施方式的半导体集成电路装置所包含的检查用整流元件部的整流元件也可以具有在硅基板上依次层叠有绝缘薄膜及电极膜的构成。可以通过利用在电极膜与硅基板之间施加偏置电压时绝缘薄膜中的隧穿效果、以及电流通过绝缘薄膜时的发光，而较佳地实现上述各实施方式的检查用整流元件部。
另外，在上述的各实施方式中，虽然例示了对检查用整流元件部的整流元件施加正向偏置电压的构成，但是也可以通过降低整流元件的反向偏置耐压，使得检查时及通常动作时，施加给整流元件的偏置电压成为反向偏置。在此情况下，作为用于对检查用整流元件部施加偏置电压的配线，使用一个集成电路层的电源配线与另一个集成电路层的电源配线即可。或者，作为用于对检查用整流元件部施加偏置电压的配线，使用一个集成电路层的接地配线与另一个集成电路层的接地配线即可。通过以观察侧的整流元件成为反向偏置的方式施加偏置电压，观察热载流子发光或利用隧穿电流的发光，与正向电流流至二极管的情况下的复合发光相比，可以缩小发光尺寸。
另外，在上述的各实施方式中，通过粘接层或配线层遮蔽来自一个集成电路层的检查用整流元件部的发光，由此容易观察来自另一个集成电路层的检查用整流元件部的发光，上述的遮光机构并不限定于粘接层或配线层，也可以可使用其它遮光构件。
另外，在上述的各实施方式中，通过缩小每个检查用整流元件部的发光范围，而容易观察来自多个检查用整流元件部的发光。因此，优选检查用整流元件部具有用于防止例如检查用整流元件部的整流元件（或与整流元件分开设置的发光元件）的载流子扩散的构造。
产业上的可利用性
本发明能够用作可以每层叠一层便在短时间内检查在厚度方向上层叠多个集成电路层而成的半导体集成电路装置有无层间连接不良的检查方法及半导体集成电路装置。
符号说明
1A~1E…半导体集成电路装置、7a~7d…粘接层、8…处理基板、10,20…集成电路层、11,21…半导体基板、12,22…器件层、13,23…配线层、13a,23a…正电源配线、13b,23b…接地配线、14,24…连接用端子、15,25…检查用整流元件部、15a,15b,25a,25b…整流元件、16,26…连接用端子、17,27…贯通配线、23c…光透过区域、68…电压施加部、68a…光电转换元件、100A,100B…检查装置、101…相机、102…偏置电源、103a,103b…探针、104…控制系统、105…照明系统、107…灯光源、108…光束分光器、109,115…物镜、110…成像透镜、112…激光光源、113…激光扫描仪、114…镜。

Claims (20)

1.一种半导体集成电路装置的检查方法，其特征在于：
所述半导体集成电路装置是在厚度方向上层叠多个集成电路层而成的半导体集成电路装置，所述多个集成电路层分别包含：具有表面及背面的支撑层、形成于该支撑层的所述表面的半导体元件组、以及包含形成于该支撑层的所述表面的第1配线的配线层，并且
在制作一个所述集成电路层时，在所述表面形成多个第1检查用整流元件部，所述多个第1检查用整流元件部连接于用于电连接于另一个所述集成电路层的多个连接用端子的各个与所述第1配线之间，且包含整流元件，并通过电流发光，
在制作所述另一个集成电路层时，在所述表面形成多个第2检查用整流元件部，并且在所述第2检查用整流元件部上的所述配线层上设置配线密度小于其它区域的光透过区域，所述多个第2检查用整流元件部连接于用于电连接于所述一个集成电路层的多个连接用端子的各个与所述第1配线之间，且包含整流元件，并通过电流发光，
在将所述另一个集成电路层层叠于所述一个集成电路层上时，使该另一个集成电路层的所述背面与所述一个集成电路层相对，
将所述一个集成电路层的所述多个连接用端子与所述另一个集成电路层的所述多个连接用端子相互电连接之后，经由所述一个集成电路层的所述第1配线与所述另一个集成电路层的所述第1配线而对所述第1及第2检查用整流元件部施加偏置电压，
基于在所述另一个集成电路层的所述表面侧，通过所述光透过区域所观察的所述第2检查用整流元件部的发光，检查所述一个集成电路层的所述多个连接用端子与所述另一个集成电路层的所述多个连接用端子的连接状态。
2.如权利要求1所述的半导体集成电路装置的检查方法，其特征在于：
所述第1检查用整流元件部还包含所述第1检查用整流元件部所包含的与所述整流元件串联的发光元件，并且所述第2检查用整流元件部还包含所述第2检查用整流元件部所包含的与所述整流元件串联的发光元件。
3.如权利要求1所述的半导体集成电路装置的检查方法，其特征在于：
所述第1及第2检查用整流元件部的所述整流元件通过电流发光。
4.如权利要求1～3中任一项所述的半导体集成电路装置的检查方法，其特征在于：
在所述一个集成电路层及所述另一个集成电路层的至少一者上进一步形成电压施加部，其通过来自该半导体集成电路装置的外部的能量输入而产生所述偏置电压。
5.如权利要求4的半导体集成电路装置的检查方法，其特征在于：
所述电压施加部包含通过来自该半导体集成电路装置的外部所照射的光而产生电动势的光电转换元件。
6.如权利要求1～3、5中任一项所述的半导体集成电路装置的检查方法，其特征在于：
所述一个集成电路层的所述第1配线是为了将电源电压供给至所述半导体元件组而形成在所述支撑层的所述表面上的正电源配线及接地配线中的一方的配线，
所述另一个集成电路层的所述第1配线是为了将电源电压供给至所述半导体元件组而形成在所述支撑层的所述表面上的正电源配线及接地配线中的另一方的配线，
在制作所述一个集成电路层时，相对于所述一方的配线反方向地连接所述多个第1检查用整流元件部的所述整流元件，
在制作所述另一个集成电路层时，相对于所述另一方的配线反方向地连接所述多个第2检查用整流元件部的所述整流元件。
7.如权利要求4所述的半导体集成电路装置的检查方法，其特征在于：
所述一个集成电路层的所述第1配线是为了将电源电压供给至所述半导体元件组而形成在所述支撑层的所述表面上的正电源配线及接地配线中的一方的配线，
所述另一个集成电路层的所述第1配线是为了将电源电压供给至所述半导体元件组而形成在所述支撑层的所述表面上的正电源配线及接地配线中的另一方的配线，
在制作所述一个集成电路层时，相对于所述一方的配线反方向地连接所述多个第1检查用整流元件部的所述整流元件，
在制作所述另一个集成电路层时，相对于所述另一方的配线反方向地连接所述多个第2检查用整流元件部的所述整流元件。
8.如权利要求1～3、5、7中任一项所述的半导体集成电路装置的检查方法，其特征在于：
所述多个集成电路层的所述第1配线被设置成独立于所述半导体元件组来用于检查。
9.如权利要求4所述的半导体集成电路装置的检查方法，其特征在于：
所述多个集成电路层的所述第1配线被设置成独立于所述半导体元件组来用于检查。
10.如权利要求6所述的半导体集成电路装置的检查方法，其特征在于：
所述多个集成电路层的所述第1配线被设置成独立于所述半导体元件组来用于检查。
11.一种半导体集成电路装置，其特征在于：
所述半导体集成电路装置是在厚度方向上层叠多个集成电路层而成的半导体集成电路装置，所述集成电路层分别包含：具有表面及背面的支撑层、形成于该支撑层的所述表面的半导体元件组、以及包含形成于该支撑层的所述表面的第1配线的配线层，并且
一个所述集成电路层包含：
多个连接用端子，其用于电连接于另一个所述集成电路层，以及
多个第1检查用整流元件部，其形成于所述表面，连接于所述多个连接用端子的各个与所述第1配线之间，包含整流元件，并通过电流发光；
所述另一个集成电路层包含：
多个连接用端子，其用于电连接于所述一个集成电路层，
多个第2检查用整流元件部，其形成于所述表面，连接于所述多个连接用端子的各个与所述第1配线之间，包含整流元件，并通过电流发光，以及
光透过区域，其设置于所述第2检查用整流元件部上的所述配线层，且配线密度小于其它区域；
所述另一个集成电路层的所述背面与所述一个集成电路层相互相对，
所述一个集成电路层的所述多个连接用端子与所述另一个集成电路层的所述多个连接用端子相互电连接，
所述半导体集成电路装置还包含电压施加部，其经由所述一个集成电路层的所述第1配线与所述另一个集成电路层的所述第1配线而对所述第1及第2检查用整流元件部施加偏置电压。
12.如权利要求11的半导体集成电路装置，其特征在于：
所述第1检查用整流元件部还包含所述第1检查用整流元件部所包含的与所述整流元件串联的发光元件，并且所述第2检查用整流元件部还包含所述第2检查用整流元件部所包含的与所述整流元件串联的发光元件。
13.如权利要求11的半导体集成电路装置，其特征在于：
所述第1及第2检查用整流元件部的所述整流元件通过电流发光。
14.如权利要求11～13中任一项所述的半导体集成电路装置，其特征在于：
所述电压施加部设置于一个集成电路层及所述另一个集成电路层的至少一者，通过来自该半导体集成电路装置的外部的能量输入而产生所述偏置电压。
15.如权利要求14的半导体集成电路装置，其特征在于：
所述电压施加部包含通过来自该半导体集成电路装置的外部所照射的光而产生电动势的光电转换元件。
16.如权利要求11～13、15中任一项所述的半导体集成电路装置，其特征在于：
所述一个集成电路层的所述第1配线是为了将电源电压供给至所述半导体元件组而形成于所述支撑层的所述表面上的正电源配线及接地配线中的一方的配线，
所述另一个集成电路层的所述第1配线是为了将电源电压供给至所述半导体元件组而形成于所述支撑层的所述表面上的正电源配线及接地配线中的另一方的配线，
所述多个第1检查用整流元件部的所述整流元件相对于所述一方的配线反方向地连接，
所述多个第2检查用整流元件部的所述整流元件相对于所述另一方的配线反方向地连接。
17.如权利要求14所述的半导体集成电路装置，其特征在于：
所述一个集成电路层的所述第1配线是为了将电源电压供给至所述半导体元件组而形成于所述支撑层的所述表面上的正电源配线及接地配线中的一方的配线，
所述另一个集成电路层的所述第1配线是为了将电源电压供给至所述半导体元件组而形成于所述支撑层的所述表面上的正电源配线及接地配线中的另一方的配线，
所述多个第1检查用整流元件部的所述整流元件相对于所述一方的配线反方向地连接，
所述多个第2检查用整流元件部的所述整流元件相对于所述另一方的配线反方向地连接。
18.如权利要求11～13、15、17中任一项所述的半导体集成电路装置，其特征在于：
所述多个集成电路层的所述第1配线被设置成独立于所述半导体元件组来用于检查。
19.如权利要求14所述的半导体集成电路装置，其特征在于：
所述多个集成电路层的所述第1配线被设置成独立于所述半导体元件组来用于检查。
20.如权利要求16所述的半导体集成电路装置，其特征在于：
所述多个集成电路层的所述第1配线被设置成独立于所述半导体元件组来用于检查。
CN201180029805.3A 2010-06-17 2011-06-13 半导体集成电路装置的检查方法及半导体集成电路装置 Expired - Fee Related CN102947927B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-138618 2010-06-17
JP2010138618A JP5349410B2 (ja) 2010-06-17 2010-06-17 半導体集積回路装置の検査方法及び半導体集積回路装置
PCT/JP2011/063520 WO2011158797A1 (ja) 2010-06-17 2011-06-13 半導体集積回路装置の検査方法及び半導体集積回路装置

Publications (2)

Publication Number Publication Date
CN102947927A CN102947927A (zh) 2013-02-27
CN102947927B true CN102947927B (zh) 2015-04-29

Family

ID=45348196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180029805.3A Expired - Fee Related CN102947927B (zh) 2010-06-17 2011-06-13 半导体集成电路装置的检查方法及半导体集成电路装置

Country Status (7)

Country Link
US (1) US8937310B2 (zh)
EP (1) EP2584599A4 (zh)
JP (1) JP5349410B2 (zh)
KR (1) KR101776978B1 (zh)
CN (1) CN102947927B (zh)
TW (1) TW201220472A (zh)
WO (1) WO2011158797A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101946450B1 (ko) 2012-07-11 2019-02-11 테크노프로브 에스.피.에이. 전기 소자들의 테스트 장비용 테스트 헤드의 인터페이스 보드 및 대응하는 테스트 헤드
JP6128787B2 (ja) 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
US9647768B2 (en) * 2012-11-30 2017-05-09 Planxwell Ltd. Monolithic optical receiver and a method for manufacturing same
JP2017174906A (ja) * 2016-03-22 2017-09-28 富士ゼロックス株式会社 発光部品、プリントヘッド及び画像形成装置
US10262950B1 (en) * 2017-10-17 2019-04-16 Qualcomm Incorporated Visible alignment markers/landmarks for CAD-to-silicon backside image alignment
US10748842B2 (en) 2018-03-20 2020-08-18 Intel Corporation Package substrates with magnetic build-up layers
KR20220046732A (ko) 2020-10-07 2022-04-15 삼성전자주식회사 기판 테스트 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606808A (zh) * 2002-03-08 2005-04-13 浜松光子学株式会社 检测器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61203656A (ja) * 1985-03-06 1986-09-09 Nec Corp 集積回路ケ−ス
JPH01301188A (ja) * 1988-05-30 1989-12-05 Sony Corp 半導体装置の検査方法
GB2249428A (en) * 1988-08-11 1992-05-06 Plessey Co Plc Connections for led arrays
JPH02144867A (ja) * 1988-11-24 1990-06-04 Nec Corp 不完全実装判別用接点付きパッケージ
JP3939057B2 (ja) 1999-11-04 2007-06-27 ローム株式会社 半導体装置
JP4190748B2 (ja) 2001-06-27 2008-12-03 株式会社ルネサステクノロジ 半導体不良解析用のｃａｄツール及び半導体不良解析方法
JP3794942B2 (ja) * 2001-07-09 2006-07-12 松下電器産業株式会社 マルチチップモジュール及びその接続テスト方法
JP2004281633A (ja) 2003-03-14 2004-10-07 Olympus Corp 積層モジュール
JP4419049B2 (ja) 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
WO2007013386A1 (ja) * 2005-07-26 2007-02-01 Matsushita Electric Industrial Co., Ltd. 半導体装置の検査方法、半導体装置、半導体集積回路、半導体集積回路のテスト方法およびテスト装置
JP2008112766A (ja) 2006-10-30 2008-05-15 Matsushita Electric Ind Co Ltd 半導体装置、半導体ウェハ、および半導体ウェハの検査方法
US7598523B2 (en) * 2007-03-19 2009-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures for stacking dies having through-silicon vias
JP2009139273A (ja) * 2007-12-07 2009-06-25 Elpida Memory Inc 積層型半導体装置および導通テスト方法
KR100997272B1 (ko) * 2008-07-17 2010-11-29 주식회사 동부하이텍 반도체칩 및 반도체칩 적층 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1606808A (zh) * 2002-03-08 2005-04-13 浜松光子学株式会社 检测器

Also Published As

Publication number Publication date
JP5349410B2 (ja) 2013-11-20
US8937310B2 (en) 2015-01-20
EP2584599A1 (en) 2013-04-24
EP2584599A4 (en) 2016-05-18
WO2011158797A1 (ja) 2011-12-22
KR20130083825A (ko) 2013-07-23
US20130087788A1 (en) 2013-04-11
JP2012004386A (ja) 2012-01-05
CN102947927A (zh) 2013-02-27
KR101776978B1 (ko) 2017-09-08
TW201220472A (en) 2012-05-16

Similar Documents

Publication Publication Date Title
CN102947926B (zh) 半导体集成电路装置的检查方法及半导体集成电路装置
CN102947927B (zh) 半导体集成电路装置的检查方法及半导体集成电路装置
CN104081527B (zh) 半导体器件和电子设备
US8476918B2 (en) Apparatus and method for wafer level classification of light emitting device
CN102779824B (zh) 固体摄像器件和电子装置
CN108206234A (zh) 发光二极管芯片及包括该芯片的发光二极管显示设备
CN108281451A (zh) 固态成像装置和电子设备
CN102177582A (zh) 用于在测试集成在半导体晶片上的多个电子器件期间并行供应电力的电路
CN212625587U (zh) 显示基板和显示装置
CN113031804A (zh) 触摸显示装置
Kagawa et al. Cu-Cu wiring: the novel structure of Cu-Cu hybrid bonding
CN113097193A (zh) 显示面板及其制造方法
US20230017885A1 (en) Display panel and display device
CN109192719B (zh) 显示装置及其制造方法
US9698284B2 (en) Individual finger isolation through spot application of a dielectric in an optoelectronic device
CN114171552A (zh) 显示基板及其制造方法和显示装置
CN220627844U (zh) 一种显示装置
US6373572B1 (en) Method and apparatus for making and using an improved fiducial for an intergrated circuit
JP2001326264A (ja) コンタクトの合わせズレ量測定パターン
JP2011054752A (ja) 欠陥検査パターン回路、半導体ウェーハ及び欠陥検査方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150429