CN113097193A - 显示面板及其制造方法 - Google Patents

Abstract

一种显示面板，包括：驱动阵列基板以及显示阵列基板。驱动阵列基板具有容纳空间，且包括：第一基板、有源元件以及电路层。有源元件设置于第一基板上。电路层电性连接有源元件，且包括第一接垫，其中第一接垫邻近容纳空间。显示阵列基板包括：第二基板、显示元件以及第二接垫。显示元件设置于第二基板上，且位于容纳空间中。第二接垫电性连接第一接垫与显示元件。此外，还提出一种显示面板的制造方法。

Description

显示面板及其制造方法

技术领域

本发明是有关于一种显示面板及其制造方法，且特别是有关于一种微型发光二极管显示面板及其制造方法。

背景技术

微型发光二极管(micro-LED)因其具低功耗、高亮度、高解析度及高色彩饱和度等特性，因而适用于构建微型发光二极管显示面板的像素结构。由于微型发光二极管的尺寸极小，目前制作微型发光二极管显示面板的方法是采用巨量转移(Mass Transfer)技术，亦即将大量的微型发光二极管一次搬运到具有像素电路的驱动背板上。

然而，巨量转移技术存在微型发光二极管与像素电路接合的良率问题，而且，由于R、G、B三种颜色的微型发光二极管需要分次进行转移，因此，不仅面临三倍的良率损失，三次的巨量转移也相当耗时。

此外，现行的显示面板采用单板结构来制造像素结构与像素电路。然而，为了提高开口率，常有线路配置空间不足的问题，甚至需采用复杂又繁琐的双面制程来将线路制作于基板背面，导致良率不佳。

发明内容

本发明提供一种显示面板，其具有充足的线路配置空间及高生产良率。

本发明提供一种显示面板的制造方法，其具有高生产良率。

本发明的一个实施例提出一种显示面板，包括：驱动阵列基板，具有容纳空间且包括：第一基板；有源元件，设置于第一基板上；以及电路层，电性连接有源元件，且包括第一接垫，其中第一接垫邻近容纳空间；以及显示阵列基板，覆盖驱动阵列基板，且包括：第二基板；显示元件，设置于第二基板上，且位于容纳空间中；以及第二接垫，电性连接第一接垫与显示元件。

本发明的另一个实施例提出一种显示面板的制造方法，包括：提供驱动阵列基板，其中驱动阵列基板具有容纳空间且包括：第一基板；有源元件，设置于该第一基板上；以及电路层，电性连接有源元件，且包括第一接垫，其中第一接垫邻近容纳空间；提供显示阵列基板，其中显示阵列基板包括：第二基板；显示元件，设置于第二基板上；以及第二接垫，电性连接显示元件；以及电性连接第一接垫至第二接垫，并使显示元件位于容纳空间中。

本发明实施例的显示面板利用驱动阵列基板以及显示阵列基板来建构显示面板，不仅线路配置空间充足，亦可选择性地免除繁复的双面制程。另外，电路层与有源元件制作于驱动阵列基板，有助于简化显示阵列基板的结构，便于显示元件的检测与重工。再者，显示元件的间距可以缩小，从而提高显示面板的开口率与解析度。此外，驱动阵列基板以及显示阵列基板的对组步骤简易又快速，且对准精度佳，可节省制造时间，并提高生产良率。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1A是依照本发明一实施例的显示面板的上视示意图。

图1B是图1A的显示面板的像素的放大示意图。

图1C是沿图1B的剖面线A-A’所作的剖面示意图。

图1D是沿图1B的剖面线B-B’所作的剖面示意图。

图2是依照本发明一实施例的显示面板的制造方法的流程图。

图3A是依照本发明一实施例的显示面板的驱动阵列基板的上视示意图。

图3B是沿图3A的剖面线C-C’所作的剖面示意图。

图4A是依照本发明一实施例的显示面板的显示阵列基板的上视示意图。

图4B是沿图4A的剖面线D-D’所作的剖面示意图。

图5A是依照本发明一实施例的显示面板的上视示意图。

图5B是图5A的显示面板的像素的放大示意图。

图5C是沿图5B的剖面线F-F’所作的剖面示意图。

图5D是沿图1B的剖面线G-G’所作的剖面示意图。

图6A是依照本发明一实施例的显示面板的驱动阵列基板的上视示意图。

图6B是沿图6A的剖面线H-H’所作的剖面示意图。

图7A是依照本发明一实施例的显示面板的显示阵列基板的上视示意图。

图7B是沿图7A的剖面线I-I’所作的剖面示意图。

其中，附图标记：

10、20：显示面板

100、100’：驱动阵列基板

110：第一基板

120：有源元件

121：缓冲层

122：半导体层

123：栅极绝缘层

124：栅极

125：层间绝缘层

126：源极

127：漏极

130：电路层

131：第一绝缘层

132：第一导线层

133：第二绝缘层

134：第二导线层

136：缓冲层

200、200’：显示阵列基板

210：第二基板

220：显示元件

221：第一型半导体层

222：第二型半导体层

223：发光层

224：第一电极

225：第二电极

232：第一连接材

234：第二连接材

260：绝缘层

270：缓冲层

A-A’、B-B’、C-C’、D-D’、F-F’、G-G’、H-H’、I-I’：剖面线

BM：遮光层

CA：导电胶

D1：第一方向

D2：第二方向

DC：驱动电路

OP：容纳空间

P1：第一接垫

P2：第二接垫

P3：第三接垫

P4：第四接垫

MK1：第一对位标记

MK2：第二对位标记

PX：像素

PX1、PX2、PX3：子像素

S1、S2、S3：步骤

VA1、VA2、VA3、VA4：通孔

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

图1A是依照本发明一实施例的显示面板10的上视示意图。图1B是图1A的显示面板10的像素PX的放大示意图。图1C是沿图1B的剖面线A-A’所作的剖面示意图。图1D是沿图1B的剖面线B-B’所作的剖面示意图。为了使附图的表达较为简洁，图1A省略了图1B中除显示元件220以外的其他构件。以下，请同时参照图1A至图1D，以清楚地理解显示面板10的整体结构。

请参照图1C，显示面板10包括：驱动阵列基板100以及显示阵列基板200。驱动阵列基板100具有容纳空间OP，并且包括：第一基板110、有源元件120以及电路层130。有源元件120设置于第一基板110上。电路层130电性连接有源元件120，且包括第一接垫P1，其中第一接垫P1邻近容纳空间OP。在本实施例中，电路层130还包括第三接垫P3，第三接垫P3可以邻近容纳空间OP设置，也可以远离容纳空间OP设置。显示阵列基板200包括：第二基板210、显示元件220以及第二接垫P2。显示元件220设置于第二基板210上，且位于容纳空间OP中。第二接垫P2电性连接第一接垫P1与显示元件220。在本实施例中，显示阵列基板200还包括第四接垫P4，第四接垫P4电性连接第三接垫P3。

承上述，在本发明的一实施例的显示面板10中，由于有源元件120以及电路层130设置于驱动阵列基板100，且显示元件220设置于显示阵列基板200，因此，显示面板10可具有更多的线路配置空间。在一些实施例中，部分导线还可以设置于显示阵列基板200。在一些实施例中，即使不利用双面制程于第一基板110的正反两面形成电路，显示面板10也具有充足的线路配置空间。

以下，配合图1A至图1D，继续说明显示面板10的各个元件与膜层的实施方式，但本发明不以此为限。

请参照图1A与图1B，显示面板10包括多个像素PX，其中每一像素PX可以包含三个子像素PX1、PX2、PX3，且子像素PX1、PX2、PX3沿第一方向D1排列。子像素PX1、PX2、PX3可以分别呈现不同的颜色，例如子像素PX1中的显示元件220为红色发光二极管，子像素PX2中的显示元件220为绿色发光二极管，子像素PX3中的显示元件220为蓝色发光二极管，但本发明不以此为限。

请参照图1B，在本实施例中，驱动阵列基板100还可以包括驱动电路DC，且驱动电路DC可以电性连接显示元件220，以传递讯号至显示元件220。举例而言，显示元件220电性连接至第二接垫P2及第四接垫P4，而驱动电路DC可以分别电性连接第二接垫P2及第四接垫P4。在一些实施例中，子像素PX1、PX2、PX3中的第四接垫P4彼此电性相连，且施加有相同的共用电压。在一些实施例中，子像素PX1、PX2、PX3中的第二接垫P2彼此分离，且分别通过不同的有源元件120而电性连接至驱动电路DC。在一些实施例中，驱动电路DC为接合至驱动阵列基板100的芯片或直接形成于第一基板110上的电路(包含有源元件、被动元件或其组合)。

请参照图1C至图1D，驱动阵列基板100的第一基板110为透明基板，其材质例如是石英基板、玻璃基板、高分子基板或其他适当材质，但本发明不以此为限。第一基板110上可设置用以形成讯号线、开关元件、驱动元件、储存电容等的各种膜层。

在本实施例中，第一基板110上具有缓冲层121、半导体层122、栅极绝缘层123、栅极124、层间绝缘层125、源极126以及漏极127，其中半导体层122、栅极124、源极126与漏极127共同构成有源元件120。缓冲层121、栅极绝缘层123及层间绝缘层125的材质可以包括透明的绝缘材料，例如氧化硅、氮化硅、氮氧化硅等等，但本发明不限于此。半导体层122的材质可包括硅质半导体材料(例如多晶硅、非晶硅等)、氧化物半导体材料、有机半导体材料，而栅极124、源极126与漏极127的材质可包括导电性良好的金属，例如铝、钼、钛、铜等金属。

半导体层122重迭栅极124的区域可视为有源元件120的通道区。栅极绝缘层123位于栅极124与半导体层122之间，层间绝缘层125设置在源极126与栅极124之间以及漏极127与栅极124之间。

栅极124可通过扫描线而与驱动电路DC电性连接，且源极126可通过数据线而与驱动电路DC电性连接。此外，虽然本实施例中的有源元件120属于顶栅极型薄膜晶体管，然而，在其他实施例中，有源元件120也可以是底栅极型薄膜晶体管、双栅极型薄膜晶体管或其他类型的薄膜晶体管。

电路层130包括至少一绝缘层与至少一导线层，且电路层130的导线层电性连接有源元件120与第一接垫P1。在本实施例中，电路层130包括第一绝缘层131、第一导线层132、第二绝缘层133、第二导线层134以及第一接垫P1。第一绝缘层131位于有源元件120与第一导线层132之间，第二绝缘层133位于第一导线层132与第二导线层134之间，且第一导线层132电性连接第二导线层134与有源元件120的漏极127。

在本实施例中，电路层130还包括第三接垫P3，且第三接垫P3电性连接第二导线层134。在一些实施例中，第三接垫P3选择性地电性连接至第一导线层132或其他导线层。第三接垫P3与第一接垫P1彼此分离。虽然在图1D中，第三接垫P3邻近容纳空间OP设置，但本发明不以此为限。在其他实施例中，第三接垫P3邻近驱动电路DC设置或设置于显示面板10的显示区的边缘，且第三接垫P3藉由第二导线层134连接至驱动电路DC。

电路层130还可以包括缓冲层136，缓冲层136位于第二导线层134与第一接垫P1之间，第一接垫P1通过缓冲层136中的通孔VA1电性连接第二导线层134。如此一来，传递至有源元件120的漏极127的讯号可依序通过第一导线层132以及第二导线层134传递至第一接垫P1。

第一绝缘层131、第二绝缘层133以及缓冲层136的材质可以包括绝缘材料，例如氧化硅、氮化硅、氮氧化硅等等，但本发明不限于此。另外，第一绝缘层131、第二绝缘层133以及缓冲层136也可以分别具有单层结构或多层结构，多层结构例如上述绝缘材料中任意两层或更多层的迭层，可视需要进行组合与变化。

第一导线层132、第二导线层134、第一接垫P1以及第三接垫P3的材质可以包括导电性良好的金属，例如铝、钼、钛、铜等金属。举例而言，在一实施例中，第一接垫P1以及第三接垫P3为多层结构，且包括依续堆迭的钛层、铝层以及钛层，但本发明不以此为限。

如图1C与图1D所示，容纳空间OP可以贯穿第一绝缘层131以及第二绝缘层133，但本发明不以此为限。举例而言，在另一实施例中，当需要更大的容纳空间OP时，容纳空间OP也可以贯穿第一绝缘层131、第二绝缘层133、层间绝缘层125、栅极绝缘层123以及缓冲层121。

电路层130例如包括显示面板10需要的线路或元件，例如电源线、时序讯号线、电流补偿线、检测讯号线、驱动讯号线等等。藉由将部分线路设置于电路层130，可以进一步增加显示面板10的线路配置空间。

显示阵列基板200的第二基板210可以是透明基板或非透明基板，其材质可以是石英基板、玻璃基板、高分子基板、金属基板或其他适当材质。第二基板210的材质可以与驱动阵列基板100的第一基板110相同或不同。例如，第一基板110与第二基板210可以都是玻璃基板；或者，第一基板110是高分子基板，而第二基板210是玻璃基板。

绝缘层260设置于第二基板210上。第二接垫P2以及第四接垫P4设置于绝缘层260上。在一些实施例中，第二接垫P2以及第四接垫P4属于相同膜层，换句话说，第二接垫P2以及第四接垫P4例如是藉由同一道图案化制程中所定义出来。图1C中的第二接垫P2将与第一接垫P1互相接触，图1D中的第四接垫P4将与第三接垫P3互相接触。缓冲层270设置于第二接垫P2以及第四接垫P4上。缓冲层270的多个通孔VA3分别暴露出第二接垫P2。在本实施例中，缓冲层270还包括通孔VA4。在本实施例中，通孔VA4暴露出第四接垫P4。在其他实施例中，第四接垫P4通过导线而电性连接至位于其他位置(例如靠近驱动电路DC或靠近显示区边缘)的其他接垫，而通孔VA4重迭并暴露出前述其他接垫。

显示元件220可以包括第一型半导体层221、第二型半导体层222、发光层223、第一电极224及第二电极225。发光层223设置在第一型半导体层221与第二型半导体层222之间。在本实施例中，第一型半导体层221和第二型半导体层222可以包括Ⅱ-Ⅵ族材料(例如：锌化硒(ZnSe))或Ⅲ-Ⅴ氮族化物材料(例如：氮化镓(GaN)、氮化铝(AlN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)或氮化铝铟镓(AlInGaN))。举例而言，在本实施例中，第一型半导体层221例如是P型掺杂半导体层，P型掺杂半导体层的材料例如是P型氮化镓(p-GaN)，第二型半导体层222例如是N型掺杂半导体层，N型掺杂半导体层的材料例如是N型氮化镓(n-GaN)，但本发明不以此为限。在本实施例中，发光层223的结构例如是多层量子井结构(Multiple Quantum Well,MQW)，多重量子井结构包括交替堆迭的多层氮化铟镓(InGaN)以及多层氮化镓(GaN)，藉由设计发光层223中铟或镓的比例，可调整发光层223的发光波长范围，但本发明不以此为限。

在本实施例中，显示元件220的第一电极224及第二电极225，设置在第二型半导体层222的同一侧。举例而言，本实施例的显示元件220为水平式微型发光二极管，且第一电极224为阳极，第二电极225为阴极，但本发明不以此为限。在本实施例中，第一电极224电性耦接第二接垫P2至第一型半导体层221，且每个显示元件220的第一电极224分别电性连接至一个第二接垫P2。在本实施例中，第二电极225电性耦接第四接垫P4至第二型半导体层222，且多个显示元件220的第二电极225电性连接至一个第四接垫P4。在其他实施例中，第一电极224电性耦接第四接垫P4至第一型半导体层221，第二电极225电性耦接第二接垫P2至第二型半导体层222。在本实施例中，第一电极224及第二电极225的材质可包括合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物或其他合适的材料或是金属材料与其他导电材料的堆迭层或其他低阻值的材料。

多个显示元件220例如是于生长基板上制造后，通过巨量转移制程转置于第二基板210上，并分别通过第一连接材232以及第二连接材234而电性连接至第二接垫P2以及第四接垫P4，且第一连接材232以及第二连接材234分别通过缓冲层270的通孔VA2而电性连接至第二接垫P2以及第四接垫P4。第一连接材232以及第二连接材234例如为焊料、导电胶或其他材料。此外，第一连接材232以及第二连接材234与第二接垫P2以及第四接垫P4之间还可包括其他导电材料或导电胶。

第一接垫P1于第一基板110上的正投影与第二接垫P2于第一基板110上的正投影至少部分重迭。第三接垫P3于第一基板110上的正投影与第四接垫P4(或重迭于通孔VA4的其他接垫)于第一基板110上的正投影至少部分重迭。在一些实施例中，驱动阵列基板100具有第一对位标记MK1(请参考图1B)，显示阵列基板200具有第二对位标记MK2(请参考图1B)。第一对位标记MK1于第一基板110上的正投影与第二对位标记MK2于第一基板110上的正投影至少部分重迭。藉由检测第一对位标记MK1与第二对位标记MK2的相对位置，能确认驱动阵列基板100与显示阵列基板200是否有正确对准。在本实施例中，第一接垫P1直接接触第二接垫P2以进行电性连接，第三接垫P3直接接触第四接垫P4以进行电性连接，且驱动阵列基板100与显示阵列基板200可以通过框胶或其他构件而互相固定在一起。在一些实施例中，第一接垫P1直接接触第二接垫P2的部分顶面、部分侧面或其组合。在一些实施例中，第三接垫P3直接接触第四接垫P4(或重迭于通孔VA4的其他接垫)的部分顶面、部分侧面或其组合。在其他实施例中，第一接垫P1与第二接垫P2通过导电胶或其他材料而连接，且第三接垫P3与第四接垫P4(或重迭于通孔VA4的其他接垫)通过导电胶或其他材料而连接，且通孔VA4上的第四接垫P4延伸至通孔VA1上方。

在本实施例中，由于驱动阵列基板100的电路层130中的第一导线层132与第二导线层134位于显示元件220的侧面，因此，第一导线层132与第二导线层134不容易影响显示元件220所发出的光线。在本实施例中显示元件220以朝向第一基板110的面为发光面，换句话说，显示面板10以第一基板110作为正面，并以第二基板210作为背面。

在本实施例的显示面板10中，有源元件120与电路层130设置于驱动阵列基板100中而非设置于显示阵列基板200中，也就是说，第二基板210上所需设置的线路较少。如此一来，可以缩小第二基板210上之显示元件220之间的间距，从而提高显示面板10的开口率与解析度。另外，可以在将驱动阵列基板100与显示阵列基板200对组前就藉由诸如系统板等治具测试显示阵列基板200上之显示元件220的品质，并对显示阵列基板200上损坏的显示元件220进行修复。因此，修复显示元件220的制程不会对驱动阵列基板100造成损伤，藉此能提高显示面板10的生产良率。在一些实施例中，一个显示阵列基板200贴合至一个驱动阵列基板100，但本发明不以此为限。在其他实施例中，多个显示阵列基板200贴合至一个驱动阵列基板100。

在以下的图2至图4B的实施例中，说明显示面板10的制造方法的实施态样，并沿用图1A至图1D的实施例的元件标号与相关内容，其中，采用相同的标号来表示相同或近似的元件，并省略了相同技术内容的说明。关于省略部分的说明，可参考图1A至图1D的实施例，在以下的说明中不再重述。

图2是依照本发明一实施例的显示面板10的制造方法的流程图。图3A是依照本发明一实施例的显示面板10的驱动阵列基板100的上视示意图。图3B是沿图3A的剖面线C-C’所作的剖面示意图。图4A是依照本发明一实施例的显示面板10的显示阵列基板200的上视示意图。图4B是沿图4A的剖面线D-D’所作的剖面示意图。以下，配合图2至图4B，以说明显示面板10的制造方法。

首先，请参照图2与图3A至图3B，在步骤S1中，提供具有容纳空间OP的驱动阵列基板100，且容纳空间OP沿第一方向D1延伸。驱动阵列基板100包括：第一基板110、有源元件120以及电路层130。

请参照图3A，在一实施例中，可以在驱动阵列基板100上制作第一对位标记MK1，以便于后续进行对位。举例而言，第一对位标记MK1可以是任何可藉由光线识别的标记，例如一个图案或是一个孔，但本发明不限于此。在步骤S1中，还可以进一步检测驱动阵列基板100，以确定驱动阵列基板100的有源元件120及电路层130可正常运作。

接着，请参照图2与图4A至图4B，在步骤S2中，提供显示阵列基板200。显示阵列基板200包括：第二基板210、显示元件220、第二接垫P2以及第四接垫P4，且显示元件220沿第一方向D1排列。

请参照图4A，可以在显示阵列基板200上制作第二对位标记MK2，以便于与驱动阵列基板100上的第一对位标记MK1进行对位。举例而言，第二对位标记MK2可以是任何可藉由光线识别的标记，例如一个图案或是一个孔，但本发明不限于此。在步骤S2中，还可以进一步藉由诸如系统板等治具测试显示阵列基板200上之显示元件220的品质，并对显示阵列基板200上损坏的显示元件220进行修复，藉此能提高显示面板10的生产良率。

接着，请参照图2，在步骤S3中，将驱动阵列基板100与显示阵列基板200对组，以电性连接第一接垫P1与第二接垫P2，且电性连接第三接垫P3与第四接垫P4，并使显示元件220位于容纳空间OP中，即可完成如图1A至图1D所示的显示面板10。具体而言，在对组驱动阵列基板100与显示阵列基板200时，可以先大致将驱动阵列基板100对齐显示阵列基板200，然后使用光束(例如激光、红外光、可见光或其他光束)，以垂直于驱动阵列基板100或显示阵列基板200的方向照射第一对位标记MK1与第二对位标记MK2，以确认驱动阵列基板100与显示阵列基板200的相对位置。当第一对位标记MK1于第一基板110上的正投影与第二对位标记MK2于第一基板110上的正投影部分重迭或完全重迭时，即表示驱动阵列基板100与显示阵列基板200已正确对准。

在驱动阵列基板100与显示阵列基板200对组之后，第一接垫P1电性连接第二接垫P2，且第三接垫P3电性连接第四接垫P4。由于驱动阵列基板100与显示阵列基板200已在对组之前各自完成检测，因此，将可确保显示面板10具有高良率。此外，显示元件220与容纳空间OP的对位可以进一步提升驱动阵列基板100与显示阵列基板200在对组制程时的良率，具体地说，若显示元件220无法压进容纳空间OP则代表驱动阵列基板100与显示阵列基板200尚未对准。因此，本实施例在将驱动阵列基板100与显示阵列基板200对组的步骤较为简易快速，可节省制造时间，且对准精度佳，而能够得到较高的生产良率。

在图1A至图1D的实施例中，说明的是：顶面发光的显示面板10的实施态样。在以下的图5A至图5D的实施例中，说明的是：底面发光的显示面板20的实施态样，并沿用图1A至图1D的实施例的元件标号与相关内容，其中，采用相同的标号来表示相同或近似的元件，并省略了相同技术内容的说明。关于省略部分的说明，可参考图1A至图1D的实施例，在以下的说明中不再重述。

图5A是依照本发明一实施例的显示面板20的上视示意图。图5B是图5A的显示面板20的像素PX的放大示意图。图5C是沿图5B的剖面线F-F’所作的剖面示意图。图5D是沿图1B的剖面线G-G’所作的剖面示意图。为了使图式的表达较为简洁，图5A省略了图5B中除显示元件220以外的其他构件。

显示面板20包括驱动阵列基板100’与显示阵列基板200’，与图1A至图1D所示的显示面板10相比，如图5A至图5D所示的显示面板20的不同之处在于：(1)显示面板20的子像素PX1、PX2、PX3沿第二方向D2排列，且第二方向D2可与前述的第一方向D1相交或垂直。(2)显示元件220以朝向第二基板210的面为发光面，因此，显示面板20以第二基板210作为正面，并以第一基板110作为背面。(3)显示阵列基板200’还包括遮光层BM，且遮光层BM设置于第二基板210与绝缘层260之间，以提供遮光功能。遮光层BM的材质可包括黑色树脂或是遮光金属(例如：铬)等反射性及光穿透率都较低的材料。(4)显示阵列基板200’还包括导电胶CA，导电胶CA位于显示阵列基板200’的表面上，并位于第一接垫P1与第二接垫P2之间以及第三接垫P3与第四接垫P4之间，以电性连接第一接垫P1与第二接垫P2以及电性连接第三接垫P3与第四接垫P4。如此一来，有源元件120可以经由电路层130、第一接垫P1、导电胶CA、第二接垫P2以及第一连接材232传递讯号至显示元件220的第一电极224。在一些实施例中，第一接垫P1通过导电胶CA而连接第二接垫P2的部分顶面、部分侧面或其组合。在一些实施例中，第三接垫P3通过导电胶CA而连接第四接垫P4(或重迭于通孔VA4的其他接垫)的部分顶面、部分侧面或其组合。

在本实施例中，遮光层BM于第二基板210上的正投影不重迭于显示元件220于第二基板210上的正投影，以免遮蔽显示元件220发出的光线。同时，遮光层BM于第二基板210上的正投影重迭于有源元件120于第二基板210上的正投影，以遮蔽进入有源元件120的外来光线，藉此减少有源元件120出现光漏电的问题以及电路层130反射光线的问题。

图6A是依照本发明一实施例的显示面板20的驱动阵列基板100’的上视示意图。图6B是沿图6A的剖面线H-H’所作的剖面示意图。图7A是依照本发明一实施例的显示面板20的显示阵列基板200’的上视示意图。图7B是沿图7A的剖面线I-I’所作的剖面示意图。以下，配合图2及图6A至图7B，以说明显示面板20的制造方法。

本实施例采用图2所示的流程图来进行图6A至图6B所示的驱动阵列基板100’与图7A至图7B所示的显示阵列基板200’的组装，以制造显示面板20。与图2至图4B所示的显示面板10的制造方法相比，如图2及图6A至图7B所示的显示面板20的制造方法的不同之处在于：(1)在步骤S1提供的驱动阵列基板100’中，容纳空间OP沿第二方向D2延伸，如图6A所示；在步骤S2提供的显示阵列基板200’中，显示元件220沿第二方向D2排列，如图7A所示。第二方向D2可与前述的第一方向D1相交或垂直。(2)在提供显示阵列基板200’的步骤S2中，还包括在显示阵列基板200’上形成一层导电胶CA，如图7B所示。在一些实施例中，可于显示阵列基板200’的表面上涂布一层导电胶CA，或是于第二接垫P2与第四接垫P4上涂布一层导电胶CA，然后将显示阵列基板200’贴附于已形成容纳空间OP的驱动阵列基板100’，使得在驱动阵列基板100’与显示阵列基板200’被压合之后，第一接垫P1可藉由导电胶CA电性连接至第二接垫P2，第三接垫P3也可藉由导电胶CA电性连接至第四接垫P4。(3)步骤S2提供的显示阵列基板200’还包括遮光层BM，遮光层BM设置于第二基板210与绝缘层260之间，且遮光层BM于第二基板210上的正投影不重迭于显示元件220于第二基板210上的正投影，如图7B所示。(4)在进行步骤S3之后，以显示阵列基板200’作为正面，并以驱动阵列基板100’作为背面，显示元件220以朝向第二基板210的面为发光面。由于驱动阵列基板100’与显示阵列基板200’已在对组之前各自完成检测，因此，将可确保显示面板20具有高良率。此外，将驱动阵列基板100’与显示阵列基板200’对组的步骤较为简易快速，可节省制造时间，且对准精度佳，而能够得到较高的生产良率。

综上所述，本实施例的显示面板利用驱动阵列基板以及显示阵列基板来建构显示面板，不仅线路配置空间充足，也可选择性地免除复杂又繁琐的双面制程。同时，电路层与有源元件制作于驱动阵列基板，可有助于简化显示阵列基板的结构，且便于显示阵列基板的检测与重工。另外，显示元件的间距可以缩小，从而提高显示面板的开口率与解析度。此外，驱动阵列基板与显示阵列基板的对组步骤简易又快速，且对准精度佳，可节省制造时间，并得到提高的生产良率。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (14)

1.一种显示面板，其特征在于，包括：

一驱动阵列基板，具有一容纳空间，包括：

一第一基板；

一有源元件，设置于该第一基板上；以及

一电路层，电性连接该有源元件，且包括一第一接垫，其中该第一接垫邻近该容纳空间；以及

一显示阵列基板，覆盖该驱动阵列基板，且包括：

一第二基板；

一显示元件，设置于该第二基板上，且位于该容纳空间中；以及

一第二接垫，电性连接该第一接垫与该显示元件。

2.如权利要求1所述的显示面板，其特征在于，该第一接垫于该第一基板上的正投影与该第二接垫于该第一基板上的正投影至少部分重迭。

3.如权利要求2所述的显示面板，其特征在于，该驱动阵列基板具有一第一对位标记，该显示阵列基板具有一第二对位标记，该第一对位标记于该第一基板上的正投影与该第二对位标记于该第一基板上的正投影至少部分重迭。

4.如权利要求1所述的显示面板，其特征在于，该第一接垫直接接触该第二接垫。

5.如权利要求1所述的显示面板，其特征在于，该第一接垫包括依续堆迭的钛层、铝层以及钛层。

6.如权利要求1所述的显示面板，其特征在于，还包括：

一导电胶，位于该第一接垫与该第二接垫之间。

7.如权利要求1所述的显示面板，其特征在于，该电路层包括至少一绝缘层与至少一导线层，且该至少一导线层电性连接该有源元件与该第一接垫。

8.如权利要求7所述的显示面板，其特征在于，该电路层包括一第一绝缘层、一第一导线层、一第二绝缘层以及一第二导线层，其中该第一绝缘层位于该有源元件与该第一导线层之间，该第二绝缘层位于该第一导线层与该第二导线层之间，且该第一导线层电性连接该第二导线层与该有源元件。

9.如权利要求8所述的显示面板，其特征在于，该容纳空间贯穿该第一绝缘层以及该第二绝缘层。

10.如权利要求1所述的显示面板，其特征在于，该显示阵列基板还包括一遮光层，该遮光层位于该第二基板与该有源元件之间。

11.如权利要求10所述的显示面板，其特征在于，该遮光层于该第二基板上的正投影不重迭于该显示元件于该第二基板上的正投影，且该遮光层于该第二基板上的正投影重迭于该有源元件于该第二基板上的正投影。

12.如权利要求1所述的显示面板，其特征在于，该电路层更包括一第三接垫，该显示阵列基板更包括一第四接垫，该第四接垫电性连接该显示元件以及该第三接垫。

13.一种显示面板的制造方法，其特征在于，包括：

提供一驱动阵列基板，其中该驱动阵列基板具有一容纳空间且包括：

一第一基板；

一有源元件，设置于该第一基板上；以及

一电路层，电性连接该有源元件，且包括一第一接垫，其中该第一接垫邻近该容纳空间；

提供一显示阵列基板，其中该显示阵列基板包括：

一第二基板；

一显示元件，设置于该第二基板上；以及

一第二接垫，电性连接该显示元件；以及

电性连接该第一接垫至该第二接垫，并使该显示元件位于该容纳空间中。

14.如权利要求13所述的显示面板的制造方法，其特征在于，在电性连接该第一接垫至该第二接垫之前，还包括在该第二接垫上涂布一层导电胶。

Images