CN102939672B - 有通过绝缘体被组织成行和列的导体或半导体材料的平行纳米线的塞贝克/珀耳帖热电转换单元和制作过程 - Google Patents

Abstract

有通过绝缘体被组织成行和列的导体或半导体材料的平行纳米线的塞贝克/珀耳帖热电转换单元和制作过程。一种可堆叠单元（A1、A2）或更一般地适合被模块式联结到其他类似单元的新颖和有效结构，用于形成塞贝克/珀耳帖热电转换装置的相对地大尺寸的隔膜，可以用普通的平面处理技术制造。该结构基本上由第一介电材料（2）和第二介电材料（3）的交替层的叠层（A1、A2）组成，该第一介电材料（2）适合被淀积成厚度小于或等于约50μm的膜，有低的热导率，并且用具体化合物的溶液可蚀刻，该第二介电材料（3）有低的热导率，但不被该溶液蚀刻。对于全部宽度，该叠层被平行沟槽（T1、T2、T3）断续隔开，平行沟槽的宽度（w）可以对应于光刻处理分辨率允许的定义的最小线宽，该光刻处理被用于定义该平行沟槽，但该宽度可以最终受其他参数限制，首先是该叠层的高度（h），为了形成该平行沟槽，该叠层高度（h）遭到切割该叠层的竖直蚀刻。

Description

有通过绝缘体被组织成行和列的导体或半导体材料的平行纳米线的塞贝克/珀耳帖热电转换单元和制作过程

技术领域

本公开一般涉及塞贝克/珀耳帖热电转换装置，尤其涉及利用跨越绝缘隔膜延伸的导体或半导体材料的平行纳米线的装置。

背景技术

塞贝克（Seebeck）效应是热电现象，根据该现象，在细长的导体或半导体中，其各部分之间的温度差产生电。该效应由物理学家ThomsonJ.Seebeck于1821年发现，宣称这种效应本身为遭受温度梯度的金属棒两端之间的电势差。在包含温度T₁和T₂上两种材料A和B之间的两个结点的电路中，产生的电压由下式给出：

$V=\underset{T_1}{\overset{T_2}{\∫}}[S_B\left(T\right)-S_A\left(T\right)]\mathrm{dT}---\left(1\right)$

其中：S_A和S_B是与该两种材料A和B有关的塞贝克系数（亦称热电功率）。电压值通常在数μV/K的量级。该塞贝克系数依赖于材料、绝对温度和形态学特征。该塞贝克效应能够被开发，用于借助电压差测量温度，该电压差是在包括不同材料的结点（热电偶）的电路中产生的；或者用于借助把多个热电偶（热电堆）串联以产生电能。

从微观的观点看，当细长导体的一端处于与另一端不同的温度时，电荷载流子（金属中是电子，半导体中是电子和空穴，离子导体中是离子）将扩散。较热的载流子将向较低温度部分扩散，直到在导体的较冷和较热部分引起不同载流子密度为止。在绝缘的系统中，平衡将由于扩散达到，热将变成沿整个导体均匀分布。由于电荷载流子运动（热流）的热能再分布，显然关联到电流，当导体温度变成均匀时，该电流将使自身成为零。

在电路中的两个连接的结点保持在恒定温度差的系统中，该热流也将是恒定的，因而将有电荷载流子在电路中连续流动。

载流子的迁移率被杂质、晶粒边界和存在于导电材料中类似缺陷处的散射现象、以及被晶格振动（声子）降低。因此，该塞贝克效应强烈依赖于杂质和结晶学缺陷的密度以及材料的声子谱。

声子沿热梯度运动，通过与电子或其他载流子和与晶格缺陷的交互作用而失去能量。定义材料的热电品质因数为Z=S²σ/κ，是有用的，这里κ和σ分别是材料的热导率和导电率。

从技术的观点看，根据塞贝克效应的发电机的使用，很可能被认为是有意义的。热力厂中多于一半被产生的热常常作为低热含量的热被散失，据估计，约15百万兆瓦被浪费在能量转换过程中。塞贝克发电机的可用性，能把即使仅仅部分这样浪费的热转换为电，对能量问题也能有正面影响。

然而，热电发电机有极其低的效率。例如，在n型硅薄膜的情形中，以每cm²的5×10¹⁵砷原子掺杂，品质因数在室温下将是Z≈3×10^-5K^-1；而ZT≈1的值只能够以有限可用性的高价材料获得，诸如Bi₂Te₃、Sb、Se和它们的合金。

实际上，且不说高附加值的一些使用，诸如在空间航天器中的热电发电，用大量丰富可用的低价材料制成的热电发电机，将获得仅仅约7%的转换产出。作为比较，涡轮机能把约20%的热能转换为有用的电流。

近来已经被证实[1、2]，用基于极其纤细的导体、按约20nm和粗糙外表面形式的硅纳米线的系统，高的热电品质因数能够被获得。该材料增加的Z值，来自声子和电子的平均自由程的去耦合，这是由在该两者的表面上散射的不同入射引起的。尤其是，对较低频率（较大波长）声学声子的热导率的重要贡献被消除，因为波长大于该线横截面大小的声子的密度，实际上变成零。结果是，硅的热导率从≈150Wm^-1K^-1（室温下大块的Si）骤降至≈1.6Wm^-1K^-1（室温下20nm的Si纳米线），而相反的是，导电率不经受同样的剧烈下降。

合适的导体或半导体材料的测试纳米线，很长时间只能用实验室技术形成，难以适合制造商业上能生存的结构和大小的热电转换单元，该单元关联到实现能在商业上有意义的功率等级上发挥作用的热电转换的隔膜，且该单元可以在工业上大规模制造。

一种制造周期表IV族元素或其合金的纳米线，不要求先进的光刻技术，并包含增强用于表面粗糙度的处理步骤的方法，被公开在同一申请人的于2008年4月11日提交的作为WO2009/12531公布的先前的意大利专利申请中。该方法考虑到可选的离子注入及纳米线的热循环，以引起在大块材料中空隙的建立，以便按明显不同的方式有用地修改声子和电子的平均自由程。

该先前申请公开可以按工业规模方式制造平行纳米线的单级阵列和生成结构的途径，最终以同样的单级阵列结构被堆叠，以便逐渐地分别增加热电转换的隔膜的热和冷相对表面的大小，降低内部电阻和增加能够从该装置产出的功率。

通过导体或半导体材料的保形层的光刻术定义、淀积、以及保形层的相继的各向异性蚀刻，在绝缘衬底的表面上形成平行纳米线的单级阵列，要求无数这样的“单层”单元的制造，各通过相同序列的光刻定义、淀积和蚀刻的重复，这样使该过程相对昂贵，并限制实际转换装置的热输入/输出的每单位面积上能够组装大数量（numerosity）的纳米线，而该装置就是这样构成的。

发明内容

发明人/申请人的第一个目的，是提供一种结构单元，适合被模块式联结到其他类似结构单元，该结构单元有被组织成平行纳米线的多个行和列的导体或半导体材料的纳米线的致密布居(population)，，该平行纳米线支承在单个衬底上，获得该单元每单位面积上显著地大的大数量的纳米线。

另一个目的是提供一种高效制造过程，适合用普通的平面处理技术作法执行并有相对简单和低成本的过程流程（processflow）。

另一个目的是提供一种隔膜，用于尺寸适合电源应用的塞贝克/珀耳帖热电转换装置，该隔膜由模块式联结的数量不受限制的结构单元组成，每一结构单元有多个行和列的平行纳米线在单个衬底上，纳米线的全部布居的某一分数的纳米线组，以有差别的金属化并联，分别在该隔膜的冷和热的相对表面之上，以及把这些平行的纳米线组的串联的金属线或导线连接到装置的两个端子。

这些目的的实现，是借助可堆叠单元，或更一般地说，是适合被模块式联结到其他类似单元的单元的新颖和有效的结构，用于形成塞贝克/珀耳帖热电转换装置的相对地大尺寸的隔膜，它可以用普通的平面处理技术制造。

该结构基本上由第一介电材料和第二介电材料的交替层的叠层组成，该第一介电材料适合被淀积成厚度小于或等于约50nm的膜，有低热导率且可被具体的化合物的溶液蚀刻，该第二介电材料有低热导率，它不可被该溶液蚀刻。

对于全部宽度，该叠层被平行沟槽断续隔开，平行沟槽的宽度可以对应于光刻处理分辨率允许的定义的最小线宽，该光刻处理被用于定义该平行沟槽，但该沟槽可以最终受其他参数限制，首先是（inprimis）该叠层的高度，为了形成该平行沟槽，该叠层遭到切割该叠层的竖直蚀刻。

由横向切割该叠层产生的这些沟槽在相对的蚀刻表面之上，有被蚀刻溶液的溶解作用在第一介电材料的相应蚀刻前缘（etchfront）的“再处理”的平行腔，蚀刻的平均深度一般包括在约15到35nm之间。

填充平行腔的导体或半导体材料的保形淀积的保护层的纳米线状残留物，出现在沟槽的相对表面上，其后从大体上平的竖直表面和水平表面被移除，构成许多平行纳米线，它们一般有非均匀横截面面积和导体或半导体填充材料的极其不规则的表面、被组织成跨越不同介电材料的交替层的开缝的叠层的行和列。

因此，虽然该单元能够以平面技术可复制地制造，但它包括平行纳米线的两维阵列，彼此电绝缘，从叠层的一侧到另一侧延伸，被组织成位于同一水平的平面上的间隔开的平行纳米线行和垂直于该水平的平面延伸的纳米线列。

绝缘衬底表面之上的叠层的不同介电材料交替层的大数量，理论上是无限的，而实际上只受在不同介电材料交替层的叠层中，制作有大体上竖直侧壁的沟槽达到叠层的极限高度的能力的限制，该高度可达数十微米（μm），换句话说，它是能够用切割进叠层中的可接受几何形状的平行缝横截面制作的缝的极限深度。

按照本公开的另一方面，是适合形成用于塞贝克/珀耳帖热电转换装置的隔膜的可堆叠单元的新颖制作过程，包括步骤：

a）在低热导率介电材料的平的衬底上，淀积第一介电材料和第二介电材料之一或另一种的第一层，该第一介电材料可被化合物的溶液蚀刻，并可淀积成厚度小于或等于50nm的膜，该第二介电材料有低热导率，它耐所述蚀刻溶液，该低热导率介电材料的平的衬底耐所述蚀刻溶液；

b）在所述两种不同介电材料之一的所述第一层之上，淀积一层该另一种介电材料并重复步骤a）和b）许多次，足以使交替的层（a）与层b）的叠层，达到需要的高度；

c）在叠层之上形成或应用定义平行蚀刻线的掩模，该蚀刻线的宽度等于可用所使用的光刻技术定义的最小线宽，该平行蚀刻线延伸至叠层的整个宽度并且被间隔开1微米（μm）或几微米（μm）；

d）用通过掩模的开口的溅射、反应性等离子或等离子，蚀刻该多层叠层，形成平行沟槽，直到深至露出衬底的表面为止；

e）用所述溶液蚀刻所述可蚀刻某厚度（一般不大于约50nm）的第一介电材料的相对的蚀刻表面，直到再处理第二介电材料的相邻层之间的蚀刻表面，持续约20nm的平均距离，在沿每一沟槽的相对的蚀刻表面之上形成平行纳米腔；

f）在已经消除掩模的最后残留物之后，在与接收表面高保形性的条件下，淀积一层有相对高本征塞贝克系数的导体或半导体材料，至少部分地填充所述平行腔，直到在竖直和水平平面形表面之上，生长无间断点的保护性（sacrificial）保形层；

g）在叠层之上形成新的或再次应用所述掩模；

h）通过掩模开口用溅射、反应性等离子或等离子，蚀刻该保形地淀积的导体或半导体材料的保护层，直到从竖直和水平表面完全移除它，在所述平行腔内留下导体或半导体材料填充物的剩余的纳米线。

附图说明

图1画出用于塞贝克/珀耳帖热电转换装置的隔膜的基础结构，由本公开的单元被堆叠和粘合在一起构成。

从图2到图6的系列，以单元的结构性特性的示意横截面图，画出本公开的制造过程的基本步骤；

图7和图8画出纳米腔填充物的残留物的少数可能的横向截面样本图，该纳米腔构成本公开的单元的多级结构的导体或半导体材料的独有的纳米线。

具体实施方式

该要求保护的发明的实施例，现在将参考附图，为纯说明目的被描述。

该单元的大数量及组织和该装置的电连接，以及使用的材料及有关的处理条件，可以由设计者根据择优性和/具体或应用的具体要求，不同地设定和选择。因此，本发明不企图受这里描述和出示的示例性实施例限制。

图1画出用于塞贝克/珀耳帖热电转换装置的隔膜的基本结构，由被堆叠和粘合在一起的本公开的单元构成。出示的片段分别是两个相邻单元A1和A2，每个包括介电材料的平的衬底1，有低热导率、耐蚀刻溶液和预计的单元的制造过程的温度并且耐热电转换装置的操作温度。合适的衬底材料是如下材料的薄片：玻璃、玻璃陶瓷、陶瓷、烧结材料或铝的金属陶瓷、元素周期表的族IVB和VB的耐熔金属氧化物、混合的氧化物和其混合物、热固性树脂、使用环氧或酚结合剂的结块和合成物、以及非导电材料粒子和/或纤维。

衬底1之上有叠层，由交替的第一介电材料2的层与第二介电材料3的层构成，该第一介电材料被淀积成厚度小于或等于约50nm的膜，并可用合适的化合物的溶液蚀刻，该第二介电材料有低热导率，不被该溶液蚀刻。

被淀积成厚度小于或等于50nm的膜2的第一介电材料，可以是氧化物如SiO₂或其他能够被淀积成高保形超薄的膜的介电氧化物。

第二介电材料3可以是氮化物如Si₃N₄或耐熔氧化物、混合的氧化物或基本上不被蚀刻或在任何情形下只被第一介电材料的蚀刻溶液轻微腐蚀的其他介电复合物。

该叠层有平行缝跨越叠层的整个宽度W，形成平行沟槽T1、T2、T3、…、沿衬底1的整个宽度延伸。沟槽的宽度w可以对应于能够以被使用的光刻技术实际定义的最小线宽，并且借助sing普通光刻术，可以一般被包括在150nm和1μm之间，虽然相邻沟槽之间的间距，对应于多层叠层在产生沟槽之后遗留的平行壁或薄片的宽度或厚度，但在为建立可蚀刻层的湿性蚀刻的平行沟槽，切割该叠层、淀积导体或半导体材料填充物层和从平面形表面移除被淀积的材料的步骤期间，较小可能与纤细平行壁的足够机械稳定性的保持兼容（compatibly）。

叠层可以达到的高度h，理论上是无限的，增加覆盖层2和3的数量是可能的，而实际上受产生最小宽度w的平行切口和通过叠层整个厚度W的周期（间距）的技术能力的限制，为了使每单位面积纳米线的密度最大化、为了与确保叠层在相邻沟槽之间的剩余壁在蚀刻步骤期间有足够机械稳定性的要求兼容，所以选择两种不同介电质之一的各向同性湿性蚀刻，以及填充腔和从结构的平面形表面移除填充物材料的后继步骤。

通过叠层的交替层2和3介电材料的溅射、反应性等离子或等离子蚀刻，使用普通光刻胶的定义掩模，借助各向异性蚀刻建立平行缝，能够实现有大体上平行（竖直的）的蚀刻表面的切口，该切口通过叠层的厚度（高度h）从数十μm直到几个毫米。

当然，叠层的高度h越高，平行沟槽的重复的周期或间距，即分开相邻沟槽的剩余平行壁的厚度必须越大。通常，叠层的高度h和周期（间距）可以有相同的数量级。

层3的介电材料与按一定速率在具体化学溶液中溶解的层2的介电材料相比，有对该溶液的相对耐腐蚀性，由于薄层2的介电材料的相应蚀刻前缘的再处理，从该沟槽的蚀刻表面平面向前推进，允许纳米尺度的平行腔沿每一沟槽T1、T2、T3、…暴露的蚀刻表面形成。在这些平行腔内部，遗留导体或半导体填充物材料的纳米线状残留物，该填充物材料是填充平行纳米腔的保形地淀积的保护层，且该保护层随后被各向异性蚀刻从沟槽的大体上平面形的蚀刻表面移除。这样的残留物4构成填充物材料的平行纳米线，完美地被组织成行和列。

构成剩余纳米线4的填充物材料，可以是半导体，诸如有同位素存在或有本征的或以施主和/或受主原子掺杂的²⁹Si的富集存在的硅，最终以本征的或掺杂有施主和/或受主原子的²⁹Si同位素富集的硅锗合金以及等价的半导体材料，诸如钨、钛或它们的合金的金属，半金属的金属合金，金属和半金属之间的合金。该填充物材料可以在任何情形下按大体上保形方式被淀积，适合填充平行纳米腔，如被建立在每一沟槽的相对壁表面中的那些材料一样。

如图1所示，这样构成的单元可以被模块式联结在一起，例如通过堆叠一层在另一层上，而每一单元或通过把若干单元连结在一起构成的完整隔膜的平行沟槽，被极其低热导率的介电材料，诸如，举例说，二氧化硅或氧化铝或其他耐熔氧化物的气凝胶填充，适合对构成有尽可能低的总体（合成的）热传输系数的绝热隔膜有帮助。

为此，单个单元的平行沟槽T1、T2、T3的定义已被设计，以便确定尽可能低的填充/空隙比，与保持多层叠层的剩余平行壁的足够机械稳定性兼容，壁的厚度可以是能够在叠层中的平行切口的蚀刻期间，以及在保形地淀积的纳米腔的导体或半导体填充物材料的移除期间，除确保该壁（在叠层的任何级上）一侧的纳米线和另一侧的纳米线之间的电分离之外，还要确保适当机械稳定性的最小厚度，该纳米腔形成在每个沟槽的相对表面中。

该隔膜的机械整体性要求和绝缘特征，必须不在另一端惩罚超出该隔膜的相对表面的每单位面积的纳米线数量的量度最大化（measuremaximization），在该另一端上所有平行纳米线的相对端终止，以便为限制热电转换器的内部电阻提供电流传导的合适横截面。

本公开的单元和可用多个单元构成的相对大尺寸的热电转换隔膜的基础结构，没有特别的关键点（criticalness）。可以由单根断开的纳米线（按随机确定的百分比）表示的缺陷率（defectivity）因而不起作用，无关要紧，因为大量纳米线，通过把它们在电学上与隔膜的相对侧之上的表面金属化岛并联而最终被聚集（grouped）在一起。

薄介电层2的蚀刻表面的再处理，通常是通过与溶液接触的湿性化学蚀刻（如，通过浸入每种溶液中）的不规则性，以及同时发生导体或半导体填充物材料的剩余纳米线4的结果的平行纳米腔的填充的不规则性，一般沿它们的长度有变化的横截面，每一单根纳米线在大小和周边（perimetral）轮廓方面显著变化，如图7的细部中示意所示。此外，在每一纳米线内，常常有内部空隙和/或裂纹，如图8的细部中示意所示。所有这些不规则性，增强光子沿热传递方向跨越合成隔膜，随着它们的传播的表面散射现象。

本公开的单元的平行纳米线4的这些优良特征，与用相同填充物材料、基本上紧凑、有相对均匀横截面和相对光滑表面、如同按照上面指出的先前专利申请所描述的技术制造的那些纳米线相比，产生塞贝克系数的显著增加。

在已经完成该叠层和形成该剩余纳米线之后，沟槽空隙可以用有极其低热传输系数的材料完全填充，例如二氧化硅气溶胶或其他绝缘材料，以便加固这样形成的纳米结构的机械稳定性和当把它们组装（堆叠）到一起时使这些单元更容易运作，以形成需要大小的隔膜。

另外，已制造单元的联结/堆叠，可以在着手以绝缘材料（气凝胶）填充合成的产品（隔膜）的沟槽空隙之前进行。

如图1示意所示，金属化条5可以被定义在所有单根纳米线4的两端终接于其上的隔膜的相对表面之上，以便按组电并联纳米线4，如图所示。

利用塞贝克/珀耳帖效应的热电转换装置的构成，是通过在隔膜的热输入/输出的相对表面之上被定义的金属化岛中间，实现电连接6完成的，以便把并联的纳米线4的各个组，电串联到隔膜的纳米线4的整个串联/并联网络的两个端子。

由多个单元制成的合成隔膜的相对表面上的这些金属化，可以由定义金属层需要的图案的低成本印刷技术（如，通过绢印（serigraphy）或喷墨印刷）定义。另外，用平面形制作处理技术制作的每一单元的相对表面，可以在完成两种不同介电材料的依次选择性蚀刻，使该单元的将被金属化的相对表面适当倾斜，不再是竖直而是斜的之后，已经涂覆被淀积的普通金属层。该蚀刻步骤可以被重复，每次持续预定的时间间隔，增强第一和第二化合物，以便一个接一个地蚀刻不同介电质。之后，能够进行平面地淀积和最终用光刻方法定义金属层。

例如，通过淀积在叠层相对表面上的未刻图案的金属层，预先电并联单元的所有纳米线，因为在淀积金属层之前，由于相对表面上介电质的依次蚀刻完成的端部表面的倾斜，增加与单根纳米线端部的接触面积，以及因为现代平面制作处理的精细金属化技术，这样制成的单元可以被连结在一起，形成一定数量的单元的块，块的所有纳米线被预先并联并最终可按照需要的串联-并联方案，通过另外形成在平面形制作的单元的预先金属化表面之上的金属层（该金属层可以是不同的金属，例如低熔点合金，通过把隔膜的表面浸入熔化的合金中涂覆）连接。然后，这样的金属覆盖层可以按照这样构成的隔膜的纳米线的整个布居需要的电串联-并联方案定义。

本公开的隔膜的热输入/输出每单位面积大数量的纳米线，至少比按照最接近的现有技术在隔膜中可获得的数量大三个数量级，该最接近的现有技术公开在列举的先前专利申请中，也作为WO2009/1255317-A2公布。在该先前技术的隔膜中，最大的大数量是5×10⁶cm^-2，而在按照本公开的隔膜中它可以达到1.5×10¹⁰cm^-2。

本公开的单元能够就过程流程的相对简单性、基本没有关键点（criticalness）和低成本方面，以特别有效的方式的过程制造，该过程的实施例，现在将参考从图2到图8的一系列附图描述，这些图示意画出被制造的单元横截面的放大的细部（尺寸上不成比例），对应于许多平行沟槽之一。

参考图2，该制造过程，尤其是形成不同介电材料层3、2、3、2、…的交替层的多层叠层的步骤，该交替介电材料层3、2、3、2、…是在衬底例如薄片玻璃-陶瓷材料1之上的分别耐具体蚀刻溶液和被具体蚀刻溶液蚀刻的层，，该制造过程和步骤可以在气相化学淀积的设备中被有效完成，该设备被适当地装备，并通过修改每次的淀积条件和引进反应器的气体先导体，能允许在相同反应器内不同材料的交替介电层的依次淀积步骤的实行。

参考一系列图中画出的示例性情形，淀积在衬底1表面之上的第一层，可以是平均厚度约40nm或约100nm或更厚氮化硅层3，依它是被蚀刻的材料还是耐蚀刻的材料而定。

氮化硅（在层3的例子）的淀积条件可以考虑：

-淀积温度约790°C±200°C

-压力约170mTorr±100mTorr

-气氛：二氯甲硅烷或其他氯硅烷或它们的存在氮和/或氨的混合物。

还要进一步建立淀积的时间，以便获得层3的氮化硅的需要厚度，气氛和淀积条件被改变，执行普通稀释步骤和随后正确气氛的构成，以便执行不同介电材料，如氧化硅的依次的层2的淀积，并执行在一定条件下的层2的淀积，该条件可以是：

-淀积温度约950°C±150°C

-压力约200Torr±150Torr

-气氛：二氯甲硅烷和氧，任选地存在水或氮作为稀释剂。

为获得氧化硅的层2需要的约40nm或约100nm或更厚的厚度，要预先建立淀积时间，该时间依它是被蚀刻的材料还是耐蚀刻的材料而定，一旦该预先建立的淀积时间已经过去，在反应器内再次重新建立氮化物的淀积条件，以便在氧化硅层之上淀积氮化硅的相继层，如此等等生长氮化硅3和氧化硅2的交替层的叠层，该叠层的高度可高达数毫米。

参考图3，通过定义平行沟槽Ti的普通光刻掩模，氧化硅和氮化硅的交替层用等离子、反应性等离子或溅射各向异性蚀刻，直到完全地把叠层“切成薄片”，在每一沟槽底部露出衬底1的表面。一般地说，该蚀刻可以用在多层叠层的平面处理中采用的任一普通使用的技术进行。

在已经制成跨越衬底1上氮化硅和氧化硅的交替层的叠层的平行缝之后，层2的介电材料（在该例子中是氧化硅）在氢氟酸水溶液中经受各向同性湿性蚀刻，逐渐地从沟槽Ti定义的相对表面的平面开始，引起被氧溶解的层2的蚀刻表面的再处理，如图4示意所示。

当然，对硅处理技术有知识的读者，应当显而易见，在该具体的氧化硅和氮化硅交替层的示例性实施例中，具体溶液可蚀刻的介电材料的供逐渐地再处理的蚀刻表面，可以换种方式是氮化硅，在该情形下，用作相对于氧化物的氮化物的选择性蚀刻溶液，是磷酸溶料（H₃PO₄），或者是热的磷酸水溶液。

在已经移除平行沟槽的定义掩模的残留物之后，清洗和干燥制作的产品，导体或半导体材料4c的保护层4c被保形地淀积，以便填充由淀积的介电材料层2的再处理、在沟槽的相对表面之上产生的纳米腔，该淀积的介电材料层2有约40nm的平均厚度，并一个接一个地在不受该蚀刻溶液影响的介电质层3之间被蚀刻，该介电质层3可以有例如约100nm的平均厚度。

热电活性材料的保护性保形淀积层的淀积步骤，示意地在图5画出。

在该示例性实施例中，被淀积的热电活性材料可以是例如在下列淀积条件下在高保形性条件下被淀积的硅：

-淀积温度约610°C±200°C

-压力约170mTorr

-气氛：硅烷，任选地存在氯硅烷和作为稀释剂的H₂和N₂。

参考图2，保护性填充物层4c经受无掩模各向异性蚀刻，例如用反应离子蚀刻（RIE），直到保形地淀积的层4c的淀积的材料完全从水平和竖直平面表面移除，在故意地（purposely）留下在平行沟槽Ti相对表面上产生的纳米腔内的填充物材料的残留物。这些填充物材料的残留物，构成许多相互平行、相互电绝缘、被组织成行（在叠层的水平平面上）和列的纳米线4，如在图6中可以被观察到的。

这些纳米线4从沟槽的一侧延伸到另一侧。

利用用于形成交替层的叠层的两种不同介电材料之一的选择性各向同性蚀刻形成纳米腔的条件，以及利用保形地淀积的热电活性材料填充平行纳米腔的条件，都是过程，这些过程的推进和完成是固有地不规则的，在第一种情形中，是受被蚀刻层的淀积的介电材料的结晶学和形态学的差异影响，而在第二种情形中，是受介电材料的蚀刻前缘的再处理的类似不规则性影响，该介电材料通过与蚀刻溶液或熔化物接触被选择性各向同性地蚀刻。

这些因数的组合结果就是如此，以便决定保形地淀积的保护层的材料的线状残留物的形成，有不均匀横截面沿单根纳米线延伸，该单根纳米线有变化的尺寸和周边轮廓，以及形态学上的粗糙和不规则的外表面，如图7的细部中示意所示。

此外，用热电活性材料的填充过程，尽管在高保形性的条件下被淀积到接收表面结构，但按导致裂纹和内部空隙形成（因为边缘效应）的方式进行，如图8的细部中示意所示。

留在纳米腔内部的纳米线的这些固有形态和几何特征，强烈地促进声子的表面散射。这一点被合成在与相同材料的不同方法制造、但有相对恒定直径或横截面尺寸、大体上紧凑并有相对光滑外表面的纳米线相比的观察的塞贝克系数的可觉察的增加中。

参考文献

1．A.I.Hochbaum,R.K.Chen,R.D.Delgado,W.J.Liang,E.C.Garnet,M.Najarian,A.Majumdar,andP.D.Yang,‘Enhancedthermoelectricperformanceofroughsiliconnanowires’,Nature,2008,451(7175),p.163-167.

2．A.I.Boukai,Y.Bunimovich,J.Tahir-Kheli,J.-K.Yu,W.A.GoddardIii,andJ.R.Heath,‘Siliconnanowiresasefficientthermoelectricmaterials’,Nature,2008,451(7175),p.168-171.

Claims (21)

1.一种可用平面处理技术制作的元件，被模块式联结到其他元件以便构成塞贝克/珀耳帖热电转换装置的隔板，该元件包括宽度(W)对应于隔板厚度而长度(L)对应于隔板表面面积的维度或维度的分数的叠层，该元件有高塞贝克系数的导体或半导体材料的纳米线(4)的布居，彼此平行和被绝缘跨越叠层的宽度延伸，被组织成行和列，其特征在于，所述叠层包括：

a)交替的第一介电材料(2)和第二介电材料(3)层，该第一介电材料层可淀积成厚度小于或等于50nm的连续膜，可被具体化合物的溶液蚀刻，该第二介电材料有低热导率，不可被所述溶液蚀刻；

b)平行沟槽，所述沟槽的宽度(w)的下限对应于光刻术定义的最小线宽，间隔开至少1μm；

c)平行腔(4c)，沿每一沟槽的相对表面、利用所述溶液再处理所述第一介电材料(2)层的蚀刻前缘；

d)所述平行腔(4c)的导体或半导体填充材料的线状纳米尺寸残留物，构成被组织成行和列的所述平行间隔开的纳米线(4)。

2.根据权利要求1所述的元件，其中所述高塞贝克系数的导体或半导体材料，属于由本征或掺杂半导体、金属、金属合金、半金属合金、金属和半金属之间的合金及其混合物组成的组。

3.根据权利要求2所述的元件，其中所述高塞贝克系数的导体或半导体材料，属于由下列组成的组：有天然同位素存在或本征的或掺杂以施主和/或受主原子的²⁹Si的增强存在的单晶和多晶硅、有天然同位素存在或本征的或掺杂以施主和/或受主原子的²⁹Si的增强存在的硅锗合金、钨、钛及其合金。

4.根据权利要求1所述的元件，其中所述第一介电材料(2)是SiO₂，而所述第二介电材料(3)是Si₃N₄。

5.根据权利要求1所述的元件，其中所述第一介电材料(2)是Si₃N₄，而所述第二介电材料(3)是SiO₂。

6.根据权利要求1所述的元件，包括低热导率介电材料的衬底(1)，该介电材料耐所述第一介电材料(2)的溶液。

7.根据权利要求1所述的元件，其中所述纳米线(4)有沿它们的纵向扩展的不均匀横截面，以及形态学上粗糙的外表面。

8.根据权利要求1所述的元件，特征在于该叠层有40nm×20nm平均横截面的纳米线(4)密度，在该叠层的热输入/输出的侧表面的每单位面积上高达5×10¹⁰纳米线/cm²。

9.根据权利要求1所述的元件，其中该叠层的高度(h)与所述平行沟槽的重复的周期或间距，有相同的数量级。

10.一种用于制作元件的过程，该元件可模块式联结到其他元件以便构成用于塞贝克/珀耳帖热电转换装置的隔板，其特征在于，该过程包括如下步骤：

a)在低热导率介电材料的平的衬底(1)上，淀积第一介电材料(2)和第二介电材料(3)之一的第一层，该第一介电材料(2)可淀积成厚度小于或等于50nm的连续膜，可被具体化合物的溶液蚀刻，该第二介电材料(3)有低热导率，不可被所述溶液蚀刻，该低热导率介电材料耐所述溶液；

b)在所述两种不同介电材料之一的所述第一层之上，淀积一层另一种介电材料并重复步骤a)和b)许多次，足以使交替的步骤a)的层与步骤b)的层的叠层，达到需要的高度；

c)在叠层之上，形成或应用定义平行蚀刻开口的掩模，该蚀刻开口的宽度(w)的最小极限对应于所用光刻术定义的最小线宽，该蚀刻开口被间隔开至少1μm，延伸至叠层的整个宽度(W)；

d)通过所述掩模开口以等离子或反应等离子蚀刻或溅射该多层叠层，形成平行沟槽，直到深入到所述衬底(1)表面为止；

e)用所述溶液蚀刻所述第一介电材料(2)层的蚀刻表面，直到使它们退回所述第二介电材料(3)的相邻层之间，平均距离为20nm，在每一沟槽的相对蚀刻表面上形成平行腔(4c)为止；

f)最终从叠层的表面移除所述掩模的残留物，化学气相淀积高本征塞贝克系数的导体或半导体材料，填充所述平行腔(4c)，直到在开缝的叠层的水平和竖直平行表面之上生长无间断点的保形层(4m)为止；

g)在叠层的表面上形成或应用新的所述掩模；

h)通过所述掩模开口以等离子或反应等离子蚀刻或溅射所述保形层(4m)的导体或半导体材料，直到从所述水平和竖直平面表面完全移除它为止，在所述平行腔(4c)内留下所述导体或半导体材料的纳米线状残留物(4)。

11.根据权利要求10所述的过程，其中所述高本征塞贝克系数的导体或半导体材料，属于由下列组成的组：本征或掺杂半导体、金属、金属合金、半金属元素之间的合金、金属和半金属元素之间的合金及其混合物。

12.根据权利要求11所述的过程，其中所述高本征塞贝克系数的导体或半导体材料，属于由下列组成的组：有天然同位素存在或本征的或掺杂以施主和/或受主原子的²⁹Si的增强存在的单晶或多晶硅、半导体、有天然同位素存在或本征的或掺杂以施主和/或受主原子的²⁹Si的增强存在的硅锗合金、钨、钛及其合金。

13.根据权利要求10所述的过程，其中所述第一介电材料(2)是SiO₂，所述第二介电材料(3)是Si₃N₄，以及所述溶液是氢氟酸的水溶液。

14.根据权利要求10所述的过程，其中所述第一介电材料(2)是Si₃N₄，所述第二介电材料(3)是SiO₂，以及所述溶液是磷酸的水溶液或熔化物。

15.一种用于塞贝克/珀耳帖热电转换装置的隔膜，由任何数量的可联结单元组成，每一个单元包括：宽度(W)对应于隔膜厚度而长度(L)对应于隔膜表面面积的尺寸或尺寸的分数的叠层，每个单元有高本征塞贝克系数的导体或半导体材料的纳米线(4)的布居，彼此平行和被绝缘地跨越叠层的宽度延伸，被组织成行和列，其特征在于，所述每个单元的叠层包括：

a)第一介电材料(2)和第二介电材料(3)的交替层，该第一介电材料(2)可淀积成厚度小于或等于50nm的连续膜，可被具体化合物的溶液蚀刻，该第二介电材料(3)有低热导率，不可被所述溶液蚀刻；

b)平行沟槽，所述沟槽的宽度(w)下限对应于光刻术定义的最小线宽，被间隔开至少1μm；

c)平行腔(4c)，沿每一沟槽的相对表面处用所述溶液再处理所述第一介电材料(2)层的蚀刻前缘；

d)所述平行腔(4c)的导体或半导体填充材料的线状纳米尺寸残留物，构成被组织成行和列的所述平行间隔开的纳米线(4)；

e)在隔膜的热输入/输出的侧表面上的金属化条(5)，以适合按组电并联所述平行纳米线(4)；

f)电串联平行纳米线(4)的所述组的装置(6)，串连到隔膜的纳米线(4)的整个串并联网络的两个端子。

16.根据权利要求15所述的隔膜，其中所述高本征塞贝克系数的导体或半导体材料，属于由本征或掺杂半导体、金属、金属合金、半金属的合金、金属和半金属之间的合金及其混合物组成的组。

17.根据权利要求15所述的隔膜，其中所述高本征塞贝克系数的导体或半导体材料，属于由下列组成的组：有天然同位素存在或本征的或掺杂以施主和/或受主原子的²⁹Si的增强存在的单晶和多晶硅、有天然同位素存在或本征的或掺杂以施主和/或受主原子的²⁹Si的增强存在的硅锗合金、钨、钛及其合金。

18.根据权利要求15所述的隔膜，其中所述第一介电材料(2)是SiO₂，而所述第二介电材料(3)是Si₃N₄。

19.根据权利要求15所述的隔膜，其中所述第一介电材料(2)是Si₃N₄，而所述第二介电材料(3)是SiO₂。

20.根据权利要求15所述的隔膜，其特征在于，该叠层有40nm×20nm平均横截面的纳米线(4)密度，在该叠层的热输入/输出的侧表面的每单位面积上，高达5×10¹⁰纳米线/cm²。

21.根据权利要求15所述的隔膜，其特征在于，该叠层的高度(h)与所述平行沟槽的重复的周期或间距，有相同的数量级。