CN102938376B - Mosfet及其形成方法 - Google Patents
Mosfet及其形成方法 Download PDFInfo
- Publication number
- CN102938376B CN102938376B CN201110233492.5A CN201110233492A CN102938376B CN 102938376 B CN102938376 B CN 102938376B CN 201110233492 A CN201110233492 A CN 201110233492A CN 102938376 B CN102938376 B CN 102938376B
- Authority
- CN
- China
- Prior art keywords
- substrate
- mosfet
- grid structure
- ridge
- passage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种MOSFET及其形成方法,其中,MOSFET包括:衬底,所述衬底表面具有栅极结构;位于所述栅极结构两侧和底部的衬底内的通道,在与栅极结构对应的通道底部具有脊;填充所述通道的应力层。本发明实施例的MOSFET应力层内部没有空隙或空洞,本发明实施例的MOSFET形成方法良率高。
Description
技术领域
本发明涉及半导体制造领域,特别涉及MOSFET及其形成方法。
背景技术
随着半导体制造技术的飞速发展,为了达到更高的运算速度、更大的数据存储量、以及更多的功能,半导体器件朝向更高的元件密度、更高的集成度方向发展,因此,MOSFET(金属-氧化层-半导体场效晶体管,Metal-Oxide-SemiconductorField-EffectTransistor,MOSFET)的栅极变得越来越细且长度变得比以往更短。为了获得较好的电学性能,通常需要通过控制载流子迁移率来提高半导体器件性能。该技术的一个关键要素是控制晶体管沟道中的应力。比如适当控制应力,提高载流子(n-沟道晶体管中的电子,p-沟道晶体管中的空穴)迁移率,就能提高驱动电流。
应力技术在NMOS晶体管内形成张应力衬垫层(tensilestressliner),在PMOS晶体管内形成压应力衬垫层(compressivestressliner),从而增大了PMOS晶体管和NMOS晶体管的驱动电流,提高了电路的响应速度。据研究,使用应力技术的集成电路能够带来24%的速度提升。
在公开号为US2010/0151648A1的美国专利文件中披露了一种应力MOSFET的形成方法,包括如下步骤:
请参考图1,提供衬底100,所述衬底100内形成有多个浅沟槽隔离结构(ShallowTrenchIsolation,STI)101,在衬底100表面形成栅极结构102;
请参考图2,在栅极结构102两侧的所述衬底100内形成凹陷区域(recessedregion)110,且形成贯通所述凹陷区域110的隧道(thetunnel)111;
请参考图3,形成填充所述凹陷区域110和隧道111的应力层120。
但是,采用现有工艺形成的MOSFET性能低下,且工艺良率低。
发明内容
本发明解决的问题是性能高的MOSFET及良率高的MOSFET形成方法。
为解决上述问题,本发明提供一种MOSFET形成方法,包括:提供衬底,所述衬底表面具有栅极结构;在栅极结构两侧和底部的衬底内形成通道,在与栅极结构对应的通道底部具有脊;形成填充所述通道的应力层。
可选的,所述脊具有相交第一表面和第二表面,所述第一表面和第二表面的晶向为(111)。
可选的,具有脊的通道的形成工艺为:采用摩尔浓度为1%至5%的TMAH溶液,刻蚀温度为30度,刻蚀晶向为(100)的硅衬底。
可选的,所述脊的截面为三角形。
可选的,所述通道包括:位于栅极结构两侧开口,位于所述栅极结构底部的且贯通所述开口的隧道。
可选的,所述应力层的形成工艺参数为:反应气体采用硅源气体和锗源气体,反应气体还包括HCl和氢气,反应温度为600-1000度,反应腔室压强为5-40托,其中硅源气体为SiH4或二氯二氢硅、锗源气体为GeH4,且硅源气体流量为30-400sccm,锗源气体流量为2-20sccm,HCl流量为20-200sccm,氢气流量为0.1slm-50slm。
本发明还提供一种MOSFET,包括:衬底,所述衬底表面具有栅极结构;位于所述栅极结构两侧和底部的衬底内的通道,在与栅极结构对应的通道底部具有脊;填充所述通道的应力层。
可选的,所述脊具有相交第一表面和第二表面,所述第一表面和第二表面的晶向为(111)。
可选的,所述脊的截面为三角形。
可选的,所述通道包括:位于栅极结构两侧开口,位于所述栅极结构底部的且贯通所述开口的隧道。
可选的,所述应力层材料为SiGe或SiC。
与现有技术相比,本发明具有以下优点:
本发明实施例的MOSFET的形成方法在所述通道内形成脊,使得后续采用外延工艺填充应力层时,应力层生长均一性高,形成的应力层内部没空隙或空洞。
进一步的,所述脊具有相交第一表面和第二表面,所述第一表面和第二表面的晶向为(111),开口的硅表面的晶向为(100),不同位置的晶向进一步优化了不同位置的沉积速率,使得外延工艺窗口增大,外延工艺难度更低,填充形成的应力层质量更高。
本发明实施例的提供的MOSFET应力层内部没空隙或空洞。
附图说明
图1至图3是现有应力MOSFET的形成方法过程示意图;
图4是本发明实施例的MOSFET的形成方法流程示意图;
图5至图8是本发明实施例的MOSFET的形成方法过程示意图。
具体实施方式
由背景技术可知,采用现有工艺形成的应力MOSFET性能低下,且MOSFET形成方法良率低,为此,本发明的发明人经过大量研究,发现造成力MOSFET性能低下且MOSFET形成方法良率低的原因为:在所述凹陷区域110和隧道111填充的应力层120内具有空隙或空洞(void),使得应力层120(通常为外延的SiGe或SiC)性能低下。
发明人进一步研究发现,造成应力层120内部具有空隙或空洞的原因在于:应力层120需要填充所述凹陷区域110和隧道111,而所述应力层120通常采用外延工艺,而外延工艺在所述凹陷区域110的沉积速率比所述隧道111的沉积速率快,使得所述凹陷区域110填充满应力层120时,所述隧道111却没有填充满,而外延工艺的沉积气体需要通过所述凹陷区域110进入到所述隧道111,当所述凹陷区域110填充满应力层时,沉积气体就无法到达所述隧道111,使得位于隧道111的应力层120具有空隙或空洞。
进一步的,所述凹陷区域110的形成工艺为等离子体刻蚀,然后采用湿法工艺沿所述凹陷区域110去除栅极结构102底部的衬底100,形成隧道111,采用上述方法形成的所述通道111在位于栅极结构102底部具有圆弧状凸起或者不规则形状体,使得后续采用外延工艺形成应力层120时填充更加困难,填充工艺难度大,从而较易在应力层120内形成空隙或空洞(void)。
为此,本发明的发明人提出一种MOSFET的形成方法,请参考图4,包括:
步骤S101,提供衬底,所述衬底表面具有栅极结构;
步骤S102,在栅极结构两侧和底部的衬底内形成通道,在与栅极结构对应的通道底部具有脊;
步骤S103,形成填充所述通道的应力层。
具体地,所述脊具有相连第一表面和第二表面,所述第一表面和第二表面的晶向为(111)。
本发明实施例的MOSFET的形成方法在所述通道内形成脊,所述脊具有相交第一表面和第二表面,所述第一表面和第二表面的晶向为(111),使得后续采用外延工艺填充应力层时,应力层生长均一性高,形成的应力层内部没空隙或空洞。
发明人还提供一种MOSFET,包括:
衬底,所述衬底表面具有栅极结构;
位于所述栅极结构两侧和底部的衬底内的通道,在与栅极结构对应的通道底部具有脊;
填充所述通道的应力层。
本发明实施例的MOSFET的应力层内部没空隙或空洞。
下面结合附图对本发明MOSFET的形成方法做详细的说明,图5至图8是本发明MOSFET的形成方法的一实施例示意图。
请参考图5,提供衬底200,所述衬底200表面具有栅极结构210。
所述衬底200材料为Si、氮化镓、砷化镓;所述衬底200可以为n型衬底或p型衬底;所述衬底200还可以为绝缘层上的硅(SOI),所述衬底200为(100)的衬底。
所述衬底200形成有多个浅沟槽隔离结构201,在本实施例中,仅示范出2个浅沟槽隔离结构201。
在相邻2个浅沟槽隔离结构201隔离的衬底200表面形成有栅极结构210,所述栅极结构210包括:位于衬底200表面的栅介质层211,所述栅介质层211可以为氧化硅或高k介质;位于栅介质层211表面的栅电极层212,所述栅电极层212可以为多晶硅或金属;位于栅电极层212表面的硬掩膜层213,所述硬掩膜层213可以为氮化硅;所述栅极结构210还包括:位于栅介质层211、栅电极层212两侧的侧墙层214。
请参考图6,在栅极结构210两侧和底部的衬底200内形成通道220,在与栅极结构210对应的通道220底部具有脊230。
所述通道220包括:位于栅极结构210两侧开口221,位于所述栅极结构210底部的且贯通所述开口221的隧道222。
还需要说明的是,所述隧道222底部具有脊230,所述脊230位于栅极结构210底部。
所述脊230的截面为三角形,所述脊230具有相连第一表面I和第二表面II,所述第一表面I和第二表面II的晶向为(111),所述脊230使得后续外延工艺填充所述通道220形成应力层时,应力层内部没有空隙。
所述通道220的形成步骤包括:
以栅极结构210和浅沟槽隔离结构201为掩膜,采用含氟的刻蚀气体干法刻蚀衬底200,形成开口221;沿所述开口,采用晶向湿法刻蚀所述栅极结构210底部的衬底200,形成贯通所述开口221的隧道222,且由于采用晶相刻蚀,同时在所述隧道222的表面形成脊230,所述脊230具有相连第一表面I和第二表面II,所述第一表面I和第二表面II的晶向为(111)。
所述晶向湿法刻蚀工艺参数为:刻蚀溶液为KOH溶液或TMAH(四甲基氢氧化氨)溶液。
在本实施例中,发明人发现选择TMAH溶液,在刻蚀条件为:当TMAH溶液摩尔浓度为1%至5%,刻蚀温度为30度,刻蚀晶向为(100)衬底200时,在硅衬底200(100)和(110)晶面的刻蚀速率大于沿(111)晶面的刻蚀速率,能够形成具有相连第一表面I和第二表面II,且述第一表面I和第二表面II的晶向为(111)的所述脊230,且所述脊230形貌良好。
请参考图7,形成填充所述通道220的应力层240。
所述应力层材料为SiGe或SiC,所述应力层厚度为3000埃至2000埃,所述应力层用于提高MOSFET沟道区载流子迁移率。
所述应力层240的形成工艺为外延工艺,工艺参数为:反应气体采用硅源气体和锗源气体,反应气体还包括HCl和氢气,反应温度为600-1000度,反应腔室压强为5-40托,其中硅源气体为SiH4或二氯二氢硅、锗源气体为GeH4,且硅源气体流量为30-400sccm,锗源气体流量为2-20sccm,HCl流量为20-200sccm,氢气流量为0.1slm-50slm。
采用上述的外延工艺,能够在填充具有所述脊230的所述通道220时,形成的应力层240内部没有空隙或空洞,具体地,由于所述脊230具有三角形的截面,填充所述通道220不同区域的填充速率要求不同,位于开口221要求填充速率高,位于隧道222要求填充速率低,从而使得在填充满通道220时,应力层240内部没有空隙或空洞,降低了外延工艺难度。
进一步的,所述脊230具有相连第一表面I和第二表面II,且述第一表面I和第二表面II的晶向为(111),使得在而开口221的硅表面的晶向为(100),不同位置的晶向进一步优化了不同位置的沉积速率,使得外延工艺窗口增大,外延工艺难度更低,填充形成的应力层240质量更高。
请参考图8,在后续工艺中还在栅极结构210两侧的应力层240内形成源极区251和漏极区252,在源极区251、漏极区252和栅电极层212表面形成金属硅化物层253。
具体地,采用湿法工艺去除侧墙层214和硬掩膜层213(请参考图7);以栅电极层212为掩膜,采用离子注入工艺形成轻掺杂漏区(LightlyDopedDrain,LDD),然后在所述栅电极层212和栅介质层211两侧形成侧墙254,然后以具有侧墙254的所述栅电极层212为掩膜,采用离子注入工艺形成源极区251和漏极区252,然后采用自对准工艺在源极区251、漏极区252和栅电极层212表面形成金属硅化物层253。
采用本发明实施例MOSFET的形成方法工艺简单,应力层240内部没有空隙和空洞,MOSFET的形成方法良率高。
采用上述MOSFET的形成方法形成的MOSFET,请参考图8,包括:衬底200;位于衬底200表面的栅极结构,所述栅极结构包括:位于衬底200表面栅介质层211,位于栅介质层211表面栅电极层212,位于栅电极层212表面的金属硅化物层253;位于栅极结构210两侧和底部的衬底200内的通道220(请参考图6),在与栅极结构210对应的通道220底部具有脊230;填充所述通道220的应力层240;位于栅极结构210两侧应力层240内的源极区251和漏极区252;位于源极区251和漏极区252表面的金属硅化物层253。
本发明实施例MOSFET应力层240内部没有空隙和空洞,MOSFET质量高。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (9)
1.一种MOSFET的形成方法,其特征在于,包括:
提供衬底,衬底晶向为(100),所述衬底表面具有栅极结构;
在栅极结构两侧和底部的衬底内形成通道,在与栅极结构对应的通道底部具有脊,所述具有脊的通道的形成步骤包括:采用TMAH溶液摩尔浓度为1%至5%,刻蚀晶向为(100)衬底,在衬底(100)和(110)晶面的刻蚀速率大于沿(111)晶面的刻蚀速率,形成具有相连第一表面和第二表面,且所述第一表面和第二表面的晶向为(111)的所述脊;
形成填充所述通道的应力层。
2.如权利要求1所述的MOSFET的形成方法,其特征在于,具有脊的通道的形成工艺为:采用摩尔浓度为1%至5%的TMAH溶液,刻蚀温度为30度,刻蚀晶向为(100)的硅衬底。
3.如权利要求1所述的MOSFET的形成方法,其特征在于,所述脊的截面为三角形。
4.如权利要求1所述的MOSFET的形成方法,其特征在于,所述通道包括:位于栅极结构两侧开口,位于所述栅极结构底部的且贯通所述开口的隧道。
5.如权利要求1所述的MOSFET的形成方法,其特征在于,所述应力层的形成工艺参数为:反应气体采用硅源气体和锗源气体,反应气体还包括HCl和氢气,反应温度为600-1000度,反应腔室压强为5-40托,其中硅源气体为SiH4或二氯二氢硅、锗源气体为GeH4,且硅源气体流量为30-400sccm,锗源气体流量为2-20sccm,HCl流量为20-200sccm,氢气流量为0.1slm-50slm。
6.一种MOSFET,其特征在于,包括:
衬底,衬底晶向为(100),所述衬底表面具有栅极结构;
位于所述栅极结构两侧和底部的衬底内的通道,在与栅极结构对应的通道底部具有脊,所述脊具有相交第一表面和第二表面,所述第一表面和第二表面的晶向为(111);
填充所述通道的应力层。
7.如权利要求6所述的MOSFET,其特征在于,所述脊的截面为三角形。
8.如权利要求6所述的MOSFET,其特征在于,所述通道包括:位于栅极结构两侧开口,位于所述栅极结构底部的且贯通所述开口的隧道。
9.如权利要求6所述的MOSFET,其特征在于,所述应力层材料为SiGe或SiC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110233492.5A CN102938376B (zh) | 2011-08-15 | 2011-08-15 | Mosfet及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110233492.5A CN102938376B (zh) | 2011-08-15 | 2011-08-15 | Mosfet及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102938376A CN102938376A (zh) | 2013-02-20 |
CN102938376B true CN102938376B (zh) | 2015-12-16 |
Family
ID=47697266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110233492.5A Active CN102938376B (zh) | 2011-08-15 | 2011-08-15 | Mosfet及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102938376B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101378022A (zh) * | 2007-08-29 | 2009-03-04 | 台湾积体电路制造股份有限公司 | 形成一半导体元件的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6563152B2 (en) * | 2000-12-29 | 2003-05-13 | Intel Corporation | Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel |
-
2011
- 2011-08-15 CN CN201110233492.5A patent/CN102938376B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101378022A (zh) * | 2007-08-29 | 2009-03-04 | 台湾积体电路制造股份有限公司 | 形成一半导体元件的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102938376A (zh) | 2013-02-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5452529B2 (ja) | フィン型電界効果トランジスタおよびその製造方法 | |
US9306019B2 (en) | Integrated circuits with nanowires and methods of manufacturing the same | |
US8658505B2 (en) | Embedded stressors for multigate transistor devices | |
US8748983B2 (en) | Embedded source/drain MOS transistor | |
CN103311184B (zh) | 晶体管的形成方法,cmos的形成方法 | |
US7994538B2 (en) | Semiconductor device and method of manufacturing the same | |
US9673324B1 (en) | MOS device with epitaxial structure associated with source/drain region and method of forming the same | |
CN105448991A (zh) | 晶体管及其形成方法 | |
CN104425377A (zh) | Cmos晶体管的形成方法 | |
CN104217955A (zh) | N型晶体管及其制作方法、互补金属氧化物半导体 | |
CN103000499B (zh) | 一种锗硅硼外延层生长方法 | |
CN102487006B (zh) | 半导体器件及其形成方法 | |
CN103187269B (zh) | 晶体管的形成方法 | |
CN104425275A (zh) | 半导体结构的形成方法 | |
CN102938376B (zh) | Mosfet及其形成方法 | |
CN103094340B (zh) | 晶体管及其形成方法 | |
CN105097520A (zh) | 半导体结构的形成方法 | |
CN105632928A (zh) | Mos晶体管的形成方法 | |
CN108074870A (zh) | 晶体管及其形成方法 | |
CN103426766B (zh) | Pmos晶体管及其形成方法 | |
CN103377945B (zh) | Mos晶体管的形成方法 | |
CN102800700B (zh) | 晶体管及其形成方法 | |
CN103177962B (zh) | 晶体管的形成方法 | |
CN104425379A (zh) | 半导体器件的形成方法 | |
CN103165448B (zh) | Pmos晶体管的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |