CN102931974B - 输出驱动电路及晶体管输出电路 - Google Patents

Abstract

本发明涉及一种输出驱动电路和晶体管输出电路。根据本发明的实施方式，提供了一种输出驱动电路，包括：第一驱动电路单元，其根据第一开关的接通操作而被驱动，以向输出晶体管的栅极提供高电压电源；第二驱动电路单元，由根据与第一开关互补操作的第二开关的接通操作所产生的单触发脉冲来驱动，以使输出晶体管的栅-源电容放电；以及输出驱动电压钳位单元，其设置于高电压电源端和输出晶体管的栅极之间与第一驱动电路单元并联，以保持根据第二开关的接通操作放电的输出晶体管的栅极电位。此外，提供了一种使用该电路的晶体管输出电路。

Description

输出驱动电路及晶体管输出电路

相关申请的交叉引用

本申请要求于2011年8月12日提交的韩国专利申请第10-2011-0080760号的权益，其全部内容通过引用结合于本申请中。

技术领域

本发明涉及输出驱动电路和晶体管输出电路，更具体地，涉及当将低于源-漏击穿电压但高于栅-源击穿电压的高电压施加至输出晶体管的栅极时能够稳定工作的输出驱动电路和晶体管输出电路。

背景技术

p沟道晶体管(例如，p沟道LDMOS的工作电压)由源-漏击穿电压BVsd、源-栅击穿电压BVsg以及栅-漏击穿电压BVgd来决定，而且其中，源-栅击穿电压BVsg最低。源-栅击穿电压BVsg由栅极氧化物的厚度决定。其原因是，由于晶体管的阈值电压Vth、源-漏电流Isd和导通电阻Ron由氧化物的厚度决定，所以不可能无限制地增加栅极氧化物的厚度。当电源电压低于源-漏击穿电压BVsd但高于源-栅击穿电压BVsg时，良好的是电源电压连接至源极端并且将低电位(地等)连接至漏极端，但当为了使该晶体管工作而将电源电压和低电位(地)电压施加至栅极端时，电源电压作为源-栅电压Vsg而施加。由于电源电压高于源-栅击穿电压BVsg，所以晶体管器件可能被损坏。

图6是概略地示出了传统的输出驱动电路的示图。

在图6的传统技术中，当开关SW1闭合以接通输出晶体管T1时，给定电流I在连接至电源电压Vdd和输出晶体管T1的栅极的电阻器R和齐纳二极管Z1中流动，并且输出晶体管T1的源-栅电位通过齐纳二极管Z1而变得低于源-栅击穿电压BVsg但高于阈值电压Vth，从而驱动输出晶体管T1。相反地，开关SW1断开以断开输出晶体管T1，并通过连接至电源电压Vdd和输出晶体管T1的栅极的电阻器R将输出晶体管T1的栅极电位增大至电源电压Vdd，从而断开输出晶体管T1。

另一方面，与图6不同，在一些情况下，使用电流镜而非电阻器R作为用于断开输出晶体管T1的手段，从而以相对高的频率操作输出晶体管T1。

发明内容

图6的传统技术对相对较高的频率是不利的，这是因为输出晶体管T1的栅-源电容要通过电阻器充电并通过电流源放电，并且增加了电流消耗，其原因是电流I连续流过电阻器R和齐纳二极管Z1以保持输出晶体管T1的导通状态。

此外，当电流镜被用作用于断开输出晶体管T1从而以相对较高的频率操作输出晶体管T1的手段时，需要高的电流镜比例(currentmirrorratio)来向输出晶体管T1的栅-源电容进行高速充电，并且像图6那样需要大电流I来使输出晶体管T1的栅-源电容高速放电。此外，即使在该情况下，由于跟图6一样，大电流I连续流过齐纳二极管Z1以保持输出晶体管T1的导通状态，所以电流消耗增大。

为了克服上述问题而创作本发明，因此，本发明的一个目的在于提供在将低于源-漏击穿电压但高于栅-源击穿电压的高电压施加至输出晶体管的栅极时能够稳定工作的输出驱动电路和晶体管输出电路。

此外，本发明的另一目的在于提供一种能在高频下进行稳定工作而且以很低的电流消耗进行稳定工作的输出驱动电路和晶体管输出电路。

根据要实现该目的的本发明的第一实施方式，提供了一种输出驱动电路，包括：第一驱动电路单元，包括根据第一开关的接通操作而被驱动以向输出晶体管的栅极提供高电压电源的第一晶体管；第二驱动电路单元，包括由根据第二开关的接通操作所产生的单触发脉冲驱动以使输出晶体管的栅-源电容放电的第二晶体管，其中第二开关与第一开关互补操作；以及输出驱动电压钳位单元，设置于高电压电源端和输出晶体管的栅极之间与第一驱动电路单元并联，以保持根据第二开关的接通操作放电的输出晶体管的栅极电位。

根据本发明的另一实施方式，上述第二驱动电路单元包括：第二开关，其与第一开关互补操作，并根据接通操作使流过输出驱动电压钳位单元的电流流向低电压电源端；脉冲生成器，其根据第二开关的接通操作生成用于驱动第二晶体管的单触发脉冲；以及n沟道第二晶体管，其由单触发脉冲驱动以使输出晶体管的栅-源电容放电。

根据本发明的另一实施方式，上述第一驱动电路单元包括：第一开关；p沟道第一晶体管，其具有连接至高电压电源端的源电极，并根据第一开关的接通操作而被驱动以将高电压电源提供给输出晶体管的栅极；以及第一晶体管驱动电压钳位单元，其用于根据第一开关的接通操作，将从高电压电源端供给第一晶体管的栅极的驱动电压钳位。

此外，在示例中，第一晶体管驱动电压钳位单元包括电阻器和第一齐纳二极管，二者均设置于高电压电源端与第一晶体管的栅极之间且彼此并联连接。

此外，在另一示例中，第一晶体管驱动电压钳位单元包括：第一齐纳二极管，其设置于高电压电源端与第一晶体管的栅极之间；电流镜，其与第一齐纳二极管并联连接；以及第三开关，其连接至位于第一晶体管的栅极的相对侧的电流镜的下端并与第一开关互补操作。

此时，根据另一示例，电流镜具有其源电极连接至高电压电源端的第三和第四晶体管的镜像结构，其中，第三和第四晶体管是p沟道MOSFET或p沟道LDMOSFET，第四晶体管的漏电极连接至第一晶体管的栅极，而且第三晶体管的漏电极连接至第三开关以及第三和第四晶体管的栅电极。此时，第三开关可由n沟道MOSFET或n沟道LDMOSFET构成。

另外，根据本发明的实施方式，输出驱动电压钳位单元包括第二齐纳二极管，其设置于高电压电源端与输出晶体管的栅极之间。

此外，根据本发明的实施方式，第一晶体管的栅-源电容小于输出晶体管的栅-源电容。

根据本发明的另一实施方式，第一和第二开关由n沟道MOSFET或n沟道LDMOSFET构成。

而且，根据本发明的另一实施方式，输出晶体管是根据第二驱动电路单元的驱动而被驱动以输出高电压电源的p沟道MOSFET或p沟道LDMOSFET。

此外，根据要实现该目的的本发明的第二实施方式，提供了一种晶体管输出电路，包括：p沟道输出晶体管，其源电极连接至高电压电源端，并且其根据驱动通过漏电极输出高电压电源；n沟道输出晶体管，其与p沟道输出晶体管互补操作，并根据驱动将连接至p沟道输出晶体管的漏电极的漏电极电力输出至连接至源电极的低电压电源端；以及根据上述实施方式之一的输出驱动电路，其根据互补切换操作来驱动各个p沟道输出晶体管和n沟道输出晶体管。

根据本发明的另一实施方式，输出驱动电路的输出驱动电压钳位单元包括第二齐纳二极管，其设置于高电压电源端与p沟道输出晶体管的栅极之间。

根据另一实施方式，输出驱动电路的第一和第二开关由n沟道MOSFET或n沟道LDMOSFET构成。

附图说明

从以下结合附图对实施方式进行的描述，本发明的总体发明思想的这些和/或其他方面以及优点将变得显而易见且更易于理解，附图中：

图1是示意性示出了根据本发明实施方式的输出驱动电路的框图；

图2是示出了根据本发明实施方式的包括输出驱动电路的晶体管输出电路的电路图；

图3是示出了根据本发明另一实施方式的包括输出驱动电路的晶体管输出电路的电路图；

图4是示出了根据本发明实施方式的输出驱动电路的仿真结果的曲线图；

图5是示出了根据本发明实施方式的单触发脉冲的效果的曲线图；以及

图6是示意性示出了传统的输出驱动电路的示图。

具体实施方式

将参照附图对实现上述目标的本发明的实施方式进行描述。在该描述中，相同元件用相同的附图标号来表示，并且会将重复的或限制对本发明涵义理解的附加描述省略。

在进行详细描述之前，在本说明书中，当一个元件被提及为“连接至”或“耦接至”另一元件时，其可以“直接”连接至或耦接至另一元件或以具有其他元件介于其间的方式连接至或耦接至另一元件，除非其被提及为“直接连接至”或“直接耦接至”另一元件。

尽管在本说明书中使用单数形式，但应当注意的是，单数形式可用作表示复数形式的概念，除非与本发明的思想相悖或以其他方式明确地说明。

应当理解的是，本文所使用的诸如“具有”、“包括”和“包含”等的词语不排除一个或多个其他特征或元件、或其组合的存在或附加。

首先，将参照附图对根据第一实施方式的输出驱动电路进行详细描述。

图1是示意性示出了根据本发明实施方式的输出驱动电路的框图。图2是示出了根据本发明实施方式的包括输出驱动电路的晶体管输出电路的电路图。图3是示出了根据本发明另一实施方式的包括输出驱动电路的晶体管输出电路的电路图。图4是示出了根据本发明实施方式的输出驱动电路的仿真结果的曲线图。图5是示出了根据本发明实施方式的单触发脉冲的效果的曲线图。

将参照图1、图2或/和图3对根据本发明实施方式的输出驱动电路进行描述。参照图1、图2或/和图3，输出驱动电路10包括第一驱动电路单元110、第二驱动电路单元130以及输出驱动电压钳位单元150。

具体地，第一驱动电路单元110包括第一晶体管111，其根据第一开关113的接通操作而被驱动，以向输出晶体管的栅极提供高电压电源Vdd。此时，在一示例中，输出晶体管可以是p沟道晶体管30。而且，在更具体的示例中，输出晶体管可以是p沟道MOSFET或p沟道横向双扩散金属氧化物半导体(LDMOS)FET。当输出晶体管是p沟道晶体管时，由于高电压电源Vdd根据第一晶体管111被驱动而不变地提供给栅极，所以该晶体管截止。此时，在另一示例中，第一晶体管111可以是p沟道晶体管，例如，p沟道MOSFET或p沟道LDMOSFET。而且，此时，在一示例中，第一开关113可由n沟道MOSFET或n沟道LDMOSFET构成。

在一实施方式中，将参照图2或/和图3对第一驱动单元110进行更详细的描述。第一驱动单元110可包括第一开关113、第一晶体管111以及第一晶体管驱动电压钳位单元115。

此时，第一晶体管111可以是p沟道晶体管。该p沟道晶体管的源电极连接至高电压电源端Vdd，并且该p沟道晶体管根据第一开关113的接通操作而被驱动。该p沟道晶体管通过其被驱动而将高电压电源Vdd提供给诸如p沟道输出晶体管的输出晶体管的栅极。因此，高电压电源Vdd作为栅极电力施加至的p沟道输出晶体管30截止。

继续，参照图2或/和图3，第一晶体管驱动电压钳位单元115根据第一开关113的接通操作，将从高电压电源端Vdd提供给第一晶体管111的栅极的驱动电压钳位。从而以使得第一晶体管111的源-栅电压不超过击穿电压BVsg的方式保护第一晶体管111。

更具体地，将参照图2对示例进行描述。第一晶体管驱动电压钳位单元115设置于高电压电源端Vdd与第一晶体管111的栅极之间，并且包括电阻器1153和第一齐纳二极管1151。电阻器1153和第一齐纳二极管1151设置于高电压电源端Vdd与第一晶体管111的栅极之间且彼此并联连接。此时，根据第一开关113的接通操作，恒定电流I1通过第一开关113流向至低电压电源Vss(即，地)。

此外，将参照图3对另一示例进行详细描述。参照图3，第一晶体管驱动电压钳位单元115可用电流镜结构替代图2的电阻器1153。例如，第一晶体管驱动电压钳位单元115可包括设置于高电压电源端Vdd与第一晶体管111的栅极之间的第一齐纳二极管1151；与第一齐纳二极管1151并联连接的电流镜；以及连接至第一晶体管111的栅极相对侧的电流镜的下端以与第一开关113互补操作的第三开关1157。将参照图3对另一具体示例进行描述。电流镜具有其源电极连接至高电压电源端Vdd的第三和第四晶体管1155和1156的镜像结构。第四晶体管1156的漏电极连接至第一晶体管111的栅极，而且第三晶体管1155的漏电极连接至第三开关1157以及第三和第四晶体管1155和1156的栅电极。此时，第三和第四晶体管1155和1156可以是p沟道MOSFET或p沟道LDMOSFET。此外，此时，第三开关1157可由n沟道MOSFET或n沟道LDMOSFET构成。

将再次参照图2或/和图3对本发明另一实施方式进行描述。第一晶体管111的栅-源电容小于输出晶体管的栅-源电容。通过将第一晶体管111的栅-源电容减小为充分小于输出晶体管的栅-源电容，可以加快第一晶体管驱动电压钳位单元的充电速度。此时，第一晶体管111可被形成为小于输出晶体管。例如，当第一晶体管111充分小于p沟道输出晶体管30(例如，约p沟道输出晶体管30的1/20)时，由于第一晶体管111的栅-源电容充分小于p沟道输出晶体管30的栅-源电容，所以可加快第一晶体管驱动电压钳位单元的充电速度，具体为第一晶体管驱动电压钳位单元的电阻器1153的充电速度。因此，即使当根据第一开关113的接通操作而流过第一晶体管驱动电压钳位单元的电流源I1是小电流时，也可以以足够高的速度断开p沟道第一晶体管111。从而，可以通过设计小电流源I1来减小电流消耗，并且有利于在相对较高的频率下工作。

此时，根据另一实施方式，第一开关113可由n沟道晶体管(例如，n沟道MOSFET或n沟道LDMOSFET)构成。此时，n沟道晶体管可具有低栅-源击穿电压BVgs，例如约5V，但具有与高电压电源Vdd相当的高漏-源击穿电压BVds。

将参照图2对根据示例的第一驱动电路单元110的工作进行详细描述。在图2中，第一驱动电路单元110的第一开关113A和第二驱动电路单元130的第二开关133B以不同相位工作。当第一开关113A闭合时，第二开关113B断开，而当第一开关113A断开时，第二开关113B闭合。此时，当第一开关113A闭合且第二开关133B断开时，电流源I1的电流在电阻器1153R和第一齐纳二极管1151Z1中流动，并且第一晶体管111P1的栅极电位变得高于阈值电压Vth而低于源-栅击穿电压BVsg，从而第一晶体管111P1导通。当第一晶体管111P1导通时，输出晶体管T1的栅-源电容被迅速充电，从而输出晶体管T1截止。

此外，将参照图3对根据示例的第一驱动电路单元110的工作进行详细描述。在图3中，第一驱动电路单元110的第一开关113A和第二驱动电路单元130的第二开关133B以不同相位工作，并且第一驱动电路单元110的第一开关113A和第三开关1157彼此互补操作。即，当第一开关113A闭合时，第二开关133B和第三开关1157断开，而当第一开关113A断开时，第二开关133B和第三开关1157闭合。此时，当第一开关113A断开且第三开关1157闭合时，电流按照具有电流镜结构的第三和第四晶体管1155和1156的电流镜比例(currentmirrorratio)在第四晶体管1156P3中流动，并且第一晶体管111P1的栅-源电容被充电而将第一晶体管111P1的栅极电位增大至高电压电源Vdd，从而第一晶体管111P1截止。相反地，当第一开关113A闭合且第三开关1157断开时，电流源I1流过第一开关113A，并且第一晶体管111P1的栅极电位变得高于阈值电压Vth而低于源-栅击穿电压BVgs，从而第一晶体管111P1导通。当第一晶体管111P1导通时，输出晶体管T1的栅-源电容被迅速充电，从而输出晶体管T1截止。在图3中，由于第一晶体管111P1远小于输出晶体管T1，所以用小电流I3即能进行快速切换。

接下来，将参照图1、图2或/和图3继续描述第二驱动电路单元130。第二驱动电路单元130包括由根据第二开关133的接通操作所产生的单触发脉冲驱动的第二晶体管131，以使输出晶体管的栅-源电容放电，第二开关133与第一开关113互补操作。此时，在一示例中，第二晶体管131可以是n沟道晶体管，例如，n沟道MOSFET或n沟道LDMOSFET。当第二晶体管131被驱动时，已充电的栅-源电容可从连接至漏电极的输出晶体管的栅极向连接至源电极的低电压电源(例如，地)迅速放电。

在该实施方式中，输出晶体管根据第二驱动电路单元130的驱动而被驱动。在一示例中，输出晶体管可以是p沟道晶体管30。而且，在更具体的示例中，输出晶体管可以是根据第二驱动电路单元130的驱动而输出高电压电源Vdd的p沟道MOSFET或p沟道LDMOSFET。

在一实施方式中，当参照图2进行详细描述时，第二驱动电路单元130包括第二开关133、脉冲生成器135和第二晶体管131。第二开关133与第一驱动电路单元110的第一开关113互补操作。根据第二开关133的接通操作，可以使流过输出驱动电压钳位单元150的电流流向低电压电源端Vss。脉冲生成器135根据第二开关133的接通操作而工作，并生成用于驱动第二晶体管131的单触发脉冲。而且第二晶体管131可以是n沟道晶体管，且通过接收由脉冲生成器135生成的单触发脉冲作为栅极电源来驱动该n沟道第二晶体管131。根据n沟道第二晶体管131的驱动，栅-源电容可从连接至漏电极的输出晶体管的栅电极向连接至源电极的低电压电源Vss(例如，地)迅速放电。在输出晶体管的栅电极的栅-源电容通过n沟道第二晶体管131迅速放电之后，当通过已接通的第二开关133使流过输出驱动电压钳位单元150的电流流向低电压电源端时，可不变地保持放电后的输出晶体管的栅极电位。因此，输出晶体管被驱动，并通过漏电极将p沟道输出晶体管30的源电极的高电压电源Vdd输出。

此时，根据另一实施方式，第二开关133可由n沟道晶体管(例如，n沟道MOSFET或n沟道LDMOSFET)构成。此时，形成第二开关133的n沟道晶体管具有低的栅-源击穿电压BVgs，例如5V，但具有与高电压电源Vdd相当的高漏-源击穿电压BVds。

将参照图2或/和图3对根据一示例的第二驱动电路单元130的工作进行详细描述。在图2或/和图3中，第一驱动电路单元110的第一开关113A和第二驱动电路单元130的第二开关133B以不同相位工作。当第一开关113A断开且第二开关133B闭合时，第二晶体管131N1通过由脉冲生成器135生成的单触发脉冲而立即工作，从而使输出晶体管T1的栅-源电容迅速放电。在通过单触发脉冲使栅-源电容迅速放电之后，第二晶体管131N1截止。此时，电流源I2的电流在输出驱动电压钳位单元150的第二齐纳二极管151Z2中流动，从而在输出晶体管T1的栅-源电容放电的状态下，不变地保持输出晶体管T1的栅极电位，并且输出晶体管T1工作。根据输出晶体管T1的驱动，从源电极通过漏电极输出高电压电源Vdd。

此时，由于通过单触发脉冲工作的第二晶体管131N1先使输出晶体管T1的栅-源电容放电，所以可将用于使输出晶体管T1接通的电流源I2设计得很小。因此，可以降低电流消耗，并且有利于在相对较高的频率下工作。

接下来，将参照图1、图2或/和图3继续描述输出驱动电压钳位单元150。输出驱动电压钳位单元150设置于高电压电源端Vdd和输出晶体管的栅极之间与第一驱动电路单元110并联，并且根据第二开关133的接通操作而保持放电后的输出晶体管的栅极电位。因此，通过第二驱动电路单元130的驱动，更具体地，通过第二开关133的接通操作来驱动输出晶体管，并输出晶体管可输出高电压电源Vdd。

当参照图2或/和图3进行详细描述时，在一实施方式中，输出驱动电压钳位单元150包括设置于高电压电源端Vdd与输出晶体管的栅极之间的第二齐纳二极管151。根据第二开关133的接通操作，通过单触发脉冲驱动第二晶体管131，从而使在输出晶体管的栅电极中已充电的栅-源电容立即放电，并且在放电之后，通过第二开关133使流过第二齐纳二极管151的电流源I2的稳恒电流流向地。因此，不变地保持了输出晶体管的栅极电位，从而驱动p沟道输出晶体管。输出驱动电压钳位单元150(例如，图2或/和图3的第二齐纳二极管151Z2)通过防止p沟道输出晶体管30T1的源-栅电压超过击穿电压BVsg来保护输出晶体管T1。

将参照图4对根据本发明实施方式的仿真结果进行描述。

图4是示出了根据图2中实施方式的电路的仿真结果的波形。施加20V作为高电压电源Vdd，而且对由具有源-栅电压Vsg≤12V且源-漏电压Vsd≤50V作为输出晶体管30T1的推荐工作电压的p沟道LDMOS构成的电路进行了仿真。

波形/A表示第一开关113A的控制信号，波形/B表示第二开关133B的控制信号，波形/Oneshot表示单触发脉冲的输出波形，波形/N1/D表示由单触发脉冲引起的在第二晶体管131N1的漏极中流动的电流，波形/D0/NEG表示在第二齐纳二极管151Z2中流动的电流，以及波形/Vg表示输出晶体管T1的栅极电位。

如仿真所示，采用0V/5V来控制第一和第二开关113A和133B。当5V信号施加到第一开关113A时，第一开关113A闭合且该实施方式电路的第一晶体管111P1导通以施加20V至输出晶体管T1的栅极电位，并将源-栅电位变为0V，从而输出晶体管T1截止。相反地，当将0V信号施加到第一开关113A且5V信号施加到第二开关133B时，第一开关113A断开且第二开关133B闭合。当第二开关133B闭合时，通过单触发脉冲使输出晶体管T1的栅-源电容放电，输出晶体管T1的栅极电位Vg通过电流源I2和第二齐纳二极管151Z2而被保持为8.687V，且源-栅电位Vsg为Vsg＝20-8.687＝11.723V，从而输出晶体管T1以推荐的工作电压范围内的电压正常导通。可以检测到输出晶体管T1的栅极电位Vg为8.687V，而且即使在第二齐纳二极管151Z2中流动低的电流100-，输出晶体管T1也能保持导通状态。

将参照图5对通过单触发脉冲进行的工作进行描述。为此，图5中将位于图4的虚线部分内的仿真波形进行了放大。

单触发脉冲是当第二开关133B的控制电压从0V变为5V时产生的脉冲，而且如图5的仿真结果所示，可以检测到产生100ns的脉冲信号。通过此信号，根据该实施方式的电路的第二晶体管131N1立即导通，输出晶体管T1的栅-源电容以4mA电流放电，并且输出晶体管T1的栅极电压Vg的下降时间为25ns，使得输出晶体管T1高速导通。

即，即使在传统输出驱动电路中，需要4mA电流来高速接通输出晶体管并保持输出晶体管的导通状态，像图5的仿真结果那样，但根据该实施方式的电路通过单触发脉冲迅速接通输出晶体管，并以100μA的电流保持输出晶体管的导通状态，从而可以显著降低电流消耗。

接下来，将参照附图对根据本发明第二实施方式的晶体管输出电路进行描述。图2是示出了根据本发明实施方式的晶体管输出电路的电路图，以及图3是示出了根据本发明另一实施方式的包括输出驱动电路的晶体管输出电路的电路图。

参照图2或/和图3，根据该实施方式的晶体管输出电路包括p沟道输出晶体管30、n沟道输出晶体管40以及输出驱动电路10。在图2或/和图3中，输出驱动电路10与p沟道和n沟道输出晶体管30和40的连接示出了输出驱动电路10以互补的方式驱动p沟道和n沟道输出晶体管30和40。此时，输出驱动电路10是根据上述第一实施方式的输出驱动电路10。因此，在描述这些实施方式时，将涉及上述输出驱动电路10的实施方式，从而，会将重复的描述省略。

参照图2或/和图3，p沟道输出晶体管30的源电极连接至高电压电源端Vdd，并且p沟道输出晶体管30根据其驱动通过漏电极输出高电压电源Vdd。此时，根据上述实施方式的输出驱动电路10驱动p沟道输出晶体管30。

n沟道输出晶体管40与p沟道输出晶体管30互补操作。n沟道输出晶体管40根据其驱动，从连接至p沟道输出晶体管30的漏电极的漏电极向连接至源电极的低电压电源端输出电力。此时，根据上述实施方式的输出驱动电路10与驱动p沟道输出晶体管30互补，驱动n沟道输出晶体管40。

此时，根据输出驱动电路10的第二驱动电路单元130的第二开关133的接通操作，驱动p沟道输出晶体管30，而且根据与第二开关133互补操作的第一开关113的接通操作驱动n沟道输出晶体管40。

此外，根据本发明的实施方式，输出驱动电路10的输出驱动电压钳位单元150可包括设置于高电压电源端Vdd与p沟道输出晶体管30的栅极之间的第二齐纳二极管151。

根据另一实施方式，输出驱动电路10的第一和第二开关113和133可由n沟道MOSFET或n沟道LDMOSFET构成。

根据本发明的实施方式，可以获得在将低于源-漏击穿电压但高于栅-源击穿电压的高电压施加至输出晶体管的栅极时能稳定工作的输出驱动电路和晶体管输出电路。

此外，根据本发明的实施方式，可以获得能在高频下进行稳定工作，且以很低的电流消耗进行稳定工作的输出驱动电路和晶体管输出电路。

显而易见的是，本领域技术人员从根据本发明实施方式的各种结构中，能够导出根据本发明的各种实施方式的尚未直接提及的各种效果。

提供上述实施方式以及附图作为示例，以帮助本领域技术人员进行理解，并且不限制本发明的范围。此外，从上述具体的描述中，根据上述部件的各个组合的实施方式的实施对于本领域普通技术人员是显而易见的。因此，在不背离本发明的实质思想的范围内，本发明的各个实施方式可以不同的形式来实施，并且本发明的范围应当根据权利要求所限定的本发明来限定。本领域的普通技术人员应当理解，本发明包括各种修改、替代以及等同。

Claims (12)

1.一种输出驱动电路，包括：

第一驱动电路单元，包括第一晶体管，所述第一晶体管根据第一开关的接通操作而被驱动，以将高电压电源提供给输出晶体管的栅极；

第二驱动电路单元，包括第二晶体管，所述第二晶体管由根据第二开关的接通操作所产生的单触发脉冲来驱动，以使所述输出晶体管的栅-源电容放电，其中所述第二开关与所述第一开关互补操作；以及

输出驱动电压钳位单元，其设置于高电压电源端和所述输出晶体管的栅极之间与所述第一驱动电路单元并联，以保持根据所述第二开关的接通操作而放电的所述输出晶体管的栅极电位，

其中，所述第一驱动电路单元包括：

所述第一开关；

p沟道的所述第一晶体管，具有连接至所述高电压电源端的源电极，并根据所述第一开关的接通操作而被驱动，以将所述高电压电源提供给所述输出晶体管的栅极；以及

第一晶体管驱动电压钳位单元，用于根据所述第一开关的接通操作，将从所述高电压电源端供给所述第一晶体管的栅极的驱动电压钳位。

2.根据权利要求1所述的输出驱动电路，其中，所述第二驱动电路单元包括：

所述第二开关，与所述第一开关互补操作并根据接通操作向低电压电源端释放流过所述输出驱动电压钳位单元的电流；

脉冲生成器，用于根据所述第二开关的接通操作生成用于驱动所述第二晶体管的所述单触发脉冲；以及

n沟道的所述第二晶体管，由所述单触发脉冲驱动以使所述输出晶体管的栅-源电容放电。

3.根据权利要求1所述的输出驱动电路，其中，所述第一晶体管驱动电压钳位单元包括设置于所述高电压电源端与所述第一晶体管的栅极之间且彼此并联连接的电阻器和第一齐纳二极管。

4.根据权利要求1所述的输出驱动电路，其中，所述第一晶体管驱动电压钳位单元包括：

第一齐纳二极管，设置于所述高电压电源端与所述第一晶体管的栅极之间；

电流镜，与所述第一齐纳二极管并联连接；以及

第三开关，连接至位于所述第一晶体管的栅极的相对侧的所述电流镜的下端，以与所述第一开关互补操作。

5.根据权利要求4所述的输出驱动电路，其中，所述电流镜具有源电极连接至所述高电压电源端的第三晶体管和第四晶体管的镜像结构，其中，所述第三晶体管和所述第四晶体管是p沟道MOSFET或p沟道LDMOSFET，所述第四晶体管的漏电极连接至所述第一晶体管的栅极，所述第三晶体管的漏电极连接至所述第三开关以及所述第三晶体管和所述第四晶体管的栅电极，而且所述第三开关由n沟道MOSFET或n沟道LDMOSFET构成。

6.根据权利要求1所述的输出驱动电路，其中，所述输出驱动电压钳位单元包括设置于所述高电压电源端与所述输出晶体管的栅极之间的第二齐纳二极管。

7.根据权利要求1所述的输出驱动电路，其中，所述第一晶体管的栅-源电容小于所述输出晶体管的栅-源电容。

8.根据权利要求1所述的输出驱动电路，其中，所述第一开关和所述第二开关由n沟道MOSFET或n沟道LDMOSFET构成。

9.根据权利要求1所述的输出驱动电路，其中，所述输出晶体管是根据所述第二驱动电路单元的驱动而被驱动以输出所述高电压电源的p沟道MOSFET或p沟道LDMOSFET。

10.一种晶体管输出电路，包括：

p沟道输出晶体管，其源电极连接至高电压电源端，并且所述p沟道输出晶体管根据驱动通过漏电极输出高电压电源；

n沟道输出晶体管，与所述p沟道输出晶体管互补操作，并根据驱动，从连接至所述p沟道输出晶体管的漏电极的漏电极向连接至源电极的低电压电源端输出电力；以及

根据权利要求1的输出驱动电路，根据互补切换操作来驱动各个所述p沟道输出晶体管和所述n沟道输出晶体管。

11.根据权利要求10所述的晶体管输出电路，其中，所述输出驱动电路的输出驱动电压钳位单元包括第二齐纳二极管，所述第二齐纳二极管设置于所述高电压电源端与所述p沟道输出晶体管的栅极之间。

12.根据权利要求10所述的晶体管输出电路，其中，所述输出驱动电路的第一开关和第二开关由n沟道MOSFET或n沟道LDMOSFET构成。