CN102930067B - 一种高精度可调芯片电阻的设计方法 - Google Patents
一种高精度可调芯片电阻的设计方法 Download PDFInfo
- Publication number
- CN102930067B CN102930067B CN201110227730.1A CN201110227730A CN102930067B CN 102930067 B CN102930067 B CN 102930067B CN 201110227730 A CN201110227730 A CN 201110227730A CN 102930067 B CN102930067 B CN 102930067B
- Authority
- CN
- China
- Prior art keywords
- value
- precision
- resistance
- mathematical model
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000013461 design Methods 0.000 claims abstract description 30
- 238000009966 trimming Methods 0.000 claims abstract description 20
- 238000013178 mathematical model Methods 0.000 claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000012937 correction Methods 0.000 claims description 3
- 230000000153 supplemental effect Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 5
- 238000004377 microelectronic Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000008094 contradictory effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 206010035148 Plague Diseases 0.000 description 1
- 241000607479 Yersinia pestis Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开的一种高精度可调芯片电阻的设计方法,比较完整、全面地解决了芯片电阻制作时相互矛盾的微型化、高精度、电阻值宽范围可调、电阻条功率一致性好、电阻值便于修调等几个技术指标。所述一种高精度可调芯片电阻的设计方法,理论上依据的是一个特定的数学模型。工艺设计上,该数学模型中的Ra应该是生产加工线实际工艺精度的下限值,R1则是一个比较小的固定值,同时R1图形的结构、形状、面积大小应该满足激光修调设备对修调对象在机械定位、修调光斑上的特殊要求。如果需要精度非常高的R,R2应该设计为小于R绝对误差中心值的一半;如果需要电阻值变化范围比较大的R,R2可以设计为R的绝对误差值。一般来讲,R要求的精度越高,R2的设计就越小,这时n的取值越大;R的变化范围要求越大,n的取值也越大。
Description
技术领域
本发明公开了一种高精度可调芯片电阻的设计方法,属于微电子元件设计和工艺加工的技术领域。
背景技术
芯片电阻的设计和制造由来已久,从半导体集成电路的发明开始就对此提出了明确的概念,随着微电子技术的发展和进步,芯片电阻已经成为各种微电路和电子控制线路不可或缺的重要元件,同时各种各样的应用领域也提出了各种各样的特殊要求。其中,微型化、高精度、电阻值宽范围可调、电阻条功率一致性好、电阻值便于修调等,经常困扰着微电子芯片设计工程师,因为这几个指标相互之间是矛盾的。微型化可以通过半导体工艺实现,但是它的绝对阻值就难于做好,实际就是电阻精度不高;在芯片电阻的尺寸范围内,要做到电阻值在较宽的范围内可调则经常考验着人类的智慧;半导体工艺中调整芯片电阻值的主要手段就是激光在线修调,由于激光光斑的特殊性和电脑的机械性,自然对修调对象的图形线条、所处位置、与其它线条的距离、结构形状等等提出了必须适合于批量生产的现实要求;激光修调必然带来对电阻条的损伤,好的修调结果应该确保电阻条的完整性,由此保证电阻功率的一致性避免出现局部过热。这么多年,为了找到一种好的解决方法和途径,微电子工程师们提出了很多先进的设计方法和手段,但是最终还是没有得到满意的结果。
发明内容
本发明公开的一种高精度可调芯片电阻的设计方法,比较完整、全面地解决了上面芯片电阻制作时相互矛盾的几个指标。
所述一种高精度可调芯片电阻的设计方法,在理论上依据的是这样一个数学模型:
R=Ra+Rb
这里,R是绝对目标电阻值,Ra是相对目标电阻值,Rb是Ra的补充电阻,是逼近绝对目标电阻值R的修正值。R1是与R2并联的辅助电阻,是一个相对固定的电阻,也是激光修调时切割的定位点和切割点。R2是R值的最小误差,即电阻的精度。n是除0以外的自然数。这个数学模型针对不同的需求,通过工艺设计至少可以得到两个结果:一是从R2和R2倍数的组合、叠加最终可以得到满足电阻R精度要求的电阻值;二是在满足电阻精度要求的前提下,从R2和R2倍数的组合、叠加可以得到从Ra+Rb到数个Ra的结果,即得到电阻值能够大幅度变化的电阻。
所述一种高精度可调芯片电阻的设计方法,其数学模型中的Ra在工艺设计上应该是生产加工线实际工艺精度的下限值,这样可以在加工工艺结束以后通过Rb的调整获得比较准确的R。
所述一种高精度可调芯片电阻的设计方法,其数学模型中的R1在工艺设计上是一个比较小的固定值,这样可以减小对R2阻值的影响;同时R1图形的结构、形状、面积大小应该满足激光修调设备对修调对象在机械定位、修调光斑上的特殊要求。
所述一种高精度可调芯片电阻的设计方法,其数学模型中的R2在工艺设计上有特别的考虑。如果需要电阻精度非常高的R,R2应该设计为小于R绝对误差中心值的一半;如果需要电阻值变化范围比较大的R,此时电阻精度变为次要指标,R2可以设计为R值的绝对误差值。
所述一种高精度可调芯片电阻的设计方法,其数学模型中的n在工艺设计中由R的精度或R阻值的变化范围做出选择。一般来讲,R要求的精度越高,R2的设计越小,这时n的取值就越大;R的变化范围要求越大,n的取值也越大。
附图说明
附图1是一个n取值为5的高精度可调芯片电阻的设计版示意图。
图中,数字1是电阻R1,数字2是电阻R2,数字3是电阻Ra,数字4是激光对位标记和切割点,数字5是电阻R的焊盘,数字6是电阻R的衬底。数学模型中的Rb由图中的R1和R2以及R2的倍数通过并、串联构成,然后由Ra与Rb的串联得到R。
具体实施方式
一个典型的芯片电阻的工艺设计和制造由下面几个主要工艺步骤构成:
1、材料制备,确定芯片电阻的衬底
2、一次光刻,用光刻胶屏蔽没有电阻条R1、R2、Ra以及焊盘的区域,而将R1、R2、Ra以及焊盘的位置裸露出来
3、采用磁控溅射系统在高真空下淀积一层金属薄膜电阻,金属薄膜的方块电阻由电阻的设计值决定
4、剥离衬底上的光刻胶
5、二次光刻,用光刻胶屏蔽没有焊盘的大面积区域,而将焊盘的位置裸露出来
6、采用电子束蒸发系统在高真空下蒸发一层较厚的金属薄膜形成芯片电阻的焊盘
7、剥离衬底上的光刻胶
8、采用激光修调系统进行在线电阻值修正
9、按照设计的划片道尺寸将合格的衬底基板切割成一粒一粒的芯片电阻单元
10、镜检、分离、清洗、包装、入库
下面结合附图详细说明本专利的具体实施方式。
附图的芯片电阻由4个部分构成:两个较大区域的焊盘占据了大约四分之一的芯片面积;Ra线条最长,由芯片电阻的设计值和生产线的工艺精度的下限综合确定;n取值5,说明有5个辅助电阻R1,他们的电阻结构、激光对位点形状、切割点大小等均完全一致,布局在芯片的上方;调整R精度的误差电阻R2与一个R1并联后连接在Ra的末端;根据数学模型计算的R2的倍数电阻分别与一个R1并联后依次R2、2倍R2、4倍R2、8倍R2、16倍R2串联起来。
在整个芯片制作工艺完成以后,将芯片送入激光修调系统,激光系统的测试电极直接扎在芯片电阻的焊盘上,根据电阻测试结果自动进行在线的适时修调,很快就可以得到高精度芯片电阻的设计结果。
Claims (3)
1.一种高精度可调芯片电阻的设计方法,其特征在于该设计方法理论上依据的是这样一个数学模型:
R=Ra+Rb
其中,
R是绝对目标电阻值,Ra是相对目标电阻值,Rb是Ra的补充电阻,是逼近绝对目标电阻值R的修正值;R1是一个相对固定的电阻,也是激光修调时切割的定位点和切割点;R2是R值的最小误差,即电阻的精度;n是除0以外的自然数;
数学模型中的R1在工艺设计上是一个比较小的固定值,这样可以减小对R2阻值的影响,同时R1图形的结构、形状、面积大小应该满足激光修调设备对修调对象在机械定位、修调光斑上的特殊要求;
数学模型中的R2在工艺设计上有特别的考虑;需要电阻精度非常高的R,R2应该设计为小于R绝对误差中心值的一半;需要电阻值变化范围比较大的R,此时电阻精度变为次要指标,R2可以设计为R值的绝对误差值。
2.根据权利要求1所述的一种高精度可调芯片电阻的设计方法,其特征在于数学模型中的Ra在工艺设计上应该是生产加工线实际工艺精度的下限值,这样可以在加工工艺结束以后通过Rb的调整获得比较准确的R。
3.根据权利要求1所述的一种高精度可调芯片电阻的设计方法,其特征在于数学模型中的n在工艺设计中由R的精度或R阻值的变化范围做出选择;一般来讲,R要求的精度越高,R2的设计就越小,这时n的取值越大;R的变化范围要求越大,n的取值也越大。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110227730.1A CN102930067B (zh) | 2011-08-10 | 2011-08-10 | 一种高精度可调芯片电阻的设计方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110227730.1A CN102930067B (zh) | 2011-08-10 | 2011-08-10 | 一种高精度可调芯片电阻的设计方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102930067A CN102930067A (zh) | 2013-02-13 |
CN102930067B true CN102930067B (zh) | 2016-03-09 |
Family
ID=47644864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110227730.1A Active CN102930067B (zh) | 2011-08-10 | 2011-08-10 | 一种高精度可调芯片电阻的设计方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102930067B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112765919A (zh) * | 2020-12-05 | 2021-05-07 | 西安翔腾微电子科技有限公司 | 一种可精确修调电阻阻值的方法 |
CN114091397B (zh) * | 2021-11-09 | 2024-08-09 | 重庆中科渝芯电子有限公司 | 一种应用于高精度高共模差动放大器的电阻版图排布结构及修调方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6552519B1 (en) * | 2001-11-20 | 2003-04-22 | Winbond Electronics Corporation | Variable impedance network for an integrated circuit |
CN101675487A (zh) * | 2007-05-08 | 2010-03-17 | Lm爱立信电话有限公司 | 可数控的片上电阻器及方法 |
-
2011
- 2011-08-10 CN CN201110227730.1A patent/CN102930067B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6552519B1 (en) * | 2001-11-20 | 2003-04-22 | Winbond Electronics Corporation | Variable impedance network for an integrated circuit |
CN101675487A (zh) * | 2007-05-08 | 2010-03-17 | Lm爱立信电话有限公司 | 可数控的片上电阻器及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102930067A (zh) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5898478A (en) | Method of using a test reticle to optimize alignment of integrated circuit process layers | |
CN110770654B (zh) | 用于基于成像的叠加及基于散射测量的叠加的混合叠加目标设计 | |
CN107993951B (zh) | 用于快速定位三维存储器阵列区短路的方法 | |
CN105719993B (zh) | 一种校正电子显微镜电子束与晶圆位置偏差的方法 | |
US5329334A (en) | Integrated circuit test reticle and alignment mark optimization method | |
CN109884862A (zh) | 三维存储器曝光系统中套刻偏差的补偿装置及方法 | |
CN108417562B (zh) | 套刻标记及其可靠性验证方法 | |
CN106782951A (zh) | 薄膜热敏电阻的调阻方法及薄膜式热敏电阻的制造方法 | |
CN102930067B (zh) | 一种高精度可调芯片电阻的设计方法 | |
CN103995438A (zh) | 晶圆曝光布局的优化方法 | |
CN103346142B (zh) | 测试键结构及监测刻蚀工艺中接触孔刻蚀量的方法 | |
CN106154768A (zh) | 一种基于掩模板的集成电路基板二次曝光方法 | |
CN103200779B (zh) | 一种印制电路板间距拉伸方法 | |
CN110793433B (zh) | 一种在线校准晶圆微纳米台阶高度标准样板及其循迹方法 | |
JP4592240B2 (ja) | マスクパターン作成方法及び半導体装置の製造方法 | |
CN111128829B (zh) | 对准方法及校准方法 | |
US8338192B2 (en) | High precision semiconductor chip and a method to construct the semiconductor chip | |
CN108490746A (zh) | 一种光刻对准标记及其对准方法 | |
US12124175B2 (en) | Compensation method for overlay deviation | |
CN206116392U (zh) | 套准标记结构 | |
CN112820715B (zh) | 校准用晶圆级在片电阻标准样片及制备方法 | |
CN203642899U (zh) | 铜膜厚测量标准片 | |
CN104319244B (zh) | 一种芯片失效中心点的定位方法 | |
CN105537759B (zh) | 薄膜晶片调阻的光刻逐列定位控制方法 | |
CN105206545A (zh) | 一种可选择性配置连接的高密度集成电路测试芯片及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20170511 Address after: 1 No. 14, No. 400060, Huayuan Road street, Nan'an District, Chongqing, Huayuan Road Patentee after: Chongqing Chip Electronic Technology Co Ltd Address before: 401120, Chongqing, Yubei District, 62 Star Avenue, Neptune science and technology building, 5 District, 9 floor Patentee before: Chongqing Wandao Optoelectronic Technology Co.,Ltd. |