CN102929814B - Plc输入采集与读取信息映像存储控制器 - Google Patents

Abstract

一种PLC输入采集与读取信息映像存储控制器，包括PLC输入端口与映像存储模块，命令译码与操作地址信息模块，高速输入位信息控制模块，位信息读取控制模块，数据传输控制模块，数据组合存储模块；该控制器应用FPGA设计硬连接控制电路，在输入采集命令的作用下启动脉冲分配器发出内部时序脉冲，数据传输控制模块在内部时序脉冲控制下自主完成4位一组输入数据的所有数据的组合，按照顺序存储在数据组合存储器中；PLC用户程序执行位输入位信息读取、高速位信息读取和数据读取命令过程中，1个WR信号写入命令和输入元件X编号和X组值；1个RD信号将选中的位信息或选中的数据发送到系统数据总线，提高了PLC执行指令序列的速度。

Description

PLC输入采集与读取信息映像存储控制器

技术领域

本发明涉及一种PLC输入采集与读取信息映像存储控制器，尤其涉及一种基于FPGA并行操作电路硬连接的PLC输入采集与FPGA实现读取与存储输入信息控制器。

背景技术

PLC的输入端口的控制主要采用输入端口与输入调理电路连接，输入调理电路的输出与映像存储器的输入端连接，映像存储器的数据输出端与PLC系统的数据总线连接，在PLC输入采集阶段的数据采集信号的作用下，将输入端口信息一次读入映像存储器中。在PLC用户程序执行过程中对映像存储器进行读操作，将需要处理的输入位信息所在的字节/字读入PLC处理器中，然后应用软件将该位信息取出来，或需要读入以四位信息为一组的信息或多组以四位信息为一组的信息，同样将需要处理的一组的信息或多组输入信息所在的字节/字读入PLC处理器中，然后应用软件将一组或多组信息取出来；对于高速输入指令的执行是直接将输入信息从输入调理电路输出端口以字节/字的形式读入PLC处理器中，然后应用软件将该位信息取出来；在应用ARM微处理器作为PLC控制核心的系统中，由于ARM没有专门的位处理指令，在PLC执行逻辑运算指令时，从映像存储器中获取包含该软元件信息的整16位或整32位输入信息，然后通过移位方式获得该输入软元件所需位信息参与逻辑运算；高速输入位信息指令的执行需要从输入调理电路输出端口以字节/字的形式读入PLC处理器的寄存器中，通过移位方式获得该输入软元件位信息，应用ARM微处理器作为PLC控制核心的系统，PLC其处理过程需要执行多条ARM指令，对PLC执行用户程序的速度产生影响，不利于提高PLC执行用户程序的速度。

发明内容

本发明的目的在于提供一种能够实现并行操作的PLC输入与读取信息映像存储控制电路及其时序控制器；该控制器在内部时序脉冲控制下自主完成4位一组输入数据的组合，按照顺序存储在数据存储器中，PLC用户程序执行输入位信息、高速位信息和数据读取命令过程中，向控制器写入命令、输入软元件X编号和软元件X组值，将选中的位信息或数据发送到系统数据总线，能大大提高PLC执行指令序列的速度，以解决已有技术存在的上述问题。

解决上述技术问题的技术方案是：一种可编程控制器输入采集与读取信息映像存储控制器，包括可编程控制器输入端口与映像存储模块、命令译码与操作地址信息模块、高速输入位信息控制模块、位信息读取控制模块、数据传输控制模块和数据组合存储模块；

所述可编程控制器输入端口与映像存储模块分别与命令译码与操作地址信息模块、高速输入位信息控制模块、位信息读取控制模块和数据传输控制模块连接；所述可编程控制器输入端口与映像存储模块将可编程控制器输入端口信息进行光隔离、电平转换、滤波，并在输入采集命令的作用下存储n位输入信息；

所述命令译码与操作地址信息模块还分别与高速输入位信息控制模块、位信息读取控制模块、数据传输控制模块和数据组合存储模块连接；当系统地址总线的地址值是可编程控制器输入采集与读取信息映像存储控制器的地址值，所述命令译码与操作地址信息模块在系统写信号的作用下，存储命令字经译码输出命令信号，存储输入软元件X的m位软元件X编号和3位软元件X组值并予以输出；

所述高速输入位信息控制模块执行高速位信息读取命令，将可编程控制器输入端口的某一位信息传输到系统数据总线的D0位，实现高速位信息采集；

所述位信息读取控制模块执行位信息读取命令，按照m位软元件X编号指定的软元件X信息从可编程控制器输入端口与映像存储模块传输到系统数据总线的D0位；

所述数据传输控制模块还与数据组合存储模块连接；所述数据传输控制模块在该模块内部产生的时序脉冲作用下，将可编程控制器输入端口与映像存储模块存储的n位信息按照4位信息为一组，起始软元件X编号和3位软元件X组值所规范的方式控制传输到数据组合存储模块予以存储；

所述数据组合存储模块存储的信息是按照4个位信息为一组，起始软元件X编号和3位软元件X组值所规范的方式排列，执行数据读取命令时，在系统读信号的作用下，根据起始软元件X编号和3位软元件X组值组合成的s位地址读取该地址单元数据传输到系统数据总线，上述n、m和s的取值范围是：n为64或32，m为6或5，s为7或6；当n为64时，m＝6,s＝7；当n为32时，m＝5,s＝6。

其进一步技术方案是：所述可编程控制器输入端口与映像存储模块包括可编程控制器输入端口、输入信号调理电路、FPGA输入端口和n入n位出映像存储器；可编程控制器输入端口作为可编程控制器外部输入开关或器件的连接端与可编程控制器输入调理电路的输入端连接，可编程控制器输入调理电路的输出端与FPGA输入端口的一端连接，将可编程控制器输入端口信息进行滤波、光电隔离和电平转换；FPGA输入端口的另一端与高速输入位信息控制模块的输入端，n入n位出映像存储器的n位数据输入端连接；

所述n入n位出映像存储器的n位数据输出端与位信息读取控制模块和数据传输控制模块连接；输入采集命令输入端与命令译码与操作地址信息模块连接；

所述n入n位出映像存储器在输入采集命令信号的作用下，将可编程控制器输入调理电路输出的信息通过FPGA输入端口存储在n入n位出映像存储器中；所述n入n位出映像存储器所存储的n位数据直接输出到n位数据输出端，上述n的取值范围是：n为64或32。

其进一步技术方案是：所述命令译码与操作地址信息模块包括模块地址识别器、命令寄存器、操作特征译码器、非门Ⅰ和与门Ⅰ；模块地址识别器的模块地址输入端与系统地址总线连接，如果系统地址总线的地址值是本模块的地址值，模块地址识别器输出的片选信号为“0”，否则为“1”；模块地址识别器的片选信号输出端与命令寄存器的使能端和非门Ⅰ的输入端连接；

命令寄存器的复位端和非门Ⅰ的输出端连接；命令信息输入端与系统数据总线连接，接受系统发出的命令信息、m位软元件X编号信息和3位软元件X组值信息数据；写入信号输入端与系统写信号连接；命令信息输出端与操作特征译码器的命令信息输入端连接；m位软元件X编号输出端分别与高速输入位信息控制模块，位信息读取控制模块和数据组合存储模块连接；3位软元件X组值输出端与数据组合存储模块连接；所述命令寄存器被使能时，在系统写从“1”→“0”信号的作用下，将系统数据总线的命令信息，m位软元件X编号信息和3位软元件X组值信息存储在命令寄存器；当非门Ⅰ输出端为“0”，则复位命令寄存器，命令寄存器被复位时，命令信息输出端为“000”；

操作特征译码器的命令信息输入端与命令寄存器的命令信息输出端连接，获得命令编码信息；操作特征译码器的5个命令输出端分别与可编程控制器输入端口与映像存储模块、高速输入位信息控制模块、位信息读取控制模块、数据传输控制模块和数据组合存储模块连接，复位命令输出端和与门Ⅰ的一个输入端连接；当命令寄存器被复位输出为“000”时，则操作特征译码器的5个命令输出端所有的信号为“1”；当命令寄存器输出为有效命令信息时，则操作特征译码器的5个命令输出端中有一个命令输出端为“0”，其它4个命令输出端为“1”；

与门Ⅰ的另一个输入端与系统复位信号输入端连接；与门Ⅰ的输出端作为命令译码与操作地址信息模块的复位命令输出端与数据组合存储模块连接，上述m的取值范围是：m为6或5。

其进一步技术方案是：所述高速输入位信息控制模块包括3-8译码器、三态门组、或门Ⅰ和三态门Ⅰ；3-8译码器的高速位信息读取命令输入端与命令译码与操作地址信息模块的高速位信息读取命令输出端连接；软元件X编号3个编码值输入端与命令译码与操作地址信息模块的m位软元件X编号低3位输出端连接；8个译码值输出端与三态门组的8个控制端连接；

三态门组的8个输入端与可编程控制器输入端口与映像存储模块的FPGA输入端口的8个端口连接；位信息输出端与三态门Ⅰ的输入端连接；

或门Ⅰ的一个输入端与命令译码与操作地址信息模块的高速位信息读取命令输出端连接，另一个输入端与系统的读信号线连接；或门Ⅰ的输出端与三态门Ⅰ的控制端连接；

三态门Ⅰ的输出端与系统数据总线的D0位连接；

所述高速输入位信息控制模块执行高速位信息读取命令，按照m位软元件X编号低3位译码选通三态门组对应的一个三态门，在系统读信号的作用下，将可编程控制器输入端口与映像存储模块的FPGA输入端口对应端口的位信息通过三态门组的位信息输出端传输到系统数据总线的D0位，上述m的取值范围是：m为6或5。

其进一步技术方案是：所述位信息读取控制模块包括n入4位出控制模块、4入1位出控制模块、或门Ⅱ和三态门Ⅱ；n入4位出控制模块的n位数据输入端与可编程控制器输入端口与映像存储模块的n入n位出映像存储器的n位数据输出端连接；4位数据输出端与4入1位出控制模块的4位数据输入端连接；4位数据输出地址的输入端与命令译码与操作地址信息模块的m位软元件X编号高u位输出端连接；

4入1位出控制模块的1位信息输出端与三态门Ⅱ的输入端连接；1位信息输出地址的输入端与命令译码与操作地址信息模块的m位软元件X编号低2位输出端连接；

或门Ⅱ的一个输入端与命令译码与操作地址信息模块的位信息读取命令输出端连接，另一个输入端与系统读信号线端连接；输出端和三态门Ⅱ的控制端连接；

三态门Ⅱ的输出端与系统数据总线的D0位连接；

所述位信息读取控制模块执行位信息读取命令，n入4位出控制模块输出m位软元件X编号高u位所指定存储单元的4位数据，4入1位出控制模块输出m位软元件X编号低2位所指定存储位单元的位信息，在系统读信号的作用下将m位软元件X编号指定的位单元内容传输到系统数据总线的D0位，上述n、m和u的取值范围是：n为64或32，m为6或5，u为4或3；当n为64时，m＝6，u＝4；当n为32时，m＝5，u＝3。

其进一步技术方案是：所述数据传输控制模块包括地址与时序控制模块、n入4位出存储模块、4入32位出存储模块和脉冲分配器；

所述地址与时序控制模块与n入4位出存储模块、4入32位出存储模块、脉冲分配器、命令译码与操作地址信息模块和数据组合存储模块连接；所述地址与时序控制模块在脉冲分配器产生的时序脉冲作用下完成n入4位出存储模块的数据读出，4入32位出存储模块和数据组合存储模块数据写入和复位的控制操作；

所述n入4位出存储模块还与可编程控制器输入端口与映像存储模块的n入n位出映像存储器、4入32位出存储模块的4位数据输入端和脉冲分配器连接；所述n入4位出存储模块存储n位信息，n位信息以4位信息为一组组成4位数据的输出存储单元，n取值为64，其4位一组数据存储单元地址从0000H—1111H；n取值为32，其4位一组数据存储单元地址从000H—111H；

所述4入32位出存储模块还与脉冲分配器的脉冲③输出端和数据组合存储模块连接；所述4入32位出存储模块的4位一组数据存储单元地址从000H—111H；

所述脉冲分配器还与数据组合存储模块连接，脉冲分配器的时钟脉冲输入端与系统时钟连接，启动脉冲输入端与命令译码与操作地址信息模块的输入采集命令输出端连接，循环启动脉冲输入端与脉冲分配器的脉冲⑦输出端连接；所述脉冲分配器作为可编程控制器输入采集与读取信息映像存储控制器的写入数据组合存储模块数据的内部时序控制，在输入采集命令信号的作用下启动工作，按照时序输出脉冲①，脉冲②，脉冲③，脉冲④，脉冲⑤，脉冲⑥，脉冲⑦；在脉冲⑦的作用下，循环输出脉冲②，脉冲③，脉冲④，脉冲⑤，脉冲⑥，脉冲⑦，直到脉冲分配器被复位；

所述地址与时序控制模块包括初值地址计数器、读出地址计数器、组号计数器、写入地址计数器、数据组合存储器地址计数器、与门Ⅱ、与门Ⅲ、与门Ⅳ、非门Ⅱ、非门Ⅲ、或门Ⅲ、或门Ⅳ、或门Ⅴ和或门Ⅵ；初值地址计数器的复位信号输入端和与门Ⅳ的输出端连接，计数脉冲输入端和或门Ⅲ的输出端连接，初值地址计数器的u位计数初值输出端与读出地址计数器的u位计数初值输入端连接；

读出地址计数器的复位信号输入端和与门Ⅳ的输出端连接，预置脉冲输入端和或门Ⅳ的输出端连接，计数脉冲输入端与脉冲⑤输出端连接；读出地址计数器的4位数据的u位地址输出端与n入4位出存储模块的输入4位数据的u位地址输入端连接；

组号计数器的复位信号输入端和与门Ⅱ的输出端连接，计数脉冲输入端与脉冲②输出端连接，组号计数器的计数溢出输出端和非门的输入端连接，组号计数器的计数溢出值为08H；写入地址计数器的复位输入端和与门Ⅲ的输出端连接，计数脉冲输入端与脉冲⑤输出端连接，写入地址计数器的3位写入4位数据地址输出端与4入32位出存储模块的4位数据地址输入端连接；

数据组合存储器地址计数器的复位输入端和与门Ⅳ的输出端连接，计数脉冲输入端与脉冲⑤输出端连接，计数溢出输出端和非门的输入端连接，数据组合存储器地址计数器的输入32位数据的s位地址输出端与数据组合存储模块的输入32位数据的s位地址输入端连接，数据组合存储器地址计数器的计数溢出值为wH；

与门Ⅱ的二个输入端分别和与门Ⅳ及或门Ⅴ的输出端连接；

与门Ⅲ的二个输入端分别和与门Ⅳ及或门Ⅳ的输出端连接；

与门Ⅳ的二个输入端分别和命令译码与操作地址信息模块的输入采集命令输出端及或门Ⅵ的输出端连接，与门Ⅳ的输出端作为模块复位信号，当模块复位信号为“0”时，复位初值地址计数器、读出地址计数器、组号计数器、写入地址计数器和数据组合存储器地址计数器；

非门Ⅱ的输出端和或门Ⅲ的一个输入端、或门Ⅳ的一个输入端及或门Ⅴ的一个输入端连接；

非门Ⅱ的输出作为组号计数器的计数溢出信号；

非门Ⅲ的输出端和或门Ⅵ的一个输入端连接；

或门Ⅲ的另一个输入端与脉冲③输出端连接，或门Ⅲ的输出端还与4入32位出存储模块的复位信号输入端连接；

或门Ⅳ的另一个输入端与脉冲④输出端连接；

或门Ⅴ的另一个输入端与脉冲⑤输出端连接；

或门Ⅵ的另一个输入端与脉冲⑥输出端连接，或门Ⅵ的输出端还与脉冲分配器的复位等待启动信号输入端连接，上述n、u、s和w的取值范围是：当n为64时，u＝4，s＝7，w＝79；当n为32时，u＝3，s＝6，w＝39。

其进一步技术方案是：所述数据组合存储模块包括数据组合存储器、-1计数器和或门Ⅶ；数据组合存储器输入32位数据的s位地址输入端与数据组合存储器地址计数器的输入32位数据的s位地址输出端连接，32位数据输入端与4入32位出存储模块的32位数据输出端连接，数据写入信号输入端与脉冲④输出端连接，32位输出数据地址的低3位地址输入端A2A1A0与-1计数器的计数输出端连接，32位输出数据地址的高u位地址输入端和命令译码与操作地址信息模块的m位软元件X编号高u位的输出端连接，n取值为64，u＝4，其高4位地址输入端为A6A5A4A3；n取值为32，u＝3，其高3位地址输入端为A5A4A3；数据读出信号输入端和或门Ⅶ的输出端连接；数据组合存储器的32位数据输出端与系统数据总线连接，复位信号输入端与命令译码与操作地址信息模块的复位命令输出端连接；

-1计数器的计数值输入端与命令译码与操作地址信息模块的3位软元件X组值输出端连接，-1计数脉冲输入端与命令译码与操作地址信息模块的数据读取命令输出端连接；

或门Ⅶ的二个输入端分别和命令译码与操作地址信息模块的数据读取命令输出端及系统读信号连接，上述n、m、u和s的取值范围是：n为64或32，m为6或5，u为4或3，s为7或6；当n为64时，m＝6，u＝4，s＝7；当n为32时，m＝5，u＝3，s＝6。

其更进一步技术方案是：在命令译码与操作地址信息模块的输入采集信号的作用下，所述数据传输控制模块的初值地址计数器、读出地址计数器、组号计数器、写入地址计数器及数据组合存储器地址计数器被复位并启动脉冲分配器工作；

当输出脉冲①时：

n入4位出存储模块的n位数据写入信号有效，将n入n位出映像存储器的n位数据写入n入4位出存储模块中；

当输出脉冲②时：

n入4位出存储模块的4位数据读出信号有效，按照读出地址计数器输出的输入4位数据的u位地址值将4位数据传输到4入32位出存储模块的4位数据输入端；

组号计数器加1，即K值+1；

当输出脉冲③时：

4入32位出存储模块的4位数据写入信号有效，按照写入地址计数器输出的3位写入4位数据地址值将4位数据写入到4入32位出存储模块；

如果组号计数器的计数值为08H发出溢出信号时，初值地址计数器加1，即进入下一组Y编号首地址，复位4入32位出存储模块，使得32位存储单元全部为“0”；

当输出脉冲④时：

数据组合存储器的32位数据写入信号有效，按照数据组合存储器地址计数器输出s位的32位数据地址值将4入32位出存储模块输出的32位数据写入数据组合存储器；

如果组号计数器的计数值为08H发出溢出信号时，向读出地址计数器发出预置脉冲，将初值地址计数器输出的计数初值预置到读出地址计数器，使得读出地址计数器输出u位地址的值为计数初值，复位写入地址计数器；

当输出脉冲⑤时：

写入地址计数器加1，读出地址计数器加1，数据组合存储器地址计数器加1；

如果组号计数器的计数值为08H发出溢出信号时，复位组号计数器；

当输出脉冲⑥时：

如果数据组合存储器地址计数器的计数值为wH发出溢出信号时，复位初值地址计数器，读出地址计数器，组号计数器，写入地址计数器，数据组合存储器地址计数器和脉冲分配器；当输出脉冲⑦时：

循环启动脉冲分配器，脉冲分配器发出脉冲②信号，上述n、u、s和w的取值范围是：当n为64时，u＝4，s＝7，w＝79；当n为32时，u＝3，s＝6，w＝39。

由于采用以上结构，本发明之PLC输入与读取输入信息映像存储控制具有以下有益效果：

一.能自主完成对输入信息的组合、存储，不占用PLC系统的时间

本发明中，控制器具有自主组织4位一组输入数据的功能，在输入采集信号的作用下启动脉冲分配器，数据传输控制模块在内部时序脉冲作用下，自主完成4位一组输入数据的所有数据的组合，并按照顺序存储在数据组合存储器中。

二.操作速度快

本发明中，无论是读取输入位信息，还是读取高速输入位信息，只需要在系统的WR信号的作用下将命令、输入元件X编号写入命令寄存器，在系统随后的RD信号的作用下将选中的位单元信息发送到系统数据总线的D0位；即PLC在执行需要读取输入软元件或读取高速输入软元件参与运算的指令时，系统的2个时钟即可读出输入软元件的位信息状态，而不是读出输入软元件位单元所在的字节或字单元的数据，然后按照位单元地址从字节或字单元读出该位信息状态，提高了操作速度。

三.程序执行中读取数据快捷，提高了执行程序的速度

本发明中，在PLC程序执行读取输入数据指令的过程中，控制器被系统地址选中，在系统WR信号的作用下将读出输入数据的指令命令写入命令寄存器，在系统随后的RD信号的作用下将选中的数据组合存储器的存储单元信息发送到系统数据总线上；避免了执行读出输入数据的指令的过程中，需要读出输入软元件的字节或字单元的数据，然后按照指令的要求从字节或字单元读出数据，减少PLC微处理器数据处理的操作，提高了PLC程序执行的速度；

四.系统性价比高

本发明以FPGA的硬连接控制电路为核心，在控制器内部产生的时序脉冲作用下，具有自主组织4位一组输入数据的功能；PLC用户程序执行过程中，读取某一位输入位信息、某一位高速输入位信息、读取输入数据都只需要PLC系统的两个时钟周期，提高了PLC执行指令序列的速度，使得该小型可编程控制器的控制功能与性能增强，具备较高的性价比。

下面结合附图和实施例对本发明之PLC输入采集与读取信息映像存储控制器之技术特征作进一步的说明。

附图说明

图1：本发明之PLC输入采集与读取信息映像存储控制器的系统结构框图；

图2：本发明之PLC输入采集与读取信息映像存储控制器的PLC输入端口与映像存储模块的硬件连接图；

图3：本发明之PLC输入采集与读取信息映像存储控制器的命令译码与操作地址信息模块，高速输入位信息控制模块，位信息读取控制模块的硬件连接图；

图4：本发明之PLC输入采集与读取信息映像存储控制器的数据传输控制模块和数据组合存储模块的硬件连接图；

图5：本发明之PLC输入采集与读取信息映像存储控制器的的脉冲分配器的脉冲输出波形图；

图6：本发明实施例二PLC输入采集与读取信息映像存储控制器的系统结构框图。

图中：

Ⅰ—PLC输入端口与映像存储模块，Ⅱ—命令译码与操作地址信息模块，Ⅲ—高速输入位信息控制模块，Ⅳ—位信息读取控制模块，Ⅴ—数据传输控制模块，ⅤA—地址与时序控制模块，ⅤB—64入4位出存储模块，ⅤC—4入32位出存储模块，ⅤD脉冲分配器，Ⅵ—数据组合存储模块；

1—PLC输入端口，2—输入信号调理电路，3—FPGA输入端口，4—64入64位出映像存储器，5—模块地址识别，6—命令寄存器，7—操作特征译码器，8—非门Ⅰ，9—与门Ⅰ，10—3-8译码器，11—三态门组，12—或门Ⅰ，13—三态门Ⅰ，14—64入4位出控制模块，15—4入1位出控制模块，16—或门Ⅱ，17—三态门Ⅱ，18—初值地址计数器，19—读出地址计数器，20—组号计数器，21—写入地址计数器，22—数据组合存储地址计数器，23—与门Ⅱ，24—与门Ⅲ，25—与门Ⅳ，26—非门Ⅱ，27—非门Ⅲ，28—或门Ⅲ，29—或门Ⅳ，30—或门Ⅴ，31—或门Ⅵ，32—数据组合存储器；33—-1计数器，34—或门Ⅶ。

图中：n为64或32，u为4或3，s为7或6，w为79或39；当n为64时，m＝6，u＝4，s＝7，w＝79；当n为32时，m＝5，u＝3，s＝6，w＝39。

模块端口说明

PLC输入端口与映像存储模块Ⅰ：Ⅰa：输入采集命令输入端；Ⅰb：n位数据输出端；Ⅰc：X0输出端口；Ⅰd：X1输出端口；Ⅰe：X2输出端口；Ⅰf：X3输出端口；Ⅰg：X4输出端口；Ⅰh：X5输出端口；Ⅰi：X6输出端口；Ⅰj：X7输出端口；

命令译码与操作地址信息模块Ⅱ：Ⅱa：输入采集命令输出端，Ⅱb：高速位信息读取命令输出端，Ⅱc：位信息读取命令输出端，Ⅱd：数据读取命令输出端，Ⅱe：复位命令输出端，Ⅱf：X编号输出端，Ⅱg：X组值输出端，Ⅱh：数据总线输入端，Ⅱi：系统复位信号输入端，Ⅱj：写入信号输入端，Ⅱk：模块地址输入端；

高速输入位信息控制模块Ⅲ：Ⅲa：高速位信息读取命令输入端，Ⅲb：X编号3个编码值输入端，Ⅲc：X0输入端口；Ⅲd：X1输入端口；Ⅲe：X2输入端口；Ⅲf：X3输入端口；Ⅲg：X4输入端口；Ⅲh：X5输入端口；Ⅲi：X6输入端口；Ⅲj：X7输入端口；Ⅲk：高速位信息输出端，Ⅲl：系统RD信号输入端；

位信息读取控制模块Ⅳ：Ⅳa：位信息读取命令输入端，Ⅳb：n位数据输入端，Ⅳc：X编号输入端，Ⅳd：位信息输出端，Ⅳe：系统RD信号输入端；

数据传输控制模块Ⅴ：Ⅴa：n位数据输入端；Ⅴb：32位数据输出端；Ⅴc：s位地址输出端；Ⅴd：输入采集命令输入端；Ⅴe：系统时钟输入端；Ⅴf：脉冲④输出端；

地址与时序控制模块ⅤA：ⅤAa：u位地址输出端；ⅤAb：写入4位数据地址输出端；ⅤAc：s位地址输出端；ⅤAd：输入采集命令输入端；ⅤAe：4入32位出存储模块复位信号输出端；ⅤAf：脉冲分配器复位信号输出端；ⅤA②：脉冲②输入端；ⅤA③：脉冲③输入端；ⅤA④：脉冲④输入端；ⅤA⑤：脉冲⑤输入端；ⅤA⑥：脉冲⑥输入端；

64入4位出存储模块ⅤB：ⅤBa：n位数据输入端；ⅤBb：4位数据输出端；ⅤBc：u位地址输入端；ⅤBd：脉冲②输入端；

4入32位出存储模块ⅤC：ⅤCa：32位数据输出端；ⅤCb：4位数据输入端；ⅤCc：4位数据地址输入端；ⅤCd：复位信号输入端；ⅤC③：脉冲③输入端；

脉冲分配器ⅤD：ⅤDa：复位等待启动信号输入端；ⅤDb：启动脉冲输入端；ⅤDc：时钟脉冲输入端；ⅤDd：循环启动脉冲输入端；ⅤD①：脉冲①输出端；ⅤD②：脉冲②输出端；ⅤD③：脉冲③输出端；ⅤD④：脉冲④输出端；ⅤD⑤：脉冲⑤输出端；ⅤD⑥：脉冲⑥输出端；ⅤD⑦：脉冲⑦输出端；

数据组合存储模块Ⅵ：Ⅵa：32位数据输出端；Ⅵb：系统RD信号输入端；Ⅵc：复位信号输入端；Ⅵd：高u位地址输入端；Ⅵe：计数值输入端；Ⅵf：-1计数脉冲输入端；Ⅵg：s位地址输入端；Ⅵh：32位数据输入端；Ⅵ④：数据写入信号输入端；

上述n、u和s的取值范围是：n为64或32，u为4或3，s为7或6；当n为64时，u＝4，s＝7；当n为32时，u＝3，s＝6。

文中、图中缩略语说明：

PLC－Programmable Logical Controller，可编程逻辑控制器，简称可编程控制器；

FPGA－Field Programmable Gate Array，现场可编程门阵列；

RD信号－ReaD信号，读信号；

CS信号－Chip Select信号，片选信号；

WR信号－WRite信号，写信号；

D0位－Data0，第0位位单元。

具体实施方式

一种PLC输入采集与读取信息映像存储控制器。

如图1所示，该PLC输入采集与读取信息映像存储控制器包括PLC输入端口与映像存储模块Ⅰ、命令译码与操作地址信息模块Ⅱ、高速输入位信息控制模块Ⅲ、位信息读取控制模块Ⅳ、数据传输控制模块Ⅴ和数据组合存储模块Ⅵ；

所述PLC输入端口与映像存储模块Ⅰ分别与命令译码与操作地址信息模块Ⅱ、高速输入位信息控制模块Ⅲ、位信息读取控制模块Ⅳ和数据传输控制模块Ⅴ连接；所述PLC输入端口与映像存储模块Ⅰ将PLC输入端口信息进行光隔离、电平转换、滤波，并在输入采集命令的作用下存储n位输入信息；

所述命令译码与操作地址信息模块Ⅱ还分别与高速输入位信息控制模块Ⅲ、位信息读取控制模块Ⅳ、数据传输控制模块Ⅴ和数据组合存储模块Ⅵ连接；当系统地址总线的地址值是PLC输入采集与读取信息映像存储控制器的地址值，所述命令译码与操作地址信息模块Ⅱ在系统WR信号的作用下，存储命令字经译码输出命令信号，存储输入X元件的m位X编号和3位X组值并予以输出；

所述高速输入位信息控制模块Ⅲ执行高速位信息读取命令，将PLC输入端口的某一位信息传输到系统数据总线的D0位，实现高速位信息采集；

所述位信息读取控制模块Ⅳ执行位信息读取命令，按照m位X编号指定的X软元件信息从PLC输入端口与映像存储模块Ⅰ传输到系统数据总线的D0位；

所述数据传输控制模块Ⅴ还与数据组合存储模块Ⅵ连接；所述数据传输控制模块Ⅴ在该模块内部产生的时序脉冲作用下，将PLC输入端口与映像存储模块Ⅰ存储的n位信息按照4位信息为一组，起始X编号和3位X组值所规范的方式控制传输到数据组合存储模块Ⅵ予以存储；

所述数据组合存储模块(Ⅵ)存储的信息是按照4个位信息为一组，起始X编号和3位X组值所规范的方式排列(参见附表一《本发明实施例一之PLC输入采集与读取信息映像存储控制器的数据组合存储器的数据存储排列表》、附表二《本发明实施例二之PLC输入采集与读取信息映像存储控制器的数据组合存储器的数据存储排列表》)，执行数据读取命令时，在系统RD信号的作用下，根据起始X编号和3位X组值组合成的s位地址读取该地址单元数据传输到系统数据总线，上述n、m和s的取值范围是：n为64或32，m为6或5，s为7或6；当n为64时，m＝6,s＝7；当n为32时，m＝5,s＝6。

如图2所示，所述PLC输入端口与映像存储模块Ⅰ包括PLC输入端口1、输入信号调理电路2、FPGA输入端口3和n入n位出映像存储器4；PLC输入端口1作为PLC外部输入开关或器件的连接端与PLC输入调理电路2的输入端连接，PLC输入调理电路2的输出端与FPGA输入端口3的一端连接，将PLC输入端口1信息进行滤波、光电隔离和电平转换；FPGA输入端口3的另一端与高速输入位信息控制模块Ⅲ的输入端，n入n位出映像存储器4的n位数据输入端连接；

所述n入n位出映像存储器4的n位数据输出端与位信息读取控制模块Ⅳ和数据传输控制模块Ⅴ连接；输入采集命令输入端与命令译码与操作地址信息模块Ⅱ连接；

所述n入n位出映像存储器4在输入采集命令信号的作用下，将PLC输入调理电路2输出的信息通过FPGA输入端口3存储在n入n位出映像存储器4中；所述n入n位出映像存储器4所存储的n位数据直接输出到n位数据输出端，上述n的取值范围是：n为64或32。

如图3所示，所述命令译码与操作地址信息模块Ⅱ包括模块地址识别器5、命令寄存器6、操作特征译码器7、非门Ⅰ8和与门Ⅰ9；模块地址识别器5的模块地址输入端与系统地址总线连接，如果系统地址总线的地址值是本模块的地址值，模块地址识别器5输出的CS信号为“0”，否则为“1”；模块地址识别器5的CS信号输出端与命令寄存器6的使能端和非门Ⅰ8的输入端连接；

命令寄存器6的复位端和非门Ⅰ8的输出端连接；命令信息输入端与系统数据总线连接，接受系统发出的命令信息、m位X编号信息和3位X组值信息数据；写入信号输入端与系统WR信号连接；命令信息输出端与操作特征译码器7的命令信息输入端连接；m位X编号输出端分别与高速输入位信息控制模块Ⅲ，位信息读取控制模块Ⅳ和数据组合存储模块Ⅵ连接；3位X组值输出端与数据组合存储模块Ⅵ连接；所述命令寄存器6被使能时，在系统WR从“1”→“0”信号的作用下，将系统数据总线的命令信息，m位X编号信息和3位X组值信息存储在命令寄存器6；当非门Ⅰ8输出端为“0”，则复位命令寄存器6，命令寄存器6被复位时，命令信息输出端为“000”；

操作特征译码器7的命令信息输入端与命令寄存器6的命令信息输出端连接，获得命令编码信息；操作特征译码器7的5个命令输出端分别与PLC输入端口与映像存储模块Ⅰ、高速输入位信息控制模块Ⅲ、位信息读取控制模块Ⅳ、数据传输控制模块Ⅴ和数据组合存储模块Ⅵ连接，复位命令输出端和与门Ⅰ9的一个输入端连接；当命令寄存器6被复位输出为“000”时，则操作特征译码器7的5个命令输出端所有的信号为“1”；当命令寄存器6输出为有效命令信息时，则操作特征译码器7的5个命令输出端中有一个命令输出端为“0”，其它4个命令输出端为“1”；

与门Ⅰ9的另一个输入端与系统复位信号输入端连接；与门Ⅰ9的输出端作为命令译码与操作地址信息模块Ⅱ的复位命令输出端与数据组合存储模块Ⅵ连接，图3中，m的取值范围是：m为6或5。

所述高速输入位信息控制模块Ⅲ包括3-8译码器10、三态门组11、或门Ⅰ12和三态门Ⅰ13；3-8译码器10的高速位信息读取命令输入端与命令译码与操作地址信息模块Ⅱ的高速位信息读取命令输出端连接；X编号3个编码值输入端与命令译码与操作地址信息模块Ⅱ的m位X编号低3位输出端连接；8个译码值输出端与三态门组11的8个控制端连接；

三态门组11的8个输入端与PLC输入端口与映像存储模块Ⅰ的FPGA输入端口3的8个端口连接；位信息输出端与三态门Ⅰ13的输入端连接；

或门Ⅰ12的一个输入端与命令译码与操作地址信息模块Ⅱ的高速位信息读取命令输出端连接，另一个输入端与系统的RD信号线连接；或门Ⅰ12的输出端与三态门Ⅰ13的控制端连接；

三态门Ⅰ13的输出端与系统数据总线的D0位连接；

所述高速输入位信息控制模块Ⅲ执行高速位信息读取命令，按照m位X编号低3位译码选通三态门组11对应的一个三态门，在系统RD信号的作用下，将PLC输入端口与映像存储模块Ⅰ的FPGA输入端口3对应端口的位信息通过三态门组11的位信息输出端传输到系统数据总线的D0位；参见图3，图中m的取值范围是：m为6或5。

所述位信息读取控制模块Ⅳ包括n入4位出控制模块14、4入1位出控制模块15、或门Ⅱ16和三态门Ⅱ17；n入4位出控制模块14的n位数据输入端与PLC输入端口与映像存储模块Ⅰ的n入n位出映像存储器4的n位数据输出端连接；4位数据输出端与4入1位出控制模块15的4位数据输入端连接；4位数据输出地址的输入端与命令译码与操作地址信息模块Ⅱ的m位X编号高u位输出端连接；

4入1位出控制模块15的1位信息输出端与三态门Ⅱ17的输入端连接；1位信息输出地址的输入端与命令译码与操作地址信息模块Ⅱ的m位X编号低2位输出端连接；

或门Ⅱ16的一个输入端与命令译码与操作地址信息模块Ⅱ的位信息读取命令输出端连接，另一个输入端与系统RD信号线端连接；输出端和三态门Ⅱ17的控制端连接；

三态门Ⅱ17的输出端与系统数据总线的D0位连接；

所述位信息读取控制模块Ⅳ执行位信息读取命令，n入4位出控制模块14输出m位X编号高u位所指定存储单元的4位数据，4入1位出控制模块15输出m位X编号低2位所指定存储位单元的位信息，在系统RD信号的作用下将m位X编号指定的位单元内容传输到系统数据总线的D0位，参见图3，上述n、m和u的取值范围是：n为64或32，m为6或5，u为4或3；当n为64时，m＝6，u＝4；当n为32时，m＝5，u＝3。

如图4所示，所述数据传输控制模块Ⅴ包括地址与时序控制模块ⅤA、n入4位出存储模块ⅤB、4入32位出存储模块ⅤC和脉冲分配器ⅤD；

所述地址与时序控制模块ⅤA与n入4位出存储模块ⅤB、4入32位出存储模块ⅤC、脉冲分配器ⅤD、命令译码与操作地址信息模块Ⅱ和数据组合存储模块Ⅵ连接；所述地址与时序控制模块ⅤA在脉冲分配器ⅤD产生的时序脉冲作用下完成n入4位出存储模块ⅤB的数据读出，4入32位出存储模块ⅤC和数据组合存储模块Ⅵ数据写入和复位的控制操作；

所述n入4位出存储模块ⅤB还与PLC输入端口与映像存储模块Ⅰ的n入n位出映像存储器4和脉冲分配器ⅤD连接、4入32位出存储模块ⅤC的4位数据输入端和脉冲分配器ⅤD的脉冲②输出端连接；所述n入4位出存储模块ⅤB存储n位信息，n位信息以4位信息为一组组成4位数据的输出存储单元，当n取值为64，其4位一组数据存储单元地址从0000H—1111H；当n取值为32，其4位一组数据存储单元地址从000H—111H；

所述4入32位出存储模块ⅤC还与脉冲分配器ⅤD的脉冲③输出端和数据组合存储模块Ⅵ连接；所述4入32位出存储模块ⅤC的4位一组数据存储单元地址从000H—111H；

所述脉冲分配器ⅤD还与数据组合存储模块Ⅵ连接，脉冲分配器ⅤD的时钟脉冲输入端与系统时钟连接，启动脉冲输入端与命令译码与操作地址信息模块Ⅱ的输入采集命令输出端连接，循环启动脉冲输入端与脉冲分配器ⅤD的脉冲⑦输出端连接；所述脉冲分配器ⅤD作为PLC输入采集与读取信息映像存储控制器的写入数据组合存储模块Ⅵ数据的内部时序控制，在输入采集命令信号的作用下启动工作，按照时序输出脉冲①，脉冲②，脉冲③，脉冲④，脉冲⑤，脉冲⑥，脉冲⑦；在脉冲⑦的作用下，循环输出脉冲②，脉冲③，脉冲④，脉冲⑤，脉冲⑥，脉冲⑦，直到脉冲分配器ⅤD被复位；

所述地址与时序控制模块ⅤA包括初值地址计数器18、读出地址计数器19、组号计数器20、写入地址计数器21、数据组合存储器地址计数器22、与门Ⅱ23、与门Ⅲ24、与门Ⅳ25、非门Ⅱ26、非门Ⅲ27、或门Ⅲ28、或门Ⅳ29、或门Ⅴ30和或门Ⅵ31；初值地址计数器18的复位信号输入端和与门Ⅳ25的输出端连接，计数脉冲输入端和或门Ⅲ28的输出端连接，初值地址计数器18的u位计数初值输出端与读出地址计数器19的u位计数初值输入端连接；

读出地址计数器19的复位信号输入端和与门Ⅳ25的输出端连接，预置脉冲输入端和或门Ⅳ29的输出端连接，计数脉冲输入端与脉冲⑤输出端连接；读出地址计数器19的4位数据的u位地址输出端与n入4位出存储模块ⅤB的输入4位数据的u位地址输入端连接；

组号计数器20的复位信号输入端和与门Ⅱ23的输出端连接，计数脉冲输入端与脉冲②输出端连接，组号计数器20的计数溢出输出端和非门26的输入端连接，组号计数器20的计数溢出值为08H；

写入地址计数器21的复位输入端和与门Ⅲ24的输出端连接，计数脉冲输入端与脉冲⑤输出端连接，写入地址计数器21的3位写入4位数据地址输出端与4入32位出存储模块ⅤC的4位数据地址输入端连接；

数据组合存储器地址计数器22的复位输入端和与门Ⅳ25的输出端连接，计数脉冲输入端与脉冲⑤输出端连接，计数溢出输出端和非门27的输入端连接，数据组合存储器地址计数器22的输入32位数据的s位地址输出端与数据组合存储模块Ⅵ的输入32位数据的s位地址输入端连接，数据组合存储器地址计数器22的计数溢出值为wH；

与门Ⅱ23的二个输入端分别和与门Ⅳ25及或门Ⅴ30的输出端连接；

与门Ⅲ24的二个输入端分别和与门Ⅳ25及或门Ⅳ29的输出端连接；

与门Ⅳ25的二个输入端分别和命令译码与操作地址信息模块Ⅱ的输入采集命令输出端及或门Ⅵ31的输出端连接，与门Ⅳ25的输出端作为模块复位信号，当模块复位信号为“0”时，复位初值地址计数器18、读出地址计数器19、组号计数器20、写入地址计数器21和数据组合存储器地址计数器22；

非门Ⅱ26的输出端和或门Ⅲ28的一个输入端、或门Ⅳ29的一个输入端及或门Ⅴ30的一个输入端连接；非门Ⅱ26的输出作为组号计数器20的计数溢出信号；

非门Ⅲ27的输出端和或门Ⅵ31的一个输入端连接；

或门Ⅲ28的另一个输入端与脉冲③输出端连接，或门Ⅲ28的输出端还与4入32位出存储模块ⅤC的复位信号输入端连接；

或门Ⅳ29的另一个输入端与脉冲④输出端连接；

或门Ⅴ30的另一个输入端与脉冲⑤输出端连接；

或门Ⅵ31的另一个输入端与脉冲⑥输出端连接，或门Ⅵ31的输出端还与脉冲分配器ⅤD的复位等待启动信号输入端连接，上述n、u、s和w的取值范围是：当n为64时，u＝4，s＝7，w＝79；当n为32时，u＝3，s＝6，w＝39。

所述数据组合存储模块Ⅵ包括数据组合存储器32、-1计数器33和或门Ⅶ34；数据组合存储器32输入32位数据的s位地址输入端与数据组合存储器地址计数器22的输入32位数据的s位地址输出端连接，32位数据输入端与4入32位出存储模块ⅤC的32位数据输出端连接，数据写入信号输入端与脉冲④输出端连接，32位输出数据地址的低3位地址输入端A2A1A0与-1计数器33的计数输出端连接，32位输出数据地址的高u位地址输入端和命令译码与操作地址信息模块Ⅱ的m位X编号高u位的输出端连接，n取值为64，u＝4，其高4位地址输入端为A6A5A4A3；n取值为32，u＝3，其高3位地址输入端为A5A4A3；数据读出信号输入端和或门Ⅶ34的输出端连接；数据组合存储器32的32位数据输出端与系统数据总线连接，复位信号输入端与命令译码与操作地址信息模块Ⅱ的复位命令输出端连接；

-1计数器33的计数值输入端与命令译码与操作地址信息模块Ⅱ的3位X组值输出端连接，-1计数脉冲输入端与命令译码与操作地址信息模块Ⅱ的数据读取命令输出端连接；

或门Ⅶ34的二个输入端分别和命令译码与操作地址信息模块Ⅱ的数据读取命令输出端及系统RD信号连接，上述n、m、u和s的取值范围是：n为64或32，m为6或5，u为4或3，s为7或6；当n为64时，m＝6，u＝4，s＝7；当n为32时，m＝5，u＝3，s＝6。(参见图4)

本发明PLC输入采集与读取信息映像存储控制器的工作过程如下：

在命令译码与操作地址信息模块Ⅱ的输入采集信号的作用下，所述数据传输控制模块Ⅴ的初值地址计数器18、读出地址计数器19、组号计数器20、写入地址计数器21及数据组合存储器地址计数器22被复位并启动脉冲分配器ⅤD工作；

当输出脉冲①时：

n入4位出存储模块ⅤB的n位数据写入信号有效，将n入n位出映像存储器4的n位数据写入n入4位出存储模块ⅤB中；

当输出脉冲②时：

n入4位出存储模块ⅤB的4位数据读出信号有效，按照读出地址计数器19输出的输入4位数据的u位地址值将4位数据传输到4入32位出存储模块ⅤC的4位数据输入端；

组号计数器20加1，即K值+1；

当输出脉冲③时：

4入32位出存储模块ⅤC的4位数据写入信号有效，按照写入地址计数器21输出的3位写入4位数据地址值将4位数据写入到4入32位出存储模块ⅤC；

如果组号计数器20的计数值为08H发出溢出信号时，初值地址计数器18加1，即进入下一组Y编号首地址，复位4入32位出存储模块ⅤC，使得32位存储单元全部为“0”；

当输出脉冲④时：

数据组合存储器32的32位数据写入信号有效，按照数据组合存储器地址计数器22输出s位的32位数据地址值将4入32位出存储模块ⅤC输出的32位数据写入数据组合存储器32；

如果组号计数器20的计数值为08H发出溢出信号时，向读出地址计数器19发出预置脉冲，将初值地址计数器18输出的计数初值预置到读出地址计数器19，使得读出地址计数器19输出u位地址的值为计数初值，复位写入地址计数器21；

当输出脉冲⑤时：

写入地址计数器21加1，读出地址计数器19加1，数据组合存储器地址计数器22加1；

如果组号计数器20的计数值为08H发出溢出信号时，复位组号计数器20；

当输出脉冲⑥时：

如果数据组合存储器地址计数器22的计数值为wH发出溢出信号时，复位初值地址计数器18，读出地址计数器19，组号计数器20，写入地址计数器21，数据组合存储器地址计数器22和脉冲分配器ⅤD；

当输出脉冲⑦时：

循环启动脉冲分配器ⅤD，脉冲分配器ⅤD发出脉冲②信号，上述n、u、s和w的取值范围是：当n为64时，u＝4，s＝7,w＝79；当n为32时，u＝3，s＝6，w＝39。

根据需要，本发明可以有以下两种实施方式。

实施例一：一种64位PLC输入采集与读取信息映像存储控制器

本64位PLC输入采集与读取信息映像存储控制器的PLC输入端口与映像存储模块Ⅰ的PLC输入端口1为X00～X63，所述PLC输入调理电路2、FPGA输入端口3、n入n位出映像存储器4为64位；所述位信息读取控制模块Ⅳ的n入4位出控制模块14为64入4位出控制模块；所述数据传输控制模块Ⅴ的n入4位出存储模块ⅤB为64入4位出存储模块ⅤB，所述数据组合存储模块Ⅵ的数据组合存储器32的数据存储排列参见附表一，输出数据地址为A0—A6，所述地址命令写入模块Ⅲ的m位X编号输出端为6位X编号输出端，所述初值地址计数器18的u位计数初值为4位初值地址输出,所述读出地址计数器19的输入u位数据地址为4位计数初值；所述数据组合存储器地址计数器22的计数溢出值WH为79H发出溢出信号，s位地址值为7位地址(参见图1～图5、附表一，在图1～图5、附表一中，本实施例取n＝64，m＝6，u＝4，s＝7，W为79)。

实施例二：一种32位PLC输入采集与读取信息映像存储控制器

本32位PLC输入采集与读取信息映像存储控制器的PLC输入端口与映像存储模块Ⅰ的PLC输入端口1为X00～X31，所述PLC输入调理电路2、FPGA输入端口3、n入n位出映像存储器4为32位；所述位信息读取控制模块Ⅳ的n入4位出控制模块14为32入4位出控制模块；所述数据传输控制模块Ⅴ的n入4位出存储模块ⅤB为32入4位出存储模块ⅤB，所述数据组合存储模块Ⅵ的数据组合存储器32的数据存储排列参见附表二，输出数据地址为A0—A5，所述地址命令写入模块Ⅲ的m位X编号输出端为5位X编号输出端，所述初值地址计数器18的u位计数初值为3位初值地址输出，所述读出地址计数器19的输入u位数据地址为3位计数初值；所述数据组合存储器地址计数器22的计数溢出值WH为39H发出溢出信号，s位地址值为6位地址(参见图1～图4，图5～图6、附表二，图1～图4，图6、附表二之中，本实施例取n＝32，m＝5，u＝3，s＝6，w＝39。

附表一

《本发明实施例一之PLC输入采集与读取信息映像存储控制器的数据组合存储器的数据存储排列表》

附表二

《本发明实施例二之PLC输入采集与读取信息映像存储控制器的数据组合存储器的数据存储排列表》

Claims (8)

1.一种可编程控制器输入采集与读取信息映像存储控制器，包括可编程控制器输入端口与映像存储模块（Ⅰ）、命令译码与操作地址信息模块（Ⅱ）、高速输入位信息控制模块（Ⅲ）、位信息读取控制模块（Ⅳ）、数据传输控制模块（Ⅴ）和数据组合存储模块（Ⅵ）；

所述可编程控制器输入端口与映像存储模块（Ⅰ）分别与命令译码与操作地址信息模块（Ⅱ）、高速输入位信息控制模块（Ⅲ）、位信息读取控制模块（Ⅳ）和数据传输控制模块（Ⅴ）连接；所述可编程控制器输入端口与映像存储模块（Ⅰ）将可编程控制器输入端口信息进行光隔离、电平转换、滤波，并在输入采集命令的作用下存储n位输入信息；

所述命令译码与操作地址信息模块（Ⅱ）还分别与高速输入位信息控制模块（Ⅲ）、位信息读取控制模块（Ⅳ）、数据传输控制模块（Ⅴ）和数据组合存储模块（Ⅵ）连接；当系统地址总线的地址值是可编程控制器输入采集与读取信息映像存储控制器的地址值，所述命令译码与操作地址信息模块（Ⅱ）在系统写信号的作用下，存储命令字经译码输出命令信号，存储输入软元件X元件的m位软元件X编号和3位软元件X组值并予以输出；

所述高速输入位信息控制模块（Ⅲ）执行高速位信息读取命令，将可编程控制器输入端口的某一位信息传输到系统数据总线的D0位，实现高速位信息采集；

所述位信息读取控制模块（Ⅳ）执行位信息读取命令，按照m位软元件X编号指定的软元件X信息从可编程控制器输入端口与映像存储模块（Ⅰ）传输到系统数据总线的D0位；

所述数据传输控制模块（Ⅴ）还与数据组合存储模块（Ⅵ）连接；所述数据传输控制模块（Ⅴ）在该模块内部产生的时序脉冲作用下，将可编程控制器输入端口与映像存储模块（Ⅰ）存储的n位信息按照4位信息为一组，起始软元件X编号和3位软元件X组值所规范的方式控制传输到数据组合存储模块（Ⅵ）予以存储；

所述数据组合存储模块（Ⅵ）存储的信息是按照4个位信息为一组，起始软元件X编号和3位软元件X组值所规范的方式排列，执行数据读取命令时，在系统读信号的作用下，根据起始软元件X编号和3位软元件X组值组合成的s位地址读取该地址单元数据传输到系统数据总线，上述n、m和s的取值范围是：n为64或32，m为6或5，s为7或6；当n为64时，m=6，s=7；当n为32时，m=5，s=6。

2.如权利要求1所述的可编程控制器输入采集与读取信息映像存储控制器，其特征在于：所述可编程控制器输入端口与映像存储模块（Ⅰ）包括可编程控制器输入端口（1）、输入信号调理电路（2）、FPGA输入端口（3）和n入n位出映像存储器（4）；可编程控制器输入端口（1）作为可编程控制器外部输入开关或器件的连接端与可编程控制器输入调理电路（2）的输入端连接，可编程控制器输入调理电路（2）的输出端与FPGA输入端口（3）的一端连接，将可编程控制器输入端口（1）信息进行滤波、光电隔离和电平转换；FPGA输入端口（3）的另一端与高速输入位信息控制模块（Ⅲ）的输入端，n入n位出映像存储器（4）的n位数据输入端连接；

所述n入n位出映像存储器（4）的n位数据输出端与位信息读取控制模块（Ⅳ）和数据传输控制模块（Ⅴ）连接；输入采集命令输入端与命令译码与操作地址信息模块（Ⅱ）连接；

所述n入n位出映像存储器（4）在输入采集命令信号的作用下，将可编程控制器输入调理电路（2）输出的信息通过FPGA输入端口（3）存储在n入n位出映像存储器（4）中；所述n入n位出映像存储器（4）所存储的n位数据直接输出到n位数据输出端，上述n的取值范围是：n为64或32。

3.如权利要求1所述的可编程控制器输入采集与读取信息映像存储控制器，其特征在于：所述命令译码与操作地址信息模块（Ⅱ）包括模块地址识别器（5）、命令寄存器（6）、操作特征译码器（7）、非门Ⅰ（8）和与门Ⅰ（9）；模块地址识别器（5）的模块地址输入端与系统地址总线连接，如果系统地址总线的地址值是本模块的地址值，模块地址识别器（5）输出的片选信号为“0”，否则为“1”；模块地址识别器（5）的片选信号输出端与命令寄存器（6）的使能端和非门Ⅰ（8）的输入端连接；

命令寄存器（6）的复位端和非门Ⅰ（8）的输出端连接；命令信息输入端与系统数据总线连接，接受系统发出的命令信息、m位软元件X编号信息和3位软元件X组值信息数据；写入信号输入端与系统写信号连接；命令信息输出端与操作特征译码器（7）的命令信息输入端连接；m位软元件X编号输出端分别与高速输入位信息控制模块（Ⅲ），位信息读取控制模块（Ⅳ）和数据组合存储模块（Ⅵ）连接；3位软元件X组值输出端与数据组合存储模块（Ⅵ）连接；所述命令寄存器（6）被使能时，在系统写从“1”→“0”信号的作用下，将系统数据总线的命令信息，m位软元件X编号信息和3位软元件X组值信息存储在命令寄存器（6）；当非门Ⅰ（8）输出端为“0”，则复位命令寄存器（6），命令寄存器（6）被复位时，命令信息输出端为“000”；

操作特征译码器（7）的命令信息输入端与命令寄存器（6）的命令信息输出端连接，获得命令编码信息；操作特征译码器（7）的5个命令输出端分别与可编程控制器输入端口与映像存储模块（Ⅰ）、高速输入位信息控制模块（Ⅲ）、位信息读取控制模块（Ⅳ）、数据传输控制模块（Ⅴ）和数据组合存储模块（Ⅵ）连接，复位命令输出端和与门Ⅰ（9）的一个输入端连接；当命令寄存器（6）被复位输出为“000”时，则操作特征译码器（7）的5个命令输出端所有的信号为“1”；当命令寄存器（6）输出为有效命令信息时，则操作特征译码器（7）的5个命令输出端中有一个命令输出端为“0”，其它4个命令输出端为“1”；

与门Ⅰ（9）的另一个输入端与系统复位信号输入端连接；与门Ⅰ（9）的输出端作为命令译码与操作地址信息模块（Ⅱ）的复位命令输出端与数据组合存储模块（Ⅵ）连接，上述m的取值范围是：m为6或5。

4.如权利要求1所述的可编程控制器输入采集与读取信息映像存储控制器，其特征在于：所述高速输入位信息控制模块（Ⅲ）包括3-8译码器（10）、三态门组（11）、或门Ⅰ（12）和三态门Ⅰ（13）；3-8译码器（10）的高速位信息读取命令输入端与命令译码与操作地址信息模块（Ⅱ）的高速位信息读取命令输出端连接；软元件X编号3个编码值输入端与命令译码与操作地址信息模块（Ⅱ）的m位软元件X编号低3位输出端连接；8个译码值输出端与三态门组（11）的8个控制端连接；

三态门组（11）的8个输入端与可编程控制器输入端口与映像存储模块（Ⅰ）的FPGA输入端口（3）的8个端口连接；位信息输出端与三态门Ⅰ（13）的输入端连接；

或门Ⅰ（12）的一个输入端与命令译码与操作地址信息模块（Ⅱ）的高速位信息读取命令输出端连接，另一个输入端与系统的读信号线连接；或门Ⅰ（12）的输出端与三态门Ⅰ（13）的控制端连接；

三态门Ⅰ（13）的输出端与系统数据总线的D0位连接；

所述高速输入位信息控制模块（Ⅲ）执行高速位信息读取命令，按照m位软元件X编号低3位译码选通三态门组（11）对应的一个三态门，在系统读信号的作用下，将可编程控制器输入端口与映像存储模块（Ⅰ）的FPGA输入端口（3）对应端口的位信息通过三态门组（11）的位信息输出端传输到系统数据总线的D0位，上述m的取值范围是：m为6或5。

5.如权利要求1所述的可编程控制器输入采集与读取信息映像存储控制器，其特征在于：所述位信息读取控制模块（Ⅳ）包括n入4位出控制模块（14）、4入1位出控制模块（15）、或门Ⅱ（16）和三态门Ⅱ（17）；n入4位出控制模块（14）的n位数据输入端与可编程控制器输入端口与映像存储模块（Ⅰ）的n入n位出映像存储器（4）的n位数据输出端连接；4位数据输出端与4入1位出控制模块（15）的4位数据输入端连接；4位数据输出地址的输入端与命令译码与操作地址信息模块（Ⅱ）的m位软元件X编号高u位输出端连接；

4入1位出控制模块（15）的1位信息输出端与三态门Ⅱ（17）的输入端连接；1位信息输出地址的输入端与命令译码与操作地址信息模块（Ⅱ）的m位软元件X编号低2位输出端连接；

或门Ⅱ（16）的一个输入端与命令译码与操作地址信息模块（Ⅱ）的位信息读取命令输出端连接，另一个输入端与系统读信号线端连接；输出端和三态门Ⅱ（17）的控制端连接；

三态门Ⅱ（17）的输出端与系统数据总线的D0位连接；

所述位信息读取控制模块（Ⅳ）执行位信息读取命令，n入4位出控制模块（14）输出m位软元件X编号高u位所指定存储单元的4位数据，4入1位出控制模块（15）输出m位软元件X编号低2位所指定存储位单元的位信息，在系统读信号的作用下将m位软元件X编号指定的位单元内容传输到系统数据总线的D0位，上述n、m和u的取值范围是：n为64或32，m为6或5，u为4或3；当n为64时，m=6，u=4；当n为32时，m=5，u=3。

6.如权利要求1所述的一种可编程控制器输入采集与读取信息映像存储控制器，其特征在于：所述数据传输控制模块（Ⅴ）包括地址与时序控制模块（ⅤA）、n入4位出存储模块(ⅤB)、4入32位出存储模块 (ⅤC)和脉冲分配器(ⅤD)；

所述地址与时序控制模块（ⅤA）与n入4位出存储模块(ⅤB)、4入32位出存储模块 (ⅤC)、脉冲分配器(ⅤD)、命令译码与操作地址信息模块（Ⅱ）和数据组合存储模块（Ⅵ）连接；所述地址与时序控制模块（ⅤA）在脉冲分配器(ⅤD)产生的时序脉冲作用下完成n入4位出存储模块(ⅤB)的数据读出，4入32位出存储模块(ⅤC)和数据组合存储模块（Ⅵ）数据写入和复位的控制操作；

所述n入4位出存储模块(ⅤB)还与可编程控制器输入端口与映像存储模块（Ⅰ）的n入n位出映像存储器（4）、4入32位出存储模块(ⅤC)的4位数据输入端和脉冲分配器(ⅤD)的脉冲②输出端连接；所述n入4位出存储模块(ⅤB)存储n位信息，n位信息以4位信息为一组组成4位数据的输出存储单元，当n取值为64，其4位一组数据存储单元地址从0000H—1111H；当n取值为32，其4位一组数据存储单元地址从000H—111H；

所述4入32位出存储模块(ⅤC)还与脉冲分配器(ⅤD)的脉冲③输出端和数据组合存储模块（Ⅵ）连接；所述4入32位出存储模块(ⅤC)的4位一组数据存储单元地址从000H—111H；

所述脉冲分配器(ⅤD)还与数据组合存储模块（Ⅵ）连接，脉冲分配器(ⅤD)的时钟脉冲输入端与系统时钟连接，启动脉冲输入端与命令译码与操作地址信息模块（Ⅱ）的输入采集命令输出端连接，循环启动脉冲输入端与脉冲分配器(ⅤD)的脉冲⑦输出端连接；所述脉冲分配器(ⅤD)作为可编程控制器输入采集与读取信息映像存储控制器的写入数据组合存储模块（Ⅵ）数据的内部时序控制，在输入采集命令信号的作用下启动工作，按照时序输出脉冲①，脉冲②，脉冲③，脉冲④，脉冲⑤，脉冲⑥，脉冲⑦；在脉冲⑦的作用下，循环输出脉冲②，脉冲③，脉冲④，脉冲⑤，脉冲⑥，脉冲⑦，直到脉冲分配器(ⅤD)被复位；

所述地址与时序控制模块（ⅤA）包括初值地址计数器（18）、读出地址计数器（19）、组号计数器（20）、写入地址计数器（21）、数据组合存储器地址计数器（22）、与门Ⅱ（23）、与门Ⅲ（24）、与门Ⅳ（25）、非门Ⅱ（26）、非门Ⅲ（27）、或门Ⅲ（28）、或门Ⅳ（29）、或门Ⅴ（30）和或门Ⅵ（31）；初值地址计数器（18）的复位信号输入端和与门Ⅳ（25）的输出端连接，计数脉冲输入端和或门Ⅲ（28）的输出端连接，初值地址计数器（18）的u位计数初值输出端与读出地址计数器（19）的u位计数初值输入端连接；

读出地址计数器（19）的复位信号输入端和与门Ⅳ（25）的输出端连接，预置脉冲输入端和或门Ⅳ（29）的输出端连接，计数脉冲输入端与脉冲⑤输出端连接；读出地址计数器（19）的4位数据的u位地址输出端与n入4位出存储模块(ⅤB)的输入4位数据的u位地址输入端连接；

组号计数器（20）的复位信号输入端和与门Ⅱ（23）的输出端连接，计数脉冲输入端与脉冲②输出端连接，组号计数器（20）的计数溢出输出端和非门（26）的输入端连接，组号计数器（20）的计数溢出值为08H；

写入地址计数器（21）的复位输入端和与门Ⅲ（24）的输出端连接，计数脉冲输入端与脉冲⑤输出端连接，写入地址计数器（21）的3位写入4位数据地址输出端与4入32位出存储模块（ⅤC）的4位数据地址输入端连接；

数据组合存储器地址计数器（22）的复位输入端和与门Ⅳ（25）的输出端连接，计数脉冲输入端与脉冲⑤输出端连接，计数溢出输出端和非门（27）的输入端连接，数据组合存储器地址计数器（22）的输入32位数据的s位地址输出端与数据组合存储模块（Ⅵ）的输入32位数据的s位地址输入端连接，数据组合存储器地址计数器（22）的计数溢出值为wH；

与门Ⅱ（23）的二个输入端分别和与门Ⅳ（25）及或门Ⅴ（30）的输出端连接；

与门Ⅲ（24）的二个输入端分别和与门Ⅳ（25）及或门Ⅳ（29）的输出端连接；

与门Ⅳ（25）的二个输入端分别和命令译码与操作地址信息模块（Ⅱ）的输入采集命令输出端及或门Ⅵ（31）的输出端连接，与门Ⅳ（25）的输出端作为模块复位信号，当模块复位信号为“0”时，复位初值地址计数器（18）、读出地址计数器（19）、组号计数器（20）、写入地址计数器（21）和数据组合存储器地址计数器（22）；

非门Ⅱ（26）的输出端和或门Ⅲ（28）的一个输入端、或门Ⅳ（29）的一个输入端及或门Ⅴ（30）的一个输入端连接；非门Ⅱ（26）的输出作为组号计数器（20）的计数溢出信号；

非门Ⅲ（27）的输出端和或门Ⅵ（31）的一个输入端连接；

或门Ⅲ（28）的另一个输入端与脉冲③输出端连接，或门Ⅲ（28）的输出端还与4入32位出存储模块(ⅤC)的复位信号输入端连接；

或门Ⅳ（29）的另一个输入端与脉冲④输出端连接；

或门Ⅴ（30）的另一个输入端与脉冲⑤输出端连接；

或门Ⅵ（31）的另一个输入端与脉冲⑥输出端连接，或门Ⅵ（31）的输出端还与脉冲分配器(ⅤD)的复位等待启动信号输入端连接，上述n、u、s和w的取值范围是：当n为64时， u=4，s=7，w=79；当n为32时， u=3，s=6，w=39。

7.如权利要求1所述的可编程控制器输入采集与读取信息映像存储控制器，其特征在于：所述数据组合存储模块（Ⅵ）包括数据组合存储器（32）、-1计数器（33）和或门Ⅶ（34）；数据组合存储器（32）输入32位数据的s位地址输入端与数据组合存储器地址计数器（22）的输入32位数据的s位地址输出端连接，32位数据输入端与4入32位出存储模块(ⅤC)的32位数据输出端连接，数据写入信号输入端与脉冲④输出端连接，32位输出数据地址的低3位地址输入端A2 A1 A0与-1计数器（33）的计数输出端连接，32位输出数据地址的高u位地址输入端和命令译码与操作地址信息模块（Ⅱ）的m位软元件X编号高u位的输出端连接，n取值为64，u=4，其高4位地址输入端为A6 A5 A4 A3；n取值为32，u=3，其高3位地址输入端为A5 A4 A3；数据读出信号输入端和或门Ⅶ（34）的输出端连接；数据组合存储器（32）的32位数据输出端与系统数据总线连接，复位信号输入端与命令译码与操作地址信息模块（Ⅱ）的复位命令输出端连接；

-1计数器（33）的计数值输入端与命令译码与操作地址信息模块（Ⅱ）的3位软元件X组值输出端连接，-1计数脉冲输入端与命令译码与操作地址信息模块（Ⅱ）的数据读取命令输出端连接；

或门Ⅶ（34）的二个输入端分别和命令译码与操作地址信息模块（Ⅱ）的数据读取命令输出端及系统读信号连接，上述n、m 、u和s的取值范围是：当n为64时，m=6，u=4，s=7；当n为32时，m=5，u=3，s=6。

8.如权利要求6所述的可编程控制器输入采集与读取信息映像存储控制器，其特征在于：在命令译码与操作地址信息模块（Ⅱ）的输入采集信号的作用下，所述数据传输控制模块（Ⅴ）的初值地址计数器（18）、读出地址计数器（19）、组号计数器（20）、写入地址计数器（21）及数据组合存储器地址计数器（22）被复位并启动脉冲分配器(ⅤD)工作；

当输出脉冲①时：

n入4位出存储模块(ⅤB)的n位数据写入信号有效，将n入n位出映像存储器（4）的n位数据写入n入4位出存储模块(ⅤB)中；

当输出脉冲②时：

n入4位出存储模块(ⅤB)的4位数据读出信号有效，按照读出地址计数器（19）输出的输入4位数据的u位地址值将4位数据传输到4入32位出存储模块(ⅤC)的4位数据输入端；

组号计数器（20）加1，即K值+1；

当输出脉冲③时：

4入32位出存储模块(ⅤC)的4位数据写入信号有效，按照写入地址计数器（21）输出的3位写入4位数据地址值将4位数据写入到4入32位出存储模块(ⅤC)；

如果组号计数器（20）的计数值为08H发出溢出信号时，初值地址计数器（18）加1，即进入下一组Y编号首地址，复位4入32位出存储模块(ⅤC)，使得32位存储单元全部为“0”；

当输出脉冲④时：

数据组合存储器（32）的32位数据写入信号有效，按照数据组合存储器地址计数器（22）输出s位的32位数据地址值将4入32位出存储模块(ⅤC)输出的32位数据写入数据组合存储器（32）；

如果组号计数器（20）的计数值为08H发出溢出信号时，向读出地址计数器（19）发出预置脉冲，将初值地址计数器（18）输出的计数初值预置到读出地址计数器（19），使得读出地址计数器（19）输出u位地址的值为计数初值，复位写入地址计数器（21）；

当输出脉冲⑤时：

写入地址计数器（21）加1，读出地址计数器（19）加1，数据组合存储器地址计数器（22）加1；

如果组号计数器（20）的计数值为08H发出溢出信号时，复位组号计数器（20）；

当输出脉冲⑥时：

如果数据组合存储器地址计数器（22）的计数值为wH发出溢出信号时，复位初值地址计数器（18），读出地址计数器（19），组号计数器（20），写入地址计数器（21），数据组合存储器地址计数器（22）和脉冲分配器(ⅤD)；

当输出脉冲⑦时：

循环启动脉冲分配器(ⅤD)，脉冲分配器(ⅤD)发出脉冲②信号，上述n、u、s和w的取值范围是：当n为64时，u=4，s=7，w=79；当n为32时，u=3，s=6，w=39。