CN102915977A - 电路载体、电路载体装置和制造电路载体的方法 - Google Patents

电路载体、电路载体装置和制造电路载体的方法 Download PDF

Info

Publication number
CN102915977A
CN102915977A CN2012102743086A CN201210274308A CN102915977A CN 102915977 A CN102915977 A CN 102915977A CN 2012102743086 A CN2012102743086 A CN 2012102743086A CN 201210274308 A CN201210274308 A CN 201210274308A CN 102915977 A CN102915977 A CN 102915977A
Authority
CN
China
Prior art keywords
ceramic body
circuit carrier
dielectric
filling metal
top side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102743086A
Other languages
English (en)
Inventor
奥拉夫·霍尔费尔德
埃尔玛·库勒
安德烈亚斯·勒尼格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102915977A publication Critical patent/CN102915977A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/08—Alloys with open or closed pores
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C29/00—Alloys based on carbides, oxides, nitrides, borides, or silicides, e.g. cermets, or other metal compounds, e.g. oxynitrides, sulfides
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C32/00—Non-ferrous alloys containing at least 5% by weight but less than 50% by weight of oxides, carbides, borides, nitrides, silicides or other metal compounds, e.g. oxynitrides, sulfides, whether added as such or formed in situ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种电路载体（100），其具有底侧（100b）和在垂直方向（v）上与该底侧（100b）间隔开的顶侧（100t），以及由陶瓷材料制成的陶瓷体（1）。此外，所述陶瓷体（1）具有多个间隙（3），在间隙中没具有陶瓷体（1）的陶瓷材料类的材料。间隙（3）在整体上却部分地未完全填充填充金属（2）。

Description

电路载体、电路载体装置和制造电路载体的方法
技术领域
本发明涉及一种电路载体、一种电路载体装置和一种制造该电路载体的方法。
背景技术
电路载体例如在功率半导体模块中被用作一个或者多个半导体芯片的载体。除了将半导体芯片电连接以外，电路载体还用于在半导体构件运行时将产生的热量在朝向散热体的方向上导出。此外，电路载体要确保一方面半导体构件和另一方面散热体之间充分电绝缘。典型地，使用金属化陶瓷片作为电路载体。为了使陶瓷片和位于其上的功率半导体芯片机械地稳定，并且将半导体芯片中产生的损耗热能进一步导出，将这些陶瓷片的背离半导体构件的一侧与金属底板材料配合地连接。作为连接技术例如适合使用钎焊。
为了制造这种传统的联合体，首先必须生产陶瓷片，将其金属化并且与底板连接，这样做耗时耗力并且成本高昂，例如由第一个生产商生产金属化的陶瓷片，第二个生产商生产底板，并且第三个生产商将该金属化陶瓷片与底板连接。此外，由于陶瓷和金属底板有不同的热膨胀系数，因为在温度交替运行时在不同的原材料之间突然过渡，使得连接层区域产生较大的热机械应力，由此在这个区域中在半导体模块较长时间运行以后可能会在连接层中出现损坏，该损坏影响散热。这些损坏涉及连接层从基底上脱落和/或从底板上脱落（剥离），或者在连接层内出现裂缝。
发明内容
本发明的目的在于，提供一种电路载体、一种具有电路载体的半导体装置以及一种生产电路载体的方法，其中，至少能够部分地避免上面所述的问题。
该目的通过根据权利要求1所述的电路载体、根据权利要求15所述的半导体装置或者根据权利要求16所述的生产电路载体的方法得以实现。本发明的构造方案和改进方案是从属权利要求的对象。
下面描述的电路载体包括底侧、在垂直方向上与该底侧间隔开的顶侧、以及陶瓷体。陶瓷体由陶瓷材料制成，并且具有多个间隙。在这些间隙中没有陶瓷体的陶瓷材料。可选择地，在这些间隙中也可以完全没有任何类型的陶瓷材料。但是，这些间隙在总体上却部分地没有完全填充固态的填充金属。陶瓷材料例如可以是氧化铝（Al2O3）、氮化铝（AlN）、氮化硅（Si3N4）、碳化硅（SiC）、二硼化钛(TiB2)或者任意一种其他的陶瓷材料。通过使用这种电路载体，使得在传统的功率半导体模块中常见的、但是在长时间运行下易坏的、在金属化陶瓷片和金属底板之间的连接层变得多余。
可以通过以下方式生产这种电路载体，即，准备多孔的、由陶瓷材料制成的陶瓷体，它具有顶侧、背离该顶侧的底侧以及多个细孔。在背侧上向一部分细孔中注入液态的填充金属，并不将填充金属填充在位于陶瓷材料之间的全部间隙中。然后，将这种填充金属冷却到其完全固化。由此形成由陶瓷体和填充金属构成的固态并且持久的联合体，它能够被用作电路载体。可选择地，这种电路载体除了陶瓷体和填充金属以外还可以包括其他的组件。
在本申请中，使用了“间隙”和“细孔”的概念。间隙描述的是陶瓷体内不具有陶瓷的那些区域。与之区别的是，用“细孔”描述的是陶瓷体的未填充固体材料的那些区域。因此，细孔被填充以后被称为间隙。
为了制造一种半导体装置，可以在上述电路载体的顶侧或者底侧布置一个半导体芯片。
附图说明
下面借助实施例参照附图阐述本发明。只要未另外指出，附图中相同的附图标记表示相同的或者功能相同的或者效果相同的元件。为了更明显地示出本发明的一些特定方面，这些示图的比例不符合实际。其示出：
图1示出具有陶瓷体的电路载体的一个部段，它在其背侧上填充了填充金属；
图2示出穿过电路载体的垂直剖面图，它与根据图1所示的电路载体的区别在于，陶瓷体的背侧配有连续的金属层，它由填充金属的材料制成；
图3示出穿过电路载体的一个部段的垂直剖面图，它与根据图2所示的电路载体的区别在于，陶瓷载体的未用填充有填充金属的间隙部分地填充了一种固态的电介质；
图4示出穿过电路载体的一个部段的垂直剖面图，它与根据图3所示的电路载体的区别在于，陶瓷载体的未用填充有填充金属的间隙全部被填充了一种固态的电介质；
图5A-5J示出用于生产功率半导体模块的方法的各个步骤；
图6示出功率半导体模块的一种可替代的构造方案，其中，陶瓷体在其前侧未填充一种单独的固态的电介质；
图7A-7D示出用于生产功率半导体模块的可替代的方法的各个步骤；以及
图8A-8B示出一种方法的各个步骤，其中，在陶瓷体的细孔中同时填入一种填充金属和一种电介质。
具体实施方式
图1示出穿过电路载体100的一个部段的垂直剖面图。该电路载体100具有顶侧100t和与该顶侧100t相对置的底侧100b，它们在垂直方向v上相互间隔开。在垂直方向v上，电路载体100的厚度为d100。正如在所有其他所述的构造方案中一样，该厚度d100例如最少可以是0.1mm、0.5mm、1.0mm，和/或例如小于或等于20mm、50mm或者100mm，其中，每个下限都能够与任意上限组合。
电路载体100的顶侧100t和底侧100b被构造成平行的平坦面。然而，与之不同地，顶侧100t和底侧100b也能够被构成为不平坦的面。然而，对于装配半导体芯片有利的是，其上要装配半导体芯片的一侧（即例如顶侧100t或者底侧100b）具有一个平坦的部段，它至少相应于半导体芯片的底面。
电路载体100包括陶瓷体1，不具有陶瓷的间隙3位于陶瓷体的体积范围内。该陶瓷体1由陶瓷材料制成，例如氧化铝（Al2O3）、氮化铝（AlN）、氮化硅（Si3N4）或者碳化硅（SiC）或者二硼化钛(TiB2)。陶瓷体1可以通过烧结制成。特别地，陶瓷体1可以是一种泡沫陶瓷。
陶瓷体1的间隙3可以完全地或者部分地由固态材料填充。在仅仅部分地填充固态材料的情况下，这两个间隙3包括有气体或者气体混合物，例如空气。为了实现更深地填充，符合目的的是，所提供的陶瓷体1具有开孔结构。
在陶瓷体1的底侧1b区域内，间隙3被填充了一种填充金属2，例如铝（Al）、铜（Cu）、镁（Mg）、锑（Sb）、锶（Sr）或锌（Zn），或者填充一种具有这些金属中的至少一种的合金，其原子百分比的至少90%由一种或者多种这些金属制成。例如，作为填充材料2可以完全地或者原子百分比的至少90%由铜制成，或者完全地或原子百分比的至少90%由铝制成、或者仅由铝和铜制成，或者原子百分比的至少90%由铜和铝制成。
填充金属2从陶瓷体的底侧1b出发在垂直方向v上延伸直至陶瓷体1中的深度d12处。因此，深度d12在垂直方向v上提供了陶瓷体1和填充金属2之间的重叠情况。这个深度d12例如最小可以是1mm，当然前提是陶瓷体1的厚度d1大于1mm。例如，深度d12也可以是陶瓷体2的厚度d1的0.1倍和/或最高是0.9倍。例如，陶瓷体1的间隙3在厚度基本恒定（该厚度可以等于深度d12）的层12中完全填充了这些填充金属2，该层垂直于垂直方向v延伸的。
未填充填有充金属2的间隙中没有导电的固态材料。在根据图1所示的实施例中，未填充固态金属2的间隙5被填充了气体或者气体混合物，例如空气。
那些未填充固态填充金属2的间隙3用于确保电路载体电绝缘。参照陶瓷体1的顶侧1t，那些间隙在垂直方向v上延伸直至陶瓷体1中的最大深度d10处。
根据图2所示的电路载体与根据图1所示的电路载体的区别在于，陶瓷体1的背离陶瓷体1的顶侧1t的一侧上的填充金属2构成一个连续不中断的层20，它在垂直方向v上具有最小厚度d20。厚度d20例如可以小于10mm，例如在100μm至500μm的范围内。层20可以在任何垂直于垂直方向v的方向上延伸超过陶瓷体1的整个尺寸，使得陶瓷体1的整个底侧1b都被该层20遮盖。
根据另一种可选的、图3中所示的构造方案，陶瓷体1在该陶瓷体1的顶侧2t范围内具有固态电介质5，它从陶瓷体1的顶侧1t出发反向于垂直方向v延伸直至陶瓷体1中的深度d14处。因此，深度d14提供了陶瓷体1和填充电介质4在垂直方向v上的重叠情况。深度d14例如可以是10μm至200μm，或者0.1mm至3mm。
这种固态电介质4例如可以是非陶瓷的电介质，例如聚合物、环氧树脂或者聚酰亚胺、玻璃，但是也可以是陶瓷材料，例如氧化铝、氮化铝、氮化硅、碳化硅、氧化铍、二硼化钛。
可选择地，该固态电介质4在顶侧1t上可以具有连续不中断的层40，其在任何垂直于垂直方向v的方向上延长超过陶瓷体1的整个尺寸，使得电路载体100的整个顶侧100t由固态电介质4构成。不中断的层40的厚度d40例如最少可以是100μm。
在根据图3所示的电路载体100中，并非全部间隙3被填充固态材料。因此在固态填充金属2和固态电介质4之间还有间隙5，它们被填充气体或者一种气体混合物。
根据一种不同的、图4中所示的构造方案，陶瓷体1的全部间隙3都填充了固态填充金属2和固态电介质4。在这种情况下，该电介质4延伸至接触填充金属2。
根据图3和4所示的构造方案是以根据图2所示的布置为基础的，这种布置上额外地安装了固态电介质4。相应地，图1中所示的电路载体100也可以在陶瓷体1的顶侧1t上具有固态电介质4。
现在借助图5A至5J示意性地阐述一种制造功率半导体模块的方法，其中，所使用的电路载体具有借助图1至4阐述的构造方式。图5A示出具有顶侧1t和底侧1b的陶瓷体1，其在底侧1b上配有散热结构11，例如散热肋片。在顶侧1t上，借助环绕的侧壁1w盆形地构造出符合一种可选的构造方案的陶瓷体1。该陶瓷体1包括多个细孔，它们填充有液态的填充金属2。为此，陶瓷体1利用其底侧1b事先浸入液态的填充金属2中，直到位于陶瓷体1下部分的细孔绝大部分都完全被这种填充金属2填充。这种液态的填充金属2优选地位于盆形部30中，这个盆形部基本上是陶瓷体1的底侧1b的反结构。紧接着，在其熔点以下冷却该填充金属2，使它固化。然而，当陶瓷体1被放置在仍是固态的金属上并且然后熔化该金属时，代替盆形部，也可以使用平坦的底层，因为然后这种液态的金属就会被陶瓷体1完全吸收。
图5B示出处于浸入状态下的陶瓷体1。在这幅视图中也可以看出，作为选择可以这样构造出盆形部30的形状，即，在嵌入的陶瓷体1和盆形部30之间能够构成连续的金属层20，正如已经在图2至4中所示的那样。为了能够更轻松地从模具中取出具有硬化的填充金属2的陶瓷体1，这个模具可以由石墨制成，或者在其内侧用涂覆石墨。
根据一种可选的、在图5C和5D中阐述的步骤，能够在陶瓷体1的顶侧1t上方覆上（图5C）电介质4，例如聚合物，并且将其熔化，使得它侵入陶瓷体1的未被填充金属1填充的间隙中。正如所示的那样，这种电介质4在被填入之后可以延伸至填充金属2。在填入电介质4之后，将其在其熔点之下冷却并且因此固化。其中，可以这样选择所使用的电介质4的量，即使得它在冷却之后构成连续的电介质层40，位于陶瓷体1的顶侧1t上方。因此，根据图5D所示的布置相应于根据图4所示的布置。
正如图5E中示出的那样，可选择地可以在固态的电介质4上覆上导电层6，并且将其构造成印刷电路和/或导电面。这些印刷电路或者说导电面可以被用作带制造的功率半导体模块的电路的导电连接装置。例如可以通过冷气喷涂制造该导电层6，或者借助AMB或DCB技术实现（AMB=活性金属钎焊（Active Metal Brazing）；DCB=直接覆铜法（Direct CopperBonding））。为了制造这个导电层6，可以首先在固态的电介质4上覆上封闭的导电层，并且紧接着使其结构化。适合作为该导电层的材料例如有铜、铝、碳化合物或者具有这些金属中的至少一种的合金。
正如示例性地在图5F中所示的那样，在结构化的导电层6上可以装配一个或者多个半导体芯片7，并且为此可以选择半导体芯片与导电层导电连接。为了进行装配，这些半导体芯片7可以借助连接层9材料配合地与导电层6连接。该连接层9例如可以是钎焊层、含银的烧结层或者由导电的胶粘剂制成的胶粘材料层。
然后，只要这对于待制造的功率半导体模块的电路来说是有必要的，就可以电连接至少一个半导体芯片7。正如图5G中所示的那样，为此例如可以使用焊线8，这些焊线被压焊到半导体芯片7和/或导电层6和/或电路的其他元件上。代替焊线或者除焊线以外，也可以使用其他的元件，例如连接片、母线、段带或者其他任意的导电连接元件。
为了能够从外部电接触该功率半导体模块，此外还可以设置在图5H中所示的连接件14，它们导电地与导电层6连接，和/或与至少一个半导体芯片7连接。其中，适合作为连接技术的有钎焊、熔焊、超声波焊接、导电胶粘或烧结。
根据图5I中阐述的一种可选方案，可以在电路载体的顶侧100t上覆上电绝缘的铸料16，例如硅胶、硅树脂或环氧树脂，它们至少延伸至一个或者所有半导体芯片7的背离陶瓷体1的底侧1b的一侧。通过这种铸料16能够提高模块的绝缘度。
可选择地，例如图5J中所示，还可以设置壳盖13，它覆盖所述至少一个半导体芯片7的背离陶瓷体1的底侧1b的一侧。为此，只要该壳盖13能够弹性弯曲，就例如可以将这个壳盖13扣入导槽15中。然而，原则上也可以以任意的其他方式和方法将壳盖13装配到所述至少一个半导体芯片7的上方。可选择地，壳盖13此外还可以具有穿通部，在装配壳盖13时，连接件14穿过这些穿通部。
正如图5J中同样可以看出的那样，可以这样构造电路载体100，即，连接在一起的、不中断的空间区域18是方形的，具有垂直于垂直方向v延伸的、至少3mmx3mm的底侧，并且在垂直方向v上具有的厚度d18至少为0.1mm，这个空间区域被完全布置在陶瓷体1内的顶侧100t和填充金属2之间，在这个空间区域中没有导电材料。在本发明的所有其他的电路载体100中也可以设置这种空间区域。
图6示出图5J中所示模块的一种可替代的构造方案，它们的区别在于，导电层6直接位于陶瓷体1的顶侧1t上方。可以利用相同的、借助图5A至5J描述的步骤制造该模块，区别在于，省去了覆上电介质4的步骤，即图5C和5D描述的步骤。因此，直接在陶瓷体1的顶侧1t上喷涂导电层。
作为代替还存在以下可能性，即，根据图5C和5D所描述的方法在陶瓷体1的顶侧1t上设置电介质4，区别在于，该电介质4并不延伸至填充金属2。
根据另一种构造方案，这种固态电介质4也可以与填充金属2间隔开。可以根据借助图7A至7D描述的方法实现这种构造方案，其中，使用了一种LTCC陶瓷材料作为固态电介质4（LTCC=低温共烧陶瓷LowTemperature Cofired Ceramics）。在LTCC技术中，由含有陶瓷的膏体制成的坯体（Grünling）被制成一种理想的形状，并且被烧结，这种膏体含有陶瓷粉（例如氧化铝粉）、溶剂、有机粘合剂、分散剂，以及作为选择可以具有其他的组成部分。其中，烧结温度的峰值可以在850℃至900℃的范围内。
如果相应地根据图7A在陶瓷体1的顶侧1t上覆上这种坯体4'，或者通过将其喷涂在顶侧1t上作为涂层，然后连同陶瓷体1一起烧结，可选择地施加压力，利用压力将涂层朝陶瓷体1挤压，这样可以让生压坯4'的材料部分地进入陶瓷体1的中间空间，图7B中示出了结果。这个压力例如可以在5bar到500bar的范围内。
然后可以将未填充固态电介质4的间隙或细孔根据图5A和5B说明的方法完全地或者部分地填充填充金属2。在烧结后，坯体4'成为固态电介质4，正如图7C中所示的那样，它可以延伸至填充金属2，但是作为代替也可以与填充金属2分离开。
在这样获得的布置上就可以利用导电层6、导体芯片7、连接层9、焊线8或者其他的电连接元件、以及外部的连接件14、铸料16以及壳盖13实现进一步构造，在图7D中作为代替方案示出了构造结果，其中，填充金属2延伸至硬质的电介质4。
特别有效的是，通过实现同时引入填充金属2和电介质4，可以制成部分填充填充金属2和硬质电介质4的电路载体。正如图8A中所示的那样，为此将陶瓷体1在加热处理步骤（Temperschritte）期间利用其底侧1t事先浸入液态的填充金属2中，正如前面参照附图7A所述的那样，该陶瓷体的顶侧1t具有陶瓷坯体4'，使得液态的填充金属2和坯体4'的材料进入陶瓷体1的间隙中。在这个加热处理步骤中，坯体4'被烧结，使得由此形成固态的电介质4。在加热处理步骤之后，填充金属2在其熔点之下被冷却，使其硬化。然后，陶瓷体1的间隙至少部分地不仅填充填充金属2还填充固态的电介质4，在图8B中示出了这样做的结果。如果同时实现坯体4'的加热处理和填充金属2进入陶瓷体1的间隙3，那么符合目的的是，在250°至1450°的温度范围内或者500°至1000°的温度范围内进行加热处理。
前面借助各种实施例阐述了本发明。这些实施例的特征可以以任意方式并且相互独立地相互组合，只要这些特征不相互排斥。在最简单的情况下，电路载体100只具有一个陶瓷体1，在其底侧1b具有固态的填充金属2（例如图1，2），或者在其顶侧1t附加地具有固态的电介质4（例如图3、4）。可选择地，这种固态的填充金属2能够在陶瓷体1的底侧1b上构成连续封闭的层20，它覆盖陶瓷体1的整个底侧1b。与此无关地，这种固态的电介质4能够在陶瓷体1的顶侧1t上构成连续封闭的层40，其覆盖陶瓷体1的整个顶侧1t。
在其中设置固态的电介质4的构造方案中，在该固态的电介质4进入间隙3或者说细孔中之前、之后或者同时，实现将填充金属2填充入陶瓷体1的间隙3或者说细孔中。
可以这样选择陶瓷体1的填充度，即，使得位于间隙3中的填充金属2的总体积占陶瓷体1总体积的至少10%，并且最多90%，或者陶瓷体1总体积的至少20%，并且最多80%。其中，陶瓷体1的总体积是陶瓷材料和间隙3的体积之和。
陶瓷体1可以具有任意一种形状，例如托盘的形状。其底侧1t可以是平坦的或者具有散热结构11，例如散热肋片，和/或其他的机构体。与此无关地，顶侧1b可以是平坦的，或者例如具有侧壁1w用于构成盆形部。
在各个实施例中提到的厚度、厚度范围或者说深度在原则上能够并且能够以任意组合方式用到本发明的所有任意的构造方案中，只要特定的组合方式不相互排斥。

Claims (20)

1.一种电路载体（100），包括：底侧（100b）；在垂直方向（v）上与所述底侧间隔开的顶侧（100t）；由陶瓷材料制成的陶瓷体（1），所述陶瓷体具有多个其中没有所述陶瓷体（1）的陶瓷材料的间隙（3）；以及固态的填充金属（2）；其中，所述间隙（3）在整体上却部分地未完全填充所述填充金属（2）。
2.根据权利要求1所述的电路载体（100），其中，所述陶瓷体（1）具有的总体积是所述陶瓷材料和所述间隙（3）的体积之和，其中，位于所述间隙（3）中的所述填充金属（2）的体积占所述陶瓷体（1）总体积的至少10%，并且最多90%；或者占所述陶瓷体（1）的总体积的至少20%，并且最多80%。
3.根据权利要求1或2所述的电路载体（100），其中，连接在一起的、非中断的空间区域（18）是方形的，具有垂直于所述垂直方向（v）延伸的、至少3mmx3mm的底面，并且在所述垂直方向（v）上具有至少100μm的厚度（d18），所述空间区域完全布置在所述陶瓷体（1）内的所述顶侧（100t）和所述填充金属（2）之间，所述空间区域没有导电材料。
4.根据上述权利要求中任一项所述的电路载体（100），其中，所述填充金属（2）具有位于所述底侧（100b）和陶瓷体（1）之间的部段，其中，所述填充金属（2）构成连续封闭的层（20），所述层覆盖所述陶瓷体（1）的背离所述顶侧（100t）的一侧。
5.根据权利要求4所述的电路载体（100），其中，所述连续封闭的层（20）在所述垂直方向（v）上具有小于10mm的厚度（d20），或者具有的厚度（d20）的范围为100μm至500μm。
6.根据上述权利要求中任一项所述的电路载体（100），具有导电层（6），所述导电层直接涂覆在所述陶瓷体（1）的背离所述底侧（100b）的所述一侧上。
7.根据上述权利要求中任一项所述的电路载体（100），具有固态的电介质（4），利用所述电介质完全地或者部分地填充所述未填充所述填充金属（2）的间隙（3）。
8.根据权利要求7所述的电路载体（100），其中，所述固态的电介质（4）具有位于所述顶侧（100t）和所述陶瓷体（2）之间的部段，其中，所述电介质（4）构成连续封闭的层。
9.根据权利要求7或8中任一项所述的电路载体（100），具有导电层（6），所述导电层直接涂覆在所述固态的电介质（4）的背离底侧（100b）的所述一侧上。
10.根据上述权利要求中任一项所述的电路载体（100），其中，所述陶瓷体（1）由以下材料中的一种制成，或者具有以下材料中的一种或者多种：氧化铝（Al2O3）；氮化铝（AlN）；氮化硅（Si3N4）；碳化硅（SiC）；二硼化钛(TiB2)。
11.根据上述权利要求中任一项所述的电路载体（100），其中，所述陶瓷体（1）在其背离底侧（100b）的所述一侧上具有盆形的凹陷处。
12.根据上述权利要求中任一项所述的电路载体（100），其中，所述填充金属（2）完全地或者原子百分比的至少90%由金属铝（Al）、铜（Cu）、镁（Mg）、锑（Sb）、锶（Sr）、锌（Zn）中的一种构成；或者由合金构成，所述合金的原子百分比的至少90%由金属铝（Al）、铜（Cu）、镁（Mg）、锑（Sb）、锶（Sr）、锌（Zn）中的一种或多种构成。
13.根据上述权利要求中任一项所述的电路载体（100），所述电路载体在垂直方向（v）上具有厚度（d100），所述厚度为
-至少0.1mm或者至少0.5mm或者至少1.0mm；和/或
-小于或等于20mm、小于或等于50mm或者小于或等于100mm。
14.根据前述权利要求中任一项所述的电路载体（100），其中，所述陶瓷体（1）在所述垂直方向（v）上具有厚度（d1），并且其中，所述填充金属（2）从所述陶瓷体（1）的所述底侧（100b）出发在所述垂直方向（v）上延伸至所述陶瓷体（1）的深度（d12）处，所述深度为
-至少1mm；或者
-至少是所述陶瓷体（1）的厚度（d1）的0.1倍和/或最高是0.9倍。
15.一种具有半导体芯片（7）的半导体装置，所述半导体芯片装置设置在根据上述权利要求中任一项构成的电路载体（100）的所述顶侧（100t）上或者所述底侧（100b）上。
16.一种用于制造根据权利要求1至14中任一项构成的电路载体（100）的方法，其具有以下步骤：
准备多孔的、由陶瓷材料制成的陶瓷体（1），所述陶瓷体具有顶侧（1t）、背离所述顶侧（1t）的底侧（1b）、以及多个细孔（3）；
在所述底侧（1b）上利用液态的填充金属（2）填入部分所述细孔（3）中，在此无需将填充金属（2）填充所有位于所述陶瓷材料的体积区域内的间隙（3）；并且
紧接着冷却所述填充金属（2）直至所述填充金属完全固化。
17.根据权利要求16所述的方法，具有以下步骤：
将电介质（4）布置到所有的或者部分未填充所述填充金属（2）的所述间隙（3）中。
18.根据权利要求17所述的方法，具有以下步骤：
准备液态的电介质（4）；
在所述陶瓷体（1）的顶侧（1t）上利用所述液态的电介质（4）完全地或者部分地填充所述未填充所述填充金属（2）的间隙（3）；并且
紧接着冷却所述电介质（4）直至所述电介质完全固化。
19.根据权利要求17所述的方法，其具有以下步骤：
准备含有陶瓷的膏体（4'）或者薄膜；
将所述含有陶瓷的膏体（4'）或者薄膜覆在所述陶瓷体（1）的顶侧（1t）上；
在加热处理步骤期间，在所述陶瓷体（1）的顶侧（1t）上利用所述含有陶瓷的膏体（4'）完全地或者部分地填充所述未填充所述填充金属（2）的间隙（3）；并且
在所述加热处理步骤期间使所述含有陶瓷的膏体（4'）或者薄膜固化成固态的电介质（4）。
20.根据权利要求19所述的方法，其中，在250°C至1450°C或者500°C至1000°C的温度范围内执行所述加热处理步骤。
CN2012102743086A 2011-08-02 2012-08-02 电路载体、电路载体装置和制造电路载体的方法 Pending CN102915977A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102011080299.1A DE102011080299B4 (de) 2011-08-02 2011-08-02 Verfahren, mit dem ein Schaltungsträger hergestellt wird, und Verfahren zur Herstellung einer Halbleiteranordnung
DE102011080299.1 2011-08-02

Publications (1)

Publication Number Publication Date
CN102915977A true CN102915977A (zh) 2013-02-06

Family

ID=47553909

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102743086A Pending CN102915977A (zh) 2011-08-02 2012-08-02 电路载体、电路载体装置和制造电路载体的方法

Country Status (2)

Country Link
CN (1) CN102915977A (zh)
DE (1) DE102011080299B4 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105006453A (zh) * 2014-04-17 2015-10-28 台达电子国际（新加坡）私人有限公司 封装结构
CN105287047A (zh) * 2015-11-03 2016-02-03 深圳硅基仿生科技有限公司 植入式器件的密封结构及其制造方法
CN104135816B (zh) * 2014-06-11 2018-01-26 广东美的集团芜湖制冷设备有限公司 铝基覆铜板及其制备方法、线路电子线路板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014107217A1 (de) * 2014-05-19 2015-11-19 Ceram Tec Gmbh Leistungshalbleitermodul
DE102015215759B4 (de) * 2015-08-19 2018-10-25 Robert Bosch Gmbh Verfahren zur Herstellung einer Kontaktierungsvorrichtung auf einem keramischen Substrat sowie eine nach dem Verfahren erzeugte Kontaktierungsvorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6186768B1 (en) * 1998-09-02 2001-02-13 Electrovac, Fabrikation Elektrotechnischer Spezialartikel Gesellschaft M.B.H. Metal matrix composite (MMC) body
CN1330403A (zh) * 2000-06-29 2002-01-09 国际商业机器公司 聚合物－陶瓷复合电子衬底
US20070158824A1 (en) * 2005-12-30 2007-07-12 Epistar Corporation Hybrid composite material substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4834938A (en) * 1988-04-25 1989-05-30 The Dow Chemical Company Method for making composite articles that include complex internal geometry
DE3837378A1 (de) * 1988-08-05 1990-02-08 Claussen Nils Keramischer verbundwerkstoff, verfahren zu seiner herstellung und verwendung
AT406837B (de) * 1994-02-10 2000-09-25 Electrovac Verfahren und vorrichtung zur herstellung von metall-matrix-verbundwerkstoffen
DE19740330A1 (de) * 1997-09-13 1999-03-25 Bosch Gmbh Robert Trägerplatte für Mikrohybridschaltungen
DE10142614A1 (de) * 2001-08-31 2003-04-03 Siemens Ag Leistungselektronikeinheit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6186768B1 (en) * 1998-09-02 2001-02-13 Electrovac, Fabrikation Elektrotechnischer Spezialartikel Gesellschaft M.B.H. Metal matrix composite (MMC) body
CN1330403A (zh) * 2000-06-29 2002-01-09 国际商业机器公司 聚合物－陶瓷复合电子衬底
US20070158824A1 (en) * 2005-12-30 2007-07-12 Epistar Corporation Hybrid composite material substrate

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105006453A (zh) * 2014-04-17 2015-10-28 台达电子国际（新加坡）私人有限公司 封装结构
CN105006453B (zh) * 2014-04-17 2018-03-30 台达电子国际（新加坡）私人有限公司 封装结构
CN104135816B (zh) * 2014-06-11 2018-01-26 广东美的集团芜湖制冷设备有限公司 铝基覆铜板及其制备方法、线路电子线路板
CN105287047A (zh) * 2015-11-03 2016-02-03 深圳硅基仿生科技有限公司 植入式器件的密封结构及其制造方法
CN105287047B (zh) * 2015-11-03 2017-03-01 深圳硅基仿生科技有限公司 植入式器件的密封结构及其制造方法

Also Published As

Publication number Publication date
DE102011080299B4 (de) 2016-02-11
DE102011080299A1 (de) 2013-02-07

Similar Documents

Publication Publication Date Title
CN105612613B (zh) 半导体装置
CN106463420B (zh) 电力用半导体装置及其制造方法
CN101847589B (zh) 制造适合高压应用的刚性功率模块的方法
JP7241163B2 (ja) 電子モジュールとその製造方法
TWI713746B (zh) 功率模組用基板
CN102915977A (zh) 电路载体、电路载体装置和制造电路载体的方法
US20140334103A1 (en) Cooled electric unit
CN104051376A (zh) 功率覆盖结构及其制作方法
CN110517991B (zh) 金属陶瓷模块及其制造方法、电路板模块及其制造方法
CN104051377A (zh) 功率覆盖结构及其制作方法
WO2011149017A1 (ja) 半導体モジュール基板および半導体モジュール
US10727173B2 (en) Power module and power conversion system including same
CN116666322A (zh) 半导体封装件、冷却系统、基板以及该基板制造方法
JP5597727B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
CN111834307B (zh) 半导体模块
JP2012084786A (ja) Ｌｅｄパッケージ
JP2008522387A (ja) 基板
JP3850335B2 (ja) セラミック回路基板
EP4015486B1 (en) Ceramic substrate, circuit board and method for producing same, and power module
CN109148411A (zh) 散热基板及其制备方法
EP3416186A1 (en) Semiconductor substrate arrangement with a connection layer with regions of different porosity and method for producing the same
EP3937226A1 (en) Base plate for a semiconductor module arrangement and method for producing a base plate
CN115280492A (zh) 电子模块和用于制造电子模块的方法
CN117157753A (zh) 具有冷却体和至少一个半导体模块的半导体模块组件
JP5665479B2 (ja) 回路基板および電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130206