CN102903688B - 具有应力减少夹层的多层金属化 - Google Patents

具有应力减少夹层的多层金属化 Download PDF

Info

Publication number
CN102903688B
CN102903688B CN201210263057.1A CN201210263057A CN102903688B CN 102903688 B CN102903688 B CN 102903688B CN 201210263057 A CN201210263057 A CN 201210263057A CN 102903688 B CN102903688 B CN 102903688B
Authority
CN
China
Prior art keywords
interlayer
multilevel metallization
metallization
wire structures
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210263057.1A
Other languages
English (en)
Other versions
CN102903688A (zh
Inventor
J.费尔斯特
M.施内甘斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102903688A publication Critical patent/CN102903688A/zh
Application granted granted Critical
Publication of CN102903688B publication Critical patent/CN102903688B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及具有应力减少夹层的多层金属化。一种用于半导体器件的布线结构包括：多层金属化，具有至少5μm的总厚度；以及夹层，设置于多层金属化中，其中夹层的第一侧邻接多层金属化的一层并且夹层的第二相反侧邻接多层金属化的不同层。夹层包括W、WTi、Ta、TaN、TiW和TiN或者其它适当化合物金属或者金属硅化物（比如WSi、MoSi、TiSi和TaSi）中的至少一种。

Description

具有应力减少夹层的多层金属化
技术领域
本申请涉及用于半导体器件的厚布线层、具体地涉及减少厚布线层引起的应力。
背景技术
在功率半导体应用中用作最后金属层的厚Cu膜（例如5至50μm厚）由于在Cu与半导体衬底（比如Si晶片）之间的热膨胀失配而施加强张应力。张力在室温以上以及下至-50℃或者-70℃成问题从而造成严重晶片弯曲（bow）。弯曲的晶片引起光刻步进机系统的未对焦问题，因此限制附加光刻工艺的使用。此外，晶片弯曲在晶片打薄之后增加。弯曲晶片的进一步加工证实很困难。
常规Cu最后金属层的厚度通常在12μm以下以使上文描述的晶片弯曲问题最小化。可以明显冷却晶片（例如<=-70℃）以减少晶片弯曲。然而需要更厚Cu层（例如>20μm）以支持高级器件技术。此外，当随后在>130℃的温度冷却晶片时丧失晶片低温冷却的效果，因为原有晶片弯曲在这些温度复原。这样的提升温度在光刻抗蚀剂的标准预烘焙步骤期间已经出现。
发明内容
这里描述的实施例涉及形成包括一个或者多个夹层的后金属化，所述夹层减少或者消除金属化对下层半导体衬底施加的张应力并且增加热力学稳定性。夹层可以包括施加如下应力的任何传导或者半传导材料，该应力至少部分抵消金属化在室温及以上对下层半导体衬底施加的应力。例如，Cu和Al二者在室温及以上对Si晶片施加张（膨胀）应力，并且夹层施加抵消这一张应力的压应力。
根据一种用于半导体器件的布线结构的一个实施例，该布线结构包括：多层金属化，具有至少5μm的总厚度；以及夹层，设置于多层金属化中，其中夹层的第一侧邻接多层金属化的一层并且夹层的第二相反侧邻接多层金属化的不同层。夹层包括W、WTi、Ta、TaN、TiW、TiN、金属硅化物、WSi、MoSi、TiSi和TaSi中的至少一种。
根据一种用于半导体器件的布线结构的另一实施例，该布线结构包括：多层金属化，具有至少5μm的总厚度；以及夹层，设置于多层金属化中，其中夹层的第一侧邻接多层金属化的第一部分并且夹层的第二相反侧邻接多层金属化的不同部分。夹层施加应力，该应力在室温及以上至少部分抵消多层金属化施加的应力。
根据一种制造用于半导体器件的布线结构的方法的一个实施例，该方法包括在设置于半导体衬底上的半导体器件区域之上形成多层金属化。多层金属化具有至少5μm的总厚度。该方法还包括在多层金属化中设置夹层，其中夹层的第一侧邻接多层金属化的一层并且夹层的第二相反侧邻接多层金属化的不同层。夹层包括W、WTi、Ta、TaN、TiW、TiN、金属硅化物、WSi、MoSi、TiSi和TaSi中的至少一种。
根据一种制造用于半导体器件的布线结构的方法的另一实施例，该方法包括在设置于半导体衬底上的半导体器件区域之上形成多层金属化。多层金属化具有至少5μm的总厚度。该方法还包括在多层金属化中设置夹层，其中夹层的第一侧邻接多层金属化的第一部分并且夹层的第二相反侧邻接多层金属化的不同部分。夹层施加应力，该应力在室温及以上至少部分抵消多层金属化对衬底施加的应力。
本领域技术人员将在阅读下文具体描述时和在查看附图时认识附加特征和优点。
附图说明
附图的要素未必相对于彼此按比例。相似标号表示对应类似部分。各种所示实施例的特征除非它们相互排斥否则可以被组合。在附图中描绘并且在下文的描述中详述实施例。
图1图示了根据一个实施例的半导体衬底的示意侧视图，该半导体衬底具有有源器件区域和设置于有源器件区域之上的多层布线结构。
图2图示了根据一个实施例的多层布线结构的示意侧视图。
图3图示了根据另一实施例的多层布线结构的示意侧视图。
图4图示了根据又一实施例的多层布线结构的示意侧视图。
具体实施方式
图1图示了在形成半导体衬底100上的有源器件区域110和设置于器件区域110之上的一个或者多个布线层之后的衬底100的一个实施例。衬底100可以是由Si、SOI（绝缘体上硅）、SiC、GaAs、GaN、Ge、InP等制成的任何类型的半导体衬底（比如晶片）。器件区域110可以包括任何类型的有源器件（例如晶体管、二极管等）和/或无源器件（例如电容器、电阻器、电感器等）。器件区域110可以使用公知工艺来形成于体衬底100中（例如井结构中）或者衬底100上生长的外延层112中。与有源器件区域110的互连由设置于有源器件区域110上方的布线层形成。例如，最下布线层120形成于有源器件区域110上方并且被例如由电介质制成的绝缘层122从器件区域110分离。也可以如虚线所示的那样提供并且由相应绝缘层124相互分离一个或者多个附加中间布线层（未示出）。（一个或多个）下布线层122可以由Cu或者Al制成。
最上布线结构130包括没有电介质层并且具有至少5μm（例如至少12μm，例如至少20μm）的总厚度的多层金属化132。最上布线结构130也包括设置于多层金属化132中的夹层134，其中夹层134的第一侧136邻接多层金属化132的第一部分或者层140并且夹层134的第二相反侧138邻接多层金属化132的不同部分或者层142。夹层134施加如下应力，该应力至少部分抵消多层金属化132在室温及以上对下层半导体衬底100施加的应力。例如，多层金属化132可以由Cu或者Al制成。Cu和Al二者在室温及以上对Si晶片施加张（膨胀）应力，并且夹层134施加抵消这一张应力的压应力。这样，通过在多层金属化132中包括一个或者多个夹层134来至少减少或者甚至消除多层金属化132施加的张应力。这实现使用原本由于衬底弯曲所引起的未聚焦问题而将难以使用的后续光刻工艺。通过适当选择夹层134的数量、组成和厚度，如果希望则可以甚至使最上布线结构130对半导体衬底100施加的净应力为压缩而不是张拉。对于Si晶片（衬底）和Cu多层金属化132，夹层134优选地包括WTi。作为代替，可以将至少部分传导并且施加压应力的其它压缩材料用于夹层134，例如比如W、WTi、Ta、TaN、TiW和TiN或者其它适当化合物金属或者金属硅化物（比如WSi、MoSi、TiSi和TaSi）。
最上布线结构130也可以包括多层金属化132设置于其上的下层144。下层144被多层金属化132的部分或者（一个或多个）层140从夹层134间隔开。在一个实施例中，下层144有与夹层134相同的组成。
图2更具体地图示了最上布线结构130。根据这一实施例，单个夹层134设置于多层金属化132中。根据这一实施例，单个夹层134如果由WTi制成则具有在20nm与500nm之间的厚度（TIL），下层144具有至少200nm的厚度（TLL），并且多层金属化132至少为5μm厚。例如，WTi夹层134可以约为150nm厚并且下层144可以约为300nm厚并且也由WTi制成。多层金属化132的介于夹层134的底侧136与下层144之间的部分或者层140可以至少为1μm厚，例如约2.5μm厚（TC1）。多层金属化132的设置于夹层134的顶侧138上的部分或者层142可以具有与下层140相同的厚度（TC2），例如约2.5μm。
可以使用物理汽相沉积（PVD）工艺或者电镀工艺来形成多层金属化132。就PVD而言，工具和真空用来沉积多层金属化132并且在金属化132内形成夹层134。PVD工具可以具有在一个室中的不同靶或者每个靶一个室（即所谓聚类工具）。电镀由于夹层形成而是更困难的工艺选项，但是仍然是PVD的可行替代。
图3图示了最上布线结构130的另一实施例。根据这一实施例，三个夹层134设置于多层金属化132中。这样，多层金属化132具有四个不同Cu层200、202、204、206，其中相邻层由夹层134之一分离。在一个实施例中，每个夹层134包括WTi并且约为50nm厚（TIL1-3），并且下层144约为30nm厚（TLL）并且也由WTi制成。多层金属化132的每层200、202、204、206约为1.25μm厚（TCu1-4）。然而夹层134中的一个或者多个夹层可以具有不同厚度。多层金属化132的一层或者多层200、202、204、206类似地可以具有不同厚度。在每种情况下，选择夹层134的厚度和金属化层200、202、204、206的厚度以提供所需应力补偿效果，例如减少对下层半导体衬底（在图3中未示出）的过度张应力或者甚至对衬底施加净压应力。可以如上文描述的那样使用PVD或者电镀工艺来形成多层金属化132。
图4图示了最上布线结构130的又一实施例。图4中所示的实施例与图3中所示的实施例类似，但是夹层134更厚。根据这一实施例，每个夹层134包括WTi并且约为150nm厚（TIL1-3），并且下层144约为300nm厚（TLL）并且也由WTi制成。多层金属化132的每层200、202、204、206约为1.25 nm厚（TCu1-4）。如金属化层200、202、204、206中的一个或者多个金属化层可以的那样，夹层134中的一个或者多个可以具有不同厚度。
一般而言，一个或者多个应力抵消夹层134可以设置于布线结构130的多层金属化132中。例如，相同或者不同厚度的一个、两个、三个、四个或者更多夹层134可以设置于多层金属化132中。夹层134施加压应力。对于Cu金属化132，夹层134适当地粘附到Cu。优选地，（一个或多个）夹层134仅在界面附近与Cu反应。溅射的WTi满足这样的要求。例如，Cu不会从多层金属化132融合（alloy）到由WTi制成的夹层134中，并且W类似地不会从WTi夹层134融合到多层金属化132中。WTi也施加压应力并且良好地粘附到Cu。电传导并且施加压应力的其它材料（比如W、Ta、TaN、TiW和TiN）或者其它适当化合物金属或者金属硅化物（比如WSi、MoSi、TiSi和TaSi）而不是WTi可以用于夹层134。（一个或多个）夹层134的厚度对于WTi而言优选地在50到500nm的范围中。针对多层金属化132的厚度没有理论限制而仅有实际限制。这样，多层金属化132对于高功率应用而言可以相对厚（例如>5μm，例如>12μm，例如>20μm）。如这里描述的具有多层金属化132和一个或者多个夹层134的布线结构130产生具有若干Cu/Al和应力抵消层的序列的多级结构。多层金属化132的最后金属层142、206包含用于Cu金属化的Cu和用于Al金属化的Al并且可以用于互连（比如接线键合）。
可以在形成多层金属化132和（一个或多个）夹层134之后退火半导体衬底100。例如执行退火工艺以稳定多层金属化132中的Cu并且退火工艺可以达到或者超过400℃。当在多层金属化132内嵌入这里描述的（一个或多个）夹层134时，如与在退火之前相比，在退火之后对衬底100施加更少张应力或者甚至施加压应力。在退火工艺之后，减少或者甚至逆转晶片弯曲。最终晶片弯曲可以例如是张拉（凹入）、无弯曲或者压缩（凸起）。通过将厚的多层金属化132分成若干由应力抵消夹层134分离的更薄层140、142、200、202、204、206，在提升温度的弹性增加并且与更高热力学稳定性相关。也针对厚的铝金属化给出类似性质。
比如“之下”、“以下”、“下”、“之上”、“上”等的空间相对术语用于易于描述以说明一个元件相对于第二元件的定位。这些术语旨在于除了与图中描绘的定向不同的定向之外还涵盖器件的不同定向。另外比如“第一”、“第二”等的术语也用来描述各种元件、区域、分段等并且也并非旨在于限制。相似术语在说明书全文中指代相似要素。
如这里所用，术语“具有”、“包含”、“包括”等是指示存在记载的要素或者特征但是并未排除附加要素或者特征的开放式术语。除非上下文另有明示，冠词“一个/一种”和“该/所述”旨在于包括复数以及单数。
将理解除非另有明示，这里描述的各种实施例的特征可以相互组合。
虽然这里已经图示和描述具体实施例，但是本领域普通技术人员将理解多种替选和/或等效实施方式可以替换示出和描述的具体实施例而未脱离本发明的范围。本申请旨在于覆盖这里讨论的具体实施例的任何适配或者变化。因此旨在于本发明仅由权利要求及其等效含义限制。

Claims (29)

1.一种用于半导体器件的布线结构，所述布线结构包括：
多层金属化，具有至少5μm的总厚度；夹层，设置于所述多层金属化中，其中所述夹层的第一侧邻接所述多层金属化的一层并且所述夹层的第二相反侧邻接所述多层金属化的不同层，所述夹层包括W、WTi、Ta、TaN、TiW、TiN、金属硅化物中的至少一种；以及
其中邻接所述夹层的所述多层金属化的层中的每层都具有大于1μm的厚度。
2.根据权利要求1所述的布线结构，还包括所述多层金属化设置于其上的下层，所述下层被所述多层金属化的部分从所述夹层间隔开。
3.根据权利要求1所述的布线结构，还包括设置于所述多层金属化中的至少一个附加夹层，使得每个夹层被所述多层金属化的层从其它夹层间隔开，每个附加夹层包括W、WTi、Ta、TaN、TiW、TiN、金属硅化物中的至少一种。
4.根据权利要求3所述的布线结构，其中所述夹层中的至少两个夹层具有不同厚度。
5.根据权利要求3所述的布线结构，其中所述多层金属化具有在所述夹层中的相邻夹层之间的大于1μm的厚度。
6.根据权利要求1或3所述的布线结构，其中所述金属硅化物是WSi、MoSi、TiSi或TaSi。
7.根据权利要求1所述的布线结构，其中所述夹层至少为20nm厚并且包括WTi。
8.根据权利要求1所述的布线结构，其中所述夹层在20nm与500nm厚之间并且包括WTi。
9.根据权利要求1所述的布线结构，其中所述多层金属化包括Cu。
10.一种用于半导体器件的布线结构，所述布线结构包括：
多层金属化，具有至少5μm的总厚度；
夹层，设置于所述多层金属化中，其中所述夹层的第一侧邻接所述多层金属化的第一部分并且所述夹层的第二相反侧邻接所述多层金属化的不同部分，所述夹层施加应力，所述应力至少部分抵消所述多层金属化在室温及以上施加的应力；以及
其中邻接所述夹层的所述多层金属化的层中的每层都具有大于1μm的厚度。
11.根据权利要求10所述的布线结构，其中所述夹层至少为20nm厚。
12.根据权利要求11所述的布线结构，其中所述夹层包括WTi。
13.根据权利要求11所述的布线结构，其中所述夹层在20nm与500nm厚之间。
14.根据权利要求13所述的布线结构，其中所述夹层包括WTi。
15.根据权利要求10所述的布线结构，还包括设置于所述多层金属化中的至少一个附加夹层，使得每个夹层被所述多层金属化的层从其它夹层间隔开，每个附加夹层施加应力，所述应力至少部分抵消所述多层金属化在室温及以上施加的应力。
16.根据权利要求15所述的布线结构，其中所述多层金属化具有在所述夹层中的相邻夹层之间的大于1μm的厚度。
17.一种制造用于半导体器件的布线结构的方法，所述方法包括：
在设置于半导体衬底上的半导体器件区域之上形成多层金属化，所述多层金属化具有至少5μm的总厚度；在所述多层金属化中设置夹层，其中所述夹层的第一侧邻接所述多层金属化的一层并且所述夹层的第二相反侧邻接所述多层金属化的不同层，所述夹层包括W、WTi、Ta、TaN、TiW、TiN、金属硅化物中的至少一种；以及
其中使邻接所述夹层的所述多层金属化的层中的每层都形成为具有大于1μm的厚度。
18.根据权利要求17所述的方法，其中所述多层金属化包括Cu并且使用物理汽相沉积工艺来形成。
19.根据权利要求17所述的方法，其中所述多层金属化包括Cu并且使用电镀工艺来形成。
20.根据权利要求17所述的方法，还包括在形成所述夹层和所述多层金属化之后退火所述半导体衬底，其中所述多层金属化在所述退火之后比在所述退火之前对所述衬底施加更少张应力。
21.根据权利要求18或19所述的方法，包括在所述多层金属化中设置所述夹层而Cu未从所述多层金属化融合到所述夹层中并且W未从所述夹层融合到所述多层金属化中。
22.根据权利要求17所述的方法，还包括在所述多层金属化设置于其上的所述半导体器件区域之上形成下层，所述下层具有与所述夹层相同的组成。
23.根据权利要求17所述的方法，还包括在所述多层金属化中设置至少一个附加夹层，使得每个夹层被所述多层金属化的层从其它夹层间隔开，每个附加夹层包括W、WTi、Ta、TaN、TiW、TiN、金属硅化物中的至少一种。
24.根据权利要求17或23所述的方法，其中所述金属硅化物是WSi、MoSi、TiSi或TaSi。
25.一种制造用于半导体器件的布线结构的方法，所述方法包括：
在设置于半导体衬底上的半导体器件区域之上形成多层金属化，所述多层金属化具有至少5μm的总厚度；在所述多层金属化中设置夹层，其中所述夹层的第一侧邻接所述多层金属化的第一部分并且所述夹层的第二相反侧邻接所述多层金属化的不同部分，所述夹层施加应力，所述应力至少部分抵消所述多层金属化在室温及以上对所述衬底施加的应力；以及
其中使邻接所述夹层的所述多层金属化的部分中的每部分都形成为具有大于1μm的厚度。
26.根据权利要求25所述的方法，还包括在形成所述夹层和所述多层金属化之后退火所述半导体衬底，其中所述多层金属化在所述退火之后比在所述退火之前对所述衬底施加更少张应力。
27.根据权利要求25所述的方法，包括在所述多层金属化中设置所述夹层，其中所述夹层包括W并且所述多层金属化包括Cu，而Cu未从所述多层金属化融合到所述夹层中并且W未从所述夹层融合到所述多层金属化中。
28.根据权利要求25所述的方法，还包括在所述多层金属化设置于其上的所述半导体器件区域之上形成下层。
29.根据权利要求25所述的方法，还包括在所述多层金属化中设置至少一个附加夹层，使得每个夹层被所述多层金属化的层从其它夹层间隔开，每个附加夹层施加应力，所述应力至少部分抵消所述多层金属化在衬底上在室温及以上施加的应力。
CN201210263057.1A 2011-07-27 2012-07-27 具有应力减少夹层的多层金属化 Expired - Fee Related CN102903688B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/192,376 US8736054B2 (en) 2011-07-27 2011-07-27 Multilayer metallization with stress-reducing interlayer
US13/192376 2011-07-27

Publications (2)

Publication Number Publication Date
CN102903688A CN102903688A (zh) 2013-01-30
CN102903688B true CN102903688B (zh) 2015-11-04

Family

ID=47503244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210263057.1A Expired - Fee Related CN102903688B (zh) 2011-07-27 2012-07-27 具有应力减少夹层的多层金属化

Country Status (3)

Country Link
US (1) US8736054B2 (zh)
CN (1) CN102903688B (zh)
DE (1) DE102012106662A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064511B (zh) * 2013-03-19 2017-03-29 上海华虹宏力半导体制造有限公司 硅片接触孔工艺方法
US9368436B2 (en) * 2014-08-04 2016-06-14 Infineon Technologies Ag Source down semiconductor devices and methods of formation thereof
US9640419B2 (en) 2014-08-04 2017-05-02 Infineon Technologies Ag Carrier system for processing semiconductor substrates, and methods thereof
DE102014116082A1 (de) * 2014-11-04 2016-05-04 Infineon Technologies Ag Halbleitervorrichtung mit einer spannungskompensierten Chipelelektrode
DE102015100671B4 (de) * 2015-01-19 2022-01-20 Infineon Technologies Ag Bauelement mit einem Halbleiterchip, der eine Dicing-Kante und eine Schutzstruktur umfasst
US10490550B1 (en) 2016-02-19 2019-11-26 United States Of America As Represented By The Administrator Of National Aeronautics And Space Administration Larger-area integrated electrical metallization dielectric structures with stress-managed unit cells for more capable extreme environment semiconductor electronics
CN106430078A (zh) * 2016-08-18 2017-02-22 上海华虹宏力半导体制造有限公司 半导体结构以及半导体结构的形成方法
US10304782B2 (en) * 2017-08-25 2019-05-28 Infineon Technologies Ag Compressive interlayer having a defined crack-stop edge extension
CN107611018A (zh) * 2017-09-26 2018-01-19 上海华虹宏力半导体制造有限公司 一种改善晶圆应力的方法和晶圆结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1848381A (zh) * 2005-04-15 2006-10-18 中芯国际集成电路制造(上海)有限公司 形成低应力多层金属化结构和无铅焊料端电极的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
US6288449B1 (en) * 1998-12-22 2001-09-11 Agere Systems Guardian Corp. Barrier for copper metallization
US6727177B1 (en) * 2001-10-18 2004-04-27 Lsi Logic Corporation Multi-step process for forming a barrier film for use in copper layer formation
US7112507B2 (en) * 2003-11-24 2006-09-26 Infineon Technologies Ag MIM capacitor structure and method of fabrication
DE102004036140A1 (de) * 2004-07-26 2006-03-23 Infineon Technologies Ag Halbleiterbauelement
US7737560B2 (en) 2006-05-18 2010-06-15 Infineon Technologies Austria Ag Metallization layer for a power semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1848381A (zh) * 2005-04-15 2006-10-18 中芯国际集成电路制造(上海)有限公司 形成低应力多层金属化结构和无铅焊料端电极的方法

Also Published As

Publication number Publication date
DE102012106662A1 (de) 2013-01-31
US20130026633A1 (en) 2013-01-31
US8736054B2 (en) 2014-05-27
CN102903688A (zh) 2013-01-30

Similar Documents

Publication Publication Date Title
CN102903688B (zh) 具有应力减少夹层的多层金属化
US11158620B2 (en) Wafer bonding in fabrication of 3-dimensional NOR memory circuits
US11728313B2 (en) Offset pads over TSV
US8067269B2 (en) Method for fabricating at least one transistor
US6958542B2 (en) Semiconductor device
US8841777B2 (en) Bonded structure employing metal semiconductor alloy bonding
JP2018528622A (ja) 導電性バリアのダイレクトハイブリッドボンディング
US8796852B2 (en) 3D integrated circuit structure and method for manufacturing the same
US20060292823A1 (en) Method and apparatus for bonding wafers
TW201633515A (zh) 具背側散熱能力之絕緣體上半導體結構
KR20090015915A (ko) 반도체 기판을 금속 기판에 본딩하는 방법
KR102623152B1 (ko) 한정된 균열 방지 에지 연장부를 구비한 압축 중간층
CN110383472A (zh) 具有气隙和保护层的ic结构及其制造方法
JP6335132B2 (ja) 半導体装置、および、半導体装置の製造方法
US20050186788A1 (en) System for improving thermal stability of copper damascene structure
CN101211892A (zh) 半导体器件的多层金属布线及其形成方法
CN100481433C (zh) 具有改良金属布线的半导体器件
CN103956326B (zh) 无源集成转接板的制作方法及所对应的无源集成转接板
CN100541761C (zh) 形成具有减低的电与应力迁移及/或电阻率的互连结构的方法
US20040256725A1 (en) Semiconductor device and method of fabricating the same
CN116031240A (zh) 半导体元件及其制备方法
KR20140111050A (ko) 금속과 접촉하는 유전막에서 크랙을 감소시키는 방법 및 구조
JPH07106324A (ja) 半導体装置
CN114256358A (zh) 具有双功能布线的集成结构和包括这种结构的组件
JP3719878B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151104