CN102893460B - 安装轨总线系统 - Google Patents

Abstract

安装轨总线系统（1），具有安装轨（2）和布置在安装轨（2）中的站总线（3），该站总线具有至少两个可连接的总线元件（6）用于与各一个作为总线参与者的待配属的模块（4）连接，其中，每个总线元件（6）具有：接触柱（21）用于传输电的供给功率，和至少一个具有导体轨迹（23）的电路板（22）用于传输比供给功率更小功率的电的数据信号和/或控制信号，和/或每个接触柱（21）和电路板（22）的每个导体轨迹（23）与各一个双插口接触元件（30）连接。

Description

安装轨总线系统

技术领域

本发明涉及根据权利要求1的前序部分的安装轨总线系统。

背景技术

这种安装轨总线系统具有：安装轨，在该安装轨上能够安放行状夹子式的能彼此排列成行的模块，这些模块也被称为总线参与者；和布置在安装轨中的站总线，利用该站总线，模块能够相互地连接并且优选地也与控制装置或网关连接。模块优选各具有如下的自己的电子装置，该电子装置联接模块总线并且通常用于现场设备诸如执行器、传感器或起始器的联接。

站总线用电能供给模块并且到模块上地、由模块地或者在模块之间地传输数据信号和/或控制信号。

在控制技术中、例如在自动化技术中持续上升的需求引起对安装轨总线系统的要求，这些安装轨总线系统在部件数量、参与者数量和紧凑的结构类型方面进一步优化。

发明内容

因此本发明的任务在于，提供改进的安装轨总线系统。

该任务通过具有权利要求1的特点的安装轨总线系统来解决。

每个总线元件具有：接触柱用于传输和/或处理电的供给功率，和/或至少一个具有导体轨迹的电路板用于传输具有优选比供给功率更小功率的电的数据信号和/或控制信号。在此，每个接触柱和电路板的每个导体轨迹各与各一个双插口接触元件连接。所有的双插口接触元件尤其地相同地构造并且不仅可以用于功率传输还可以用于数据传输，这引起很小的部件多样性并且使用于系统制造的成本降低。

其它的优点在于，双插口接触元件不仅构造用于传输电的供给功率还构造用于传输更小功率的电的数据信号和/或控制信号。因此，这些双插口接触元件不仅可以用于连接接触柱和导体轨迹还可以用于电联接作为总线参与者的待配属的模块。因此节省了结构空间。紧凑的结构类型还通过以下的方式获得，即，双插口接触元件的第二插口区段基本上垂直于在安装轨的纵向方向上延伸的第一插口区段地布置。

双插口接触元件可以构造为例如冲弯件并且具有脚和与该脚对置地布置的连接面。因此提供了不仅在接触柱上还有在电路板上的安置可能性，从而使得不需要附加的适配措施。

其它的紧凑的结构类型基于并排的待布置的双插口接触元件来获得，其中，接触柱和电路板在每个总线元件中并排布置地在安装轨的纵向方向上延伸。

在其它的、也可以被看做是独立的发明并且在权力要求8中说明的设计方案中站总线优选但不是一定也构造为安装轨总线系统。定址方法更确切地说也可用于另外的具有多个总线参与者的总线系统。

地址元件还可以构造用于信号的数字处理，例如倍频、脉冲占空比变化等等。在此优选，地址元件构造为具有能设定的、优选恒定的分频器因子的分频器装置。在此给出例如具有由频率发生器来产生的恒定的频率的数字式信号、例如数字式方波信号到串联的地址元件上。每个总线元件以如下方式影响这个信号，该方式可以识别进行影响的总线元件的总数量。在此特别具有优点的是，通过数字式的微控制器的数字式可评价性和因此所联系的高的抗干扰性。此外总线元件的数量只由针对地址识别专门设定的时间来限制。例如优选分频器因子为2。

本发明还涉及用于总线系统的总线元件的定址的方法，在该方法中定址利用上面描述的安装轨总线系统进行。

此外，本发明涉及在上面描述的安装轨总线系统中的组故障（Sammelfehler）的信号化的方法。

除此之外，所描述的地址线路（模拟式的还有数字式的）可以用于组故障的信号化。为此适合的方法是在电阻性定址的情况下举例地将地址信号相对返回线路周期地短接。这个周期的信号然后作为电压变动在所有的总线元件中继续传递。在数字式定址的情况下故障报告通过由总线参与者短接数字信号来进行。总线元件确保，这种短接在两个方向上转递并且由此不再产生定址信号。

附图说明

根据举例性的实施例方式参考附图对本发明进行详细阐释。在此：

图1示出根据本发明的安装轨总线系统的实施例的立体图；

图2示出按照图1的根据本发明的安装轨总线系统的两个连接的总线元件的立体图；

图3以未连接的位置示出按照图2的两个总线元件；

图4示出按照图2的连接的总线元件的立体的、部分敞开的视图；

图5示出按照图2的总线元件的总线元件导体结构的立体图；

图6示出具有双插口接触元件的接触柱的立体图；

图7示出按照图6的双插口接触元件的立体图；

图8示出带模块的站总线的方框图；

图9示出具有电压标示的按照图8的带模块的站总线的方框图；

图10示出按照图8的带模块的站总线的定址装置的电路图；

图11示出按照图5的总线元件导体结构的立体图，带有按照图10的定址装置的组成部件；

图11a示出按照图11的总线元件导体结构的定址装置的组成部件的电路图；

图12示出按照图4的连接的总线元件的立体的、部分敞开的视图，带有按照图10的总线元件导体结构；以及

图13示出按照图8具有模块的站总线的其它定址装置的电路图。

具有相同附图标记的功能单元和结构元件具有相同或相似的功能。

具体实施方式

下面的阐释涉及特别优选的实施例，但是本发明不限制于该实施例。

在图1中示出根据本发明的安装轨总线系统1的实施例的立体图。

安装轨总线系统1包括安装轨2，该安装轨在这里构造为所谓的帽式轨并且具有带至少两个相互连接的总线元件6的站总线3。模块4可以各插套到总线元件上或者说插入总线元件中并且可以与总线元件连接，该模块在这里具有不同的导体接口（例如夹式接口）和不详细阐释的电子电路功能。模块4也被称为站总线3的总线参与者。

总线元件6布置在安装轨2的内部，例如力锁合地保持或夹住，并且各具有基本上与安装轨2垂直的插槽5，该插槽设置用于模块4的模块插接区段9的插入。在图1中示出在如下位置中的模块4，在该位置中模块利用它的下侧已经在安装轨2处嵌入并且模块插接区段9部分地引入插槽5中。总线元件6通过插接连接相互连接，其中，在这里在前面的总线元件6上可以看到功率插口容纳部7和数据插口容纳部8。这在下面还要详细地阐释。

图2示出按照图1的根据本发明的安装轨总线系统1的两个连接的总线元件的立体图，并且图3描述了按照图2的两个总线元件在未连接的位置中。

总线元件6可以在安装轨2的纵向方向上插合并且可以相互连接。在这个示出的例子中每个总线元件6具有带功率插口容纳部7（在这里在左侧上）和数据插口容纳部8的壳体10并且具有在对置的侧（在这里右边）上的功率插头容纳部11和数据插头容纳部12。在没有示出的实施方式中每个总线元件6可以要么具有只带功率插口容纳部7和功率插头容纳部11的壳体10，要么具有只带数据插口容纳部8和数据插头容纳部12的壳体10。左边的总线元件6的功率插口容纳部7与右边的总线元件6的对置的功率插头容纳部11相对应并且左边的总线元件6的数据插口容纳部8与右边的总线元件6的数据插头容纳部12相对应。功率插口容纳部7和数据插口容纳部8可以在安装轨2的纵向方向上各插入相对应的插头容纳部11和12中。在此，布置在插头容纳部11和12中的功率插头16和数据插头17各被引入布置在插口容纳部7和8中的相对应的功率接触插口18和数据接触插口19（见图5）中，并且彼此各建立导电的接触。

总线元件6的插槽5通过与壳体10连接的对置的模块插接容纳部壁13和处于这些模块插接容纳部壁之间的模块接触插口14和15（见图4和5）形成。模块插接容纳部壁13在这里设有没有详细描述的引导部，该引导部确保模块插接区段9与模块接触插口14和15的明确的配属。

图4图示说明按照图2的连接的总线元件6的立体的、部分敞开的视图。在此，去除了右边的总线元件6的壳体10在模块接触插口14和15范围内的一部分。模块接触插口14和15分成模块功率接触插口14和模块数据接触插口15。模块功率接触插口14与接触柱21连接，并且模块数据接触插口15与电路板22连接。现在对这种总线元件导体结构20结合图5进行描述。

图5示出按照图2的总线元件6的总线元件导体结构20的立体图。

布置在壳体10中的总线元件导体结构20具有电路板22，该电路板在壳体10的纵向方向上并且由此在安装轨2的纵向方向上延伸。在电路板22的旁边在这里布置有两个接触柱21，这些接触柱在电路板22的平面中与该电路板平行地延伸。

电路板22设有导体轨迹23，这些导体轨迹在电路板22的纵向方向上从电路板22的接触元件侧面25（在这里左边）向插接棱边24延伸。在此，插接棱边24与导体轨迹23的位于该插接棱边上的端部区段形成数据插头17。显而易见，电路板22也可以双侧地设有导体轨迹23。多层电路板和具有整合的结构部件和/或汇流排的电路板也是可行的。导体轨迹23具有由铜制成的通常的厚度，例如35μm或70μm，并且设置用于相对小的电流强度的、例如针对数据传输和/或控制信号的电的线路。

在接触元件侧面25上每条导体轨迹23各布置有一个双插口接触元件30并且该双插口接触元件与相对应的导体轨迹23通过连接区段26电连接，例如钎焊。在这个例子中，并排地横向于电路板22的纵向方向安置有5个双插口接触元件30。每个双接触元件30的确定的区段也可以机械地与电路板22在该电路板的下侧上连接（也见图11），例如粘接或同样地钎焊（在双侧的印制电路板镀层的情况下）。

接触柱21由坚固的金属材料制成，例如铜合金或铜，并且设置用于例如伴随在1到2安培的范围内的电流强度的电功率传输。这些连接柱在右侧上具有尖端28，这些尖端位于插接棱边17的旁边并且形成功率插头16。在这些连接柱的另外的、在这里左边的端部处，接触柱21同样地像电路板22那样各与双插口接触元件30在功率连接区段27中连接。

为此，图6示出具有双插口接触元件30的接触柱21的立体图。该双插口接触元件30具有第一和第二接触舌片32、33，这些接触舌片下面还会详细阐释并且安置在基体31上或者说与该基体连接。在接触柱21的左边端部区段的上侧上的功率连接区段27中利用脚36安置、例如熔焊双插口接触元件30，该脚在第二接触舌片33的延长部中在接触柱21的纵向方向上弯曲。在接触柱21的左边端部的背侧上利用接触连接区段29同样地以像脚36那样的相同或类似的方式安置、例如熔焊双插口接触元件30，该接触连接区段处于基体32上或者说双插口接触元件30的底部区段34上。

借助图7的立体图对双插口接触元件30进一步阐释。

双插口接触元件30是例如在第一和第二接触舌片32、33的区域内具有弹簧特性的由导电材料制成的冲弯部件。接触舌片32和33各以通常的方式对置并且由基体31成直角地弯曲。在此，第一接触舌片32形成具有相邻的或彼此重叠的经倒圆的端部区段的第一插口区段38，该第一插口区段在连接的总线元件6的情况下（见图2和3）与另外的总线元件6的电路板22的导体轨迹23或具有接触柱21的尖端28的区段插合地嵌接。下面的第一接触舌片32在电路板22的纵向方向上（见图5）或者说在接触柱21的纵向方向上（见图6）为了形成底部区段34而延长，连接面34’处于该底部区段的右边的端部处，该连接面形成接触连接区段29（见图6）或相对电路板22的下侧的连接区段（见图5）。对置的第一接触舌片32以边缘37’来延长，该边缘与底部区段34平行地分布，但是只有大概一半长。

与形成第一插口区段38的第一接触舌片32成直角地，第二接触舌片33同样在基体31上翻边地布置并且形成第二插口区段39。在这里左边的第二接触舌片33与上面的第一接触舌片32类似利用边缘37向下延长。

另外的对置的接触舌片33在侧面区段35中向下延伸并且弯曲成脚36。

脚36利用脚下侧36’安置在接触柱21上或该脚以这样的方式安置在电路板22的导体轨迹23上。

第二插口区段39设置用于模块4的模块插接区段9的相对应的区段、例如导体轨迹或接触柱的接触（见图1），插口区段38形成根据图5的总线元件导体结构20的功率接触插口18和数据接触插口19，其中，插口区段39形成根据图5的总线元件导体结构20的模块功率接触插口14和模块数据接触插口15。

所有的双插口接触元件30是相同的。

在按照图1的安装轨总线系统1的其它的实施方式中，该安装轨总线系统具有定址装置40，对该定址装置结合图8进行描述。图8示出带模块4的站总线3的方框图。这些模块4通过站总线3相互电连接。

站总线3，也被称作背板总线，具有针对单个的模块4的多个相同的插槽。在这个例子中示出针对这些插槽的5个定位P1到P5，其中，定位P4未装配。

为了站总线3（例如一个站）的模块4可以相互通信，这些模块需要如下的地址，该地址在这里通过下面进行详细描述的定址装置40预先给定。

图9示出具有用于阐释定址装置40的原理的电压标示的按照图8的带模块4的站总线3的方框图。地址作为在各自的地址抽头30’（见图10）处的模拟电压值提供给所属的模块4。每个模块4测定属于它的相对共同返回线路41的地址电压UA并且可以将该模块的地址测定为单个电压UE的倍数，该单个电压UE施加于相邻的地址抽头30’之间。在此适用，每个模块4的所有单个电压UE是同样大的。接着得到地址如下：

地址=UA/UE(1)

其中适用：UE=I×R，像下面还会继续详细阐释的那样。

为此，图10示出按照图8的带模块4的站总线3的定址装置40的电路图。

利用定位P1到Pn示出n个插槽。在每个定位Pi处布置有地址元件42。这意味着，在相应定位Pi处每个总线元件6装备有这样的地址元件42。在这个例子中，地址元件42是电阻R（R1到Rn）。这些电阻R1到Rn电串联，其中，它们通过馈电线路44经过馈电线路插头46与供应恒定的电流I的恒定电流源43的一个电极连接。恒定电流源43的另一个电极利用返回线路41经过桥45与电阻R1到Rn的串联电路的另一端部连接。站总线3的每个插槽是一个具有定址插口19’和导体轨迹区段23”的总线元件6（见图11和12）。定址插口19’与地址抽头30’连接。由此在这里在地址抽头30’与导体轨迹区段23”之间的单个电压UE或者说跨各自的电阻Ri的单个电压UE是可量取的。各自的地址电压UA在地址抽头30’和返回线路41之间是可以测定的。返回线路41在导体轨迹23上引导。

通过恒定电流源43可以确保，前面限定的电流I总是以足够的准确度流过形成分压器的电阻R1到Rn的串联电路。在电阻R1到Rn的相同的电阻值和相同的电流的情况下，UE各是同样大：

UE=Ri×I（2）

UAi=Ri×i×I（3）

例如：

由：

I=1mA，Ri=1.0kΩ并且i=10（10个插槽）

得出UE为1V。由（1）、（2）和（3）得出如下根据表格1的针对定位P1到P10的地址：

定位	UA[V]	UE[V]	地址
				P1	1	1	1
P2	2	1	2
				P3	3	1	3
P4	4	1	4
				P5	5	1	5
P6	6	1	6
				P7	7	1	7
P8	8	1	8
				P9	9	1	9
P10	10	1	10

表格1

图11示出按照图5的总线元件导体结构20的立体图，带有按照图10的定址装置40的组成部件。并且图11a图解了按照图11的总线元件导体结构20的定址装置40的组成部件的电路图。

电路板22的导体轨迹区段23”形成向下一个总线元件6或向桥45的插接区段（见图10）。导体轨迹23’将该插接区段与地址元件42连接，在这里该地址元件构造为SMD-结构类型的电阻并且安置在电路板22上。然后，电阻或者说地址元件42通过其它的导体轨迹区段23”’与以模块地址插口15’和定址插口19’设计的地址抽头30’（双插口接触结构元件）连接。返回线路41和桥45没有图示，但是很容易想象出来，通过如下方式，即，返回线路41是其它的导体轨迹23并且桥45在站总线3的一个端部处的总线元件6的数据接触插口19处插入。恒定电流源43联接在站总线3的另外的端部上。

图12示出按照图4的连接的总线元件6的立体的、部分敞开的视图，带有按照图10的总线元件导体结构20。可以明显地看出，以SMD-结构部件设计的地址元件42只需要非常少的位置并且布置在总线元件6的总线元件导体结构20中。当电路板22是印刷电路时，地址元件42可以在制造印刷电路板布局时随同引入。

最后，图13示出按照图8的带模块的站总线的其它定址装置的电路图。

图13类似图10地构建。因此只阐述不同之处。频率发生器43’提供具有能提前设定的、恒定的频率f的信号，例如数字式的方波信号，该方波信号在图13中只是简要示出。频率f的频率范围这样地适配，从而使得可靠的和无干扰的定址是可能的，例如该频率可以处于4MHz的范围内。在这里分频器装置被使用作为地址元件42’，它们各具有确定的分频器因子TF，例如TF=1/2。就是说，在馈电线路插头46中馈入的频率f在地址抽头30’处与分频器因子TF相乘作为地址频率fA1，该地址频率是频率f的一半（举例：f=4MHz；TF=1/2；fA1=2MHz）。于是，在其它的地址抽头30’处相继分别存在各自的输入频率的一半的频率作为地址频率fA1。换句话说，方波信号的脉冲时间每一级都翻倍。

由此根据表格2得出如下的针对定位P1到P10的地址

定位	由模块可测的频率[kHz]	地址
			P1	2000.00000	1
P2	1000.00000	2
			P3	500.00000	3
P4	250.00000	4
			P5	125.00000	5
P6	62.50000	6
			P7	31.25000	7
P8	15.62500	8
			P9	7.81250	9
P10	3.90625	10

表格2

在此，特别具有优点的是，所属的地址频率fAn的各自的信号是可以数字式地评估的，例如通过微控制器。因此，地址识别的高的抗干扰性和可靠性是可能的。

本发明不受上面阐释的实施例的限制。本发明在附加的权利要求的框架内是可以修改的。

例如可以设想，使用导体金属网（Leitergitter）代替电路板22。

导体轨迹23在插接棱边的范围内的区段可以为了更好的接触，就是说为了减小传输接触电阻镀银或镀金。也可以在接触柱21的情况下在尖端28的范围内是这个情况。

地址元件42还可以是另外的电子的结构部件，例如电容器、电感器或有源结构元件，比如说二极管或齐纳二极管。

除此之外，已描述的地址线路（模拟式的还有数字式的）可以用于组故障的信号化。为此适合的方法是在电阻性定址（按照图10的定址装置）的情况下举例地将地址信号周期地短接到0V，就是说将地址抽头30’与返回线路41相连，其中，但是排除对恒定电流源43或频率发生器43’的损害。这个周期的信号然后作为电压变动在所有的总线元件中继续传递。在数字式定址的情况下，像在按照图13的其它的定址设备的情况下那样，故障报告通过由总线参与者短接数字信号来进行。总线元件必须确保，这种短接在两个方向上转递并且由此不再产生定址信号。

定址的过程或者说地址识别的过程还可以只在预先确定的时间间隔内来执行。

附图标记列表

1安装轨总线系统

2安装轨

3站总线

4模块

5插槽

6总线元件

7功率插口容纳部

8数据插口容纳部

9模块插接区段

10壳体

11功率插头容纳部

12数据插头容纳部

13模块插接容纳部壁

14模块功率插口

15模块数据插口

15’模块地址插口

16功率插头

17数据插头

18功率接触插口

19数据接触插口

19’定址插口

20总线元件导体结构

21接触柱

22电路板

23导体轨迹

23’、23”、23”’导体轨迹区段

24插接棱边

25接触元件侧面

26连接区段

27功率连接区段

28尖端

29接触连接区段

30双插口接触元件

30’地址抽头

31基体

32第一接触舌片

33第二接触舌片

34底部区段

34’连接面

35侧面区段

36脚

36’脚下侧

37、37’边缘

38第一插口区段

39第二插口区段

40定址装置

41返回线路

42、42’地址元件

43恒定电流源

43’频率发生器

44馈电线路

45桥

46馈电线路插头

f频率

fA1…n地址频率

I电流

P1…n定位

R1…n电阻

TF分频器因子

UE单个电压

UA1…n地址电压

Claims (14)

1.安装轨总线系统(1)，

A)具有安装轨(2)和布置在所述安装轨(2)中的站总线(3)，所述站总线具有至少两个能连接的总线元件(6)用于与各一个作为总线参与者的待配属的模块(4)连接，

B)每个总线元件(6)具有：接触柱(21)用于传输电的供给功率，和至少一个具有导体轨迹(23)的电路板(22)用于传输比所述供给功率更小功率的电的数据信号和/或控制信号，以及

C)每个接触柱(21)和所述电路板(22)的每个导体轨迹(23)与各一个双插口接触元件(30)连接，

其特征在于，

D)所述双插口接触元件(30)具有脚(36)和与所述脚(36)对置地布置的连接面(34’)，并且

E)所述脚(36)中的至少一个利用其脚下侧(36’)安置在所述接触柱(21)上，

而且所述脚(36)中的其他的脚利用其脚下侧(36’)安置在所述电路板(22)的导体轨迹(23)上。

2.根据权利要求1的所述安装轨总线系统(1)，其特征在于，所述双插口接触元件(30)不仅构造用于传输电的供给功率还构造用于传输更小功率的电的数据信号和/或控制信号。

3.根据权利要求1所述的安装轨总线系统(1)，其特征在于，所述双插口接触元件(30)具有用于连接所述接触柱(21)和所述电路板(22)的导体轨迹(23)的第一插口区段(38)以及与所述第一插口区段(38)电地和机械地连接的第二插口区段(39)，设置所述第二插口区段用于电联接作为总线参与者的待配属的模块(4)。

4.根据权利要求3所述的安装轨总线系统(1)，其特征在于，所述双插口接触元件(30)的所述第二插口区段(39)基本上垂直于在所述安装轨(2)的纵向方向上延伸的所述第一插口区段(38)地布置。

5.根据权利要求1所述的安装轨总线系统(1)，其特征在于，所述接触柱(21)和所述电路板(22)在每个总线元件(6)中并排布置地在所述安装轨(2)的纵向方向上延伸。

6.根据权利要求1所述的安装轨总线系统(1)，其特征在于，所述安装轨总线系统(1)具有安装轨(2)和站总线(3)，所述站总线具有至少两个能连接的总线元件(6)用于与各一个作为总线参与者的待配属的模块(4)连接，其中，所述站总线(3)设有定址装置(40)，所述定址装置包括在每个总线元件(6)中的至少一个地址元件(42、42’)和所述地址元件(42、42’)的共同的电的电流供给装置或信号供给装置。

7.根据权利要求6所述的安装轨总线系统(1)，其特征在于，所述地址元件(42’)构造用于信号的数字处理。

8.根据权利要求7所述的安装轨总线系统(1)，其特征在于，所述地址元件(42’)构造为分频器装置。

9.根据权利要求8所述的安装轨总线系统(1)，其特征在于，所述地址元件(42’)作为分频器装置具有各自的预先确定的分频器因子(TF)。

10.根据权利要求8或9所述的安装轨总线系统(1)，其特征在于，所述地址元件(42’)的共同的电的信号供给装置包括频率发生器(43’)。

11.根据权利要求10所述的安装轨总线系统(1)，其特征在于，所述至少两个总线元件(6)中的每个总线元件的地址通过地址频率(fAn)设定，所述地址频率通过对所述频率发生器(43’)的频率(f)加载以预先确定的分频器因子(TF)来产生。

12.用于总线系统的总线元件的定址的方法，其特征在于，所述定址利用根据权利要求7到11之一所述的总线系统来进行。

13.根据权利要求12所述的方法，其特征在于，所述定址在预先能设定的时间间隔期间被执行，和/或利用根据权利要求7到11之一所述的总线系统的定址装置通过地址抽头的适合的处理来进行信号化。

14.根据权利要求12所述的方法，其特征在于，所述定址在预先能设定的时间间隔期间被执行，和/或利用根据权利要求7到11之一所述的总线系统的定址装置通过周期的短接来进行信号化。