CN102891086A - 半导体元件制造方法 - Google Patents
半导体元件制造方法 Download PDFInfo
- Publication number
- CN102891086A CN102891086A CN 201110202822 CN201110202822A CN102891086A CN 102891086 A CN102891086 A CN 102891086A CN 201110202822 CN201110202822 CN 201110202822 CN 201110202822 A CN201110202822 A CN 201110202822A CN 102891086 A CN102891086 A CN 102891086A
- Authority
- CN
- China
- Prior art keywords
- silicon
- semiconductor device
- gate structures
- device manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种半导体元件制造方法，该制造方法包括下列步骤：提供基板，基板上方已形成硅栅极结构；对硅栅极结构的硅表面进行改性工艺，进而将该硅栅极结构的硅表面特性由疏水性改变成亲水性；于该基板上方形成掩模结构；利用已进行完改性工艺的硅栅极结构与掩模结构来对基板进行掺质注入工艺；以及使用包括湿式清洗步骤的掩模结构清除工艺来去除该掩模结构。上述半导体元件制造方法中，由于硅栅极结构的表面特性已转为亲水性，使得湿式清洗步骤可顺利的将灰化后的残余物移除干净。
Description
技术领域
本发明涉及一种半导体元件制造方法，尤指应用于集成电路工艺中的半导体元件制造方法。
背景技术
在集成电路中，金属氧化物半导体晶体管是常使用的电路元件，而在制造过程中，通常皆会利用栅极结构来作为离子注入时的掩模。若是进行互补式金属氧化物半导体晶体管工艺时，又常需要使用光致抗蚀剂材料来遮住特定区域，用以达成于基板的不同区域注入不同掺质的目的。但是，由于进行后续光致抗蚀剂材料的清洗工艺时，常常不易将基板与栅极结构表面的残余物(residue)移除干净，而如何改善此类不足，便是发展本发明的主要目的。
发明内容
为改善上述不足，本发明提供一种半导体元件制造方法，其可轻易去除离子注入工艺中所使用的光致抗蚀剂材料残余物。
上述目的是通过以下技术方案实现的：
一种半导体元件制造方法，包括下列步骤：提供基板，基板上方已形成有硅栅极结构；对硅栅极结构的硅表面进行改性工艺，进而将硅栅极结构的硅表面特性由疏水性改变成亲水性；于基板上方形成掩模结构；利用已进行完改性工艺的硅栅极结构与掩模结构来对基板进行掺质注入工艺；以及使用包括湿式清洗步骤的掩模结构清除工艺来去除该掩模结构。
在本发明另一实施例中，上述基板为硅基板，硅基板上方完成浅沟槽隔离结构，硅栅极结构与该硅基板之间有栅极介电层。
在本发明另一实施例中，上述对硅栅极结构的表面进行的改性工艺包括下列步骤：利用氧化工艺来对硅栅极结构进行处理；以及于硅栅极结构的表面形成氧化硅薄层，氧化硅薄层厚度小于20埃。
在本发明另一实施例中，上述氧化硅薄层的厚度范围在10至20埃之间。
在本发明另一实施例中，上述氧化工艺为激发态氧原子氧化工艺，反应温度范围为200℃至300℃之间。
在本发明另一实施例中，上述氧化工艺为炉管氧化工艺，反应温度范围为800℃至1100℃之间。
在本发明另一实施例中，上述氧化工艺为化学氧化工艺，是将基板与多晶硅栅极结构浸泡于双氧水溶液中，双氧水溶液的温度范围为25℃至80℃之间。
在本发明另一实施例中，上述于基板上方形成的掩模结构为光致抗蚀剂材料。
在本发明另一实施例中，上述该掩模结构清除工艺包括灰化工艺(ash)，用于温度范围25℃至300℃之间，通入氧气来去除以光致抗蚀剂材料完成的掩模结构。
在本发明另一实施例中，上述掺质注入工艺包括离子注入，用以形成P型或N型的掺杂区域。
在本发明另一实施例中，上述半导体元件制造方法还包括下列步骤：于基板与该硅栅极结构上方沉积间隙壁材料层；以及利用各向异性蚀刻来除去部分间隙壁材料层，用于硅栅极结构的侧壁表面上形成间隙壁结构。
在本发明另一实施例中，上述间隙壁材料层包括二氧化硅层以及氮化硅层。
在上述半导体元件制造方法中，由于硅栅极结构的表面特性已转为亲水性，使得湿式清洗步骤可顺利的将灰化后的残余物移除干净。
附图说明
图1A～图1F，其为半导体元件制作过程中的部分流程示意图。
附图标记说明
1：基板 10：氧化硅层
11：浅沟槽隔离结构 12：栅极介电层
13：硅栅极结构 14：氧化硅薄层
15：光致抗蚀剂材料 16：间隙壁材料层
161：二氧化硅层 162：氮化硅层
17：间隙壁结构 19：掺杂区域
具体实施方式
请参见图1A～图1F，其为半导体元件制造过程中的部分流程示意图。首先，图1A表示出于硅基板1上完成浅沟槽隔离结构11后，再于硅基板1表面制作出栅极介电层12及硅栅极结构13。其中氧化硅层10是硅栅极结构13与栅极介电层12定义完成后残留下来的氧化硅，另外，硅栅极结构13为含硅的结构，可包括均匀或渐变或非均质的多晶硅、单晶硅、掺杂硅、硅与其他元素的外延或掺杂材料如硅锗材料、应变硅、或上述的任意组合。又，虽然图中所绘示的硅栅极结构13为单层结构，但其可为多层结构或上方具有介电掩模层的结构。
接着，如图1B所示，利用氧化工艺来对硅栅极结构13的表面进行改性工艺，进而将该硅栅极结构13的表面特性由疏水性改变成亲水性，而该氧化工艺可以是激发态氧原子氧化工艺，反应温度范围为200℃至300℃之间，另外，该氧化工艺也可以是炉管氧化工艺，反应温度范围为800℃至1100℃之间。再者，该氧化工艺也可以是化学氧化工艺，是将该硅基板1连带硅栅极结构13浸泡于双氧水溶液中，该双氧水溶液的温度范围为25℃至80℃之间。其结果便可于硅的表面上形成氧化硅薄层14，其厚度需小于20埃，优选厚度范围约在10至20埃之间。厚度的限制主要是针对后续的离子注入，因为过厚的氧化硅将造成后续离子注入的困难度。本发明并不限于氧化改性工艺，任何可将硅表面改性为亲水性表面的工艺皆落在本发明的范围内。又，本发明可用于在制造过程中会使用到硅栅极的任何制造流程，例如：硅栅极上可有额外的介电掩模层以在改性时只裸露出硅栅极的侧壁；或者硅栅极只是作为虚置栅极，其在后续的工艺中会被移除而被金属材料取代。
然后，如图1C所示，利用表面形成有氧化硅薄层14的硅栅极结构13为自行对准的掩模，并配合光致抗蚀剂材料15所完成的掩模结构来进行离子注入等的掺质注入工艺，用以形成P型或N型的掺杂区域19。掺杂区域19例如是N型输入/输出元件的浅掺杂区(N-type lightly doped region ofinput/output device，NLIO)或者P型输入/输出元件的浅掺杂区(P-type lightlydoped region of input/output device，PLIO)。
接着，如图1D所示，利用掩模结构清除工艺来去除光致抗蚀剂材料15(参见图1C)等掩模结构，该清洗工艺可包括灰化工艺(ash)与湿式清洗(wetclean)等步骤，其中灰化工艺(ash)于温度范围25℃至300℃之间，通入氧气来去除以该光致抗蚀剂材料完成的该掩模结构。而由于硅栅极结构13的表面已形成有氧化硅薄层14，因此表面特性已转为亲水性(hydrophilic)，使得该湿式清洗步骤可顺利的将灰化(ash)后的残余物(residue)移除干净，用以避免已知手段所产生的不足。
然后如图1E所示，在硅基板1与硅栅极结构13上方沉积间隙壁材料层16，该间隙壁材料层16可为单层材料或多层材料，本图示出由二氧化硅层161与氮化硅层162所构成的多层材料。接着，利用各向异性蚀刻来除去部分的间隙壁材料层16，最后在硅栅极结构13侧壁表面形成如图1F所示的间隙壁结构17。而将图1F所示的结构继续进行后续工艺，便可完成所需的半导体元件，例如常见的金属氧化物半导体晶体管。
需说明的是，基板表面上的氧化层会陆续在湿式清洗中被移除。虽然在本文说明书中未提及这些湿式清洗，但应了解，在大多数的膜层成长前、蚀刻后会有此类清洗，因而大量消耗掉基板表面上的氧化层。
综上所述，在本发明对技术进行改良后，已可有效改善已知手段的问题。虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，任何本领域一般技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定为准。
Claims (13)
1.一种半导体元件制造方法，包括下列步骤：
提供基板，该基板上方已形成有硅栅极结构；
对该硅栅极结构的硅表面进行改性工艺，进而将该硅栅极结构的硅表面特性由疏水性改变成亲水性；
于该基板上方形成掩模结构；
利用已进行完该改性工艺的该硅栅极结构与该掩模结构来对该基板进行掺质注入工艺；以及
使用包括湿式清洗步骤的掩模结构清除工艺来去除该掩模结构。
2.如权利要求1所述的半导体元件制造方法，其中该基板为硅基板，该硅基板上方完成浅沟槽隔离结构，该硅栅极结构与该硅基板之间完成栅极介电层。
3.如权利要求1所述的半导体元件制造方法，其中对该硅栅极结构的表面进行的该改性工艺包括下列步骤：
利用氧化工艺来对该硅栅极结构进行处理；以及
于该硅栅极结构的表面形成氧化硅薄层，该氧化硅薄层厚度小于20埃。
4.如权利要求3所述的半导体元件制造方法，其中该氧化硅薄层的厚度范围在10至20埃之间。
5.如权利要求3所述的半导体元件制造方法，其中氧化工艺为激发态氧原子氧化工艺，反应温度范围为200℃至300℃之间。
6.如权利要求3所述的半导体元件制造方法，其中氧化工艺为炉管氧化工艺，反应温度范围为800℃至1100℃之间。
7.如权利要求3所述的半导体元件制造方法，其中氧化工艺为化学氧化工艺，该化学氧化工艺是将该基板与该硅栅极结构浸泡于双氧水溶液中，该双氧水溶液的温度范围为25℃至80℃之间。
8.如权利要求1所述的半导体元件制造方法，其中于该基板上方形成的该掩模结构为光致抗蚀剂材料。
9.如权利要求8所述的半导体元件制造方法，其中该掩模结构清除工艺包括灰化工艺，用于温度范围25℃至300℃之间，通入氧气来去除以该光致抗蚀剂材料完成的该掩模结构。
10.如权利要求1所述的半导体元件制造方法，其中该掺质注入工艺包括离子注入，用以形成P型或N型的掺杂区域。
11.如权利要求1所述的半导体元件制造方法，还包括下列步骤：
于该基板与该硅栅极结构上方沉积间隙壁材料层；以及
利用各向异性蚀刻来除去部分的间隙壁材料层，用于该硅栅极结构的侧壁表面上形成间隙壁结构。
12.如权利要求11所述的半导体元件制造方法，其中该间隙壁材料层包括二氧化硅层以及氮化硅层。
13.如权利要求1所述的半导体元件制造方法，其中形成的该硅栅极结构包括含硅材料与位于该含硅材料上的介电掩模层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110202822 CN102891086A (zh) | 2011-07-20 | 2011-07-20 | 半导体元件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201110202822 CN102891086A (zh) | 2011-07-20 | 2011-07-20 | 半导体元件制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102891086A true CN102891086A (zh) | 2013-01-23 |
Family
ID=47534551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201110202822 Pending CN102891086A (zh) | 2011-07-20 | 2011-07-20 | 半导体元件制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102891086A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646863A (zh) * | 2013-12-02 | 2014-03-19 | 上海华力微电子有限公司 | 一种制作多晶硅栅的方法 |
| CN108010835A (zh) * | 2016-10-28 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
-
2011
- 2011-07-20 CN CN 201110202822 patent/CN102891086A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646863A (zh) * | 2013-12-02 | 2014-03-19 | 上海华力微电子有限公司 | 一种制作多晶硅栅的方法 |
| CN108010835A (zh) * | 2016-10-28 | 2018-05-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| CN108010835B (zh) * | 2016-10-28 | 2020-08-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103295950B (zh) | 浅沟槽隔离结构的制作方法 | |
| CN108987279B (zh) | 薄膜晶体管的制造方法 | |
| CN102931203A (zh) | 多栅极介电结构及其形成方法 | |
| CN103943548A (zh) | 分立式场氧结构的半导体器件的制造方法 | |
| CN100561675C (zh) | 栅极及半导体器件的制造方法、用于制造栅极的结构 | |
| KR20130024691A (ko) | 향상된 반도체 채널 기판 물질을 위한 방법 및 구조 | |
| US7214590B2 (en) | Method of forming an electronic device | |
| CN105226022A (zh) | 半导体结构的形成方法 | |
| US9129796B2 (en) | Pre-metal deposition clean process | |
| CN103000520B (zh) | Mos表面栅极侧壁层的刻蚀方法 | |
| CN102891086A (zh) | 半导体元件制造方法 | |
| CN102339736A (zh) | 一种界面优化的锗基半导体器件及其制造方法 | |
| US7306681B2 (en) | Method of cleaning a semiconductor substrate | |
| US8722483B2 (en) | Method for manufacturing double-layer polysilicon gate | |
| CN102117773A (zh) | 半导体器件和使用应力记忆技术工艺制造半导体器件的方法 | |
| US20060076606A1 (en) | Method for simultaneous fabrication of a nanocrystal and non-nanocrystal device | |
| CN101393892B (zh) | 半导体器件的制造方法 | |
| CN104637797A (zh) | 一种后栅工艺中ild层的处理方法 | |
| CN108206160B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN100568488C (zh) | 高压cmos器件及其制造方法 | |
| TWI811425B (zh) | 半導體結構的製造方法 | |
| CN103456691B (zh) | Cmos的制造方法 | |
| CN102709178B (zh) | 一种形成双应力层氮化硅薄膜的方法 | |
| US7585736B2 (en) | Method of manufacturing semiconductor device with regard to film thickness of gate oxide film | |
| US10204915B1 (en) | Method of forming dynamic random access memory (DRAM) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130123 |