CN102884489A - 针对通信端口采用可变时钟选通滞后的设备和方法 - Google Patents

Abstract

一种设备包括：通信端口，其经配置以响应于时钟信号而经由总线通信；以及时钟信号产生电路，其经配置以产生所述时钟信号且响应于例如所述端口的通信事务等控制输入而改变所述时钟信号的选通滞后。所述时钟信号产生电路可经配置以基于例如所述事务的地址和/或在所述事务中传送的有效负载等所述事务的属性而改变所述时钟信号的所述选通滞后。

Description

针对通信端口采用可变时钟选通滞后的设备和方法

技术领域

本发明涉及电子系统中的时钟控制，且更明确地说，涉及时钟选通设备和方法。

背景技术

功率消耗常常是电子系统中的主要问题，尤其是在由电池供电的便携式装置(例如膝上型计算机、上网本计算机和智能电话)中。除了来自例如显示器背光照射等功能的功率消耗之外，此装置还可包括在操作期间消耗相对大量功率的集成电路，例如处理器。举例来说，此些集成电路可产生许多用作用于数据处理、存储和传递操作的时间参考的时钟信号，且可能在产生此些时钟信号中花费相对大量功率。此些时钟信号还可产生可干扰内部操作和邻近装置的操作的显著信号噪声。

时钟控制是用以在集成电路中减少功率消耗的常用技术。波色(Bose)等人的第7076,681号美国专利、雅各布森(Jacobson)等人的第7,065,665号美国专利、曼特(Mantor)等人的第2009/0300388号美国专利申请案、蒋(Chiang)等人的第7,605号美国专利以及张(Chang)等人的题目为“用于SoC设计中的低功率IP核心的自适应时钟选通技术(Adaptive Clock Gating Technique for Low-Power IP Core in SoC Design)”的论文描述了各种时钟控制技术。

发明内容

根据一些实施例，一种设备包括：通信端口，其经配置以响应于时钟信号而经由总线通信；以及时钟信号产生电路，其经配置以产生所述时钟信号且响应于所述端口的通信事务而改变所述时钟信号的选通滞后。所述时钟信号产生电路可经配置以基于例如所述事务的地址和/或在所述事务中传送的有效负载等所述事务的属性而改变所述时钟信号的所述选通滞后。在另外的实施例中，所述端口可包括数据路由织物电路的多个端口，且所述时钟信号产生电路可经配置以独立地改变所述多个端口中的相应端口的时钟信号的相应选通滞后。

另外的实施例提供包括数据路由织物电路的设备，所述数据路由织物电路包含经配置以根据相关联的时钟信号来与在所述数据路由织物电路外部的节点通信的多个端口。所述设备进一步包括控制电路，所述控制电路经配置以存储表示时间延迟的值且基于所述所存储的值来延迟所述端口中的至少一者的时钟信号的选通。所述控制电路可经配置以存储表示相应时间延迟的多个值，选择所述所存储的值中的一者，且基于所述选定值来延迟所述端口中的所述至少一者的所述时钟信号的选通。举例来说，所述控制电路可经配置以基于涉及所述端口中的所述至少一者的通信事务的属性来选择所述所存储的值中的一者。

一些实施例提供操作通信端口的方法，其包括响应于所述端口的通信事务而改变用于所述端口的时钟信号的选通滞后。改变选通滞后可包括基于例如所述事务的地址和/或在所述事务中传送的有效负载等所述事务的属性来改变所述选通滞后。所述端口可包括数据路由织物电路的多个端口，且改变选通滞后可包括独立地改变所述多个总线端口中的相应总线端口的时钟信号的相应时钟选通滞后。

另外的实施例提供操作数据路由织物电路的方法，所述数据路由织物电路包含经配置以与在所述数据路由织物电路外部的节点通信的多个端口。所述方法包括存储表示时间延迟的值以及基于所述所存储的值来延迟端口中的至少一者的时钟信号的选通。存储指示时间延迟的值可包括存储表示相应时间延迟的多个值，且在基于所述所存储的值来延迟所述端口中的至少一者的时钟信号的选通之前可选择所述所存储的值中的一者。可基于所述选定值来延迟所述时钟信号的选通。

附图说明

图1为说明具有可调整的总线时钟选通延迟的通信端口的框图。

图2为说明具有可调整的总线时钟选通延迟的通信端口的框图。

图3为说明图2的设备的操作的时序图。

图4为说明具有可变时钟选通滞后的数据路由织物电路的框图。

图5为说明用于图4的数据路由织物电路的主端口的时钟选通电路的框图。

图6为说明图5的设备的操作的时序图。

图7为说明用于图4的数据路由织物电路的主端口的时钟选通电路的框图。

图8为说明用于图4的数据路由织物电路的主端口的时钟选通电路的框图。

图9为说明用于图4的数据路由织物电路的从端口的时钟选通电路的框图。

图10为说明用于图4的数据路由织物电路的从端口的时钟选通电路的框图。

图11为说明用于图4的数据路由织物电路的从端口的时钟选通电路的框图。

图12为说明用于图4的数据路由织物电路的从端口的时钟选通电路的框图。

具体实施方式

尽管本发明性标的物容易具有各种修改和替代性形式，但在图式中借助于实例来展示且本文中将详细描述其特定实施例。然而，应理解，不希望将本发明限于所揭示的特定形式，而是相反，本发明将涵盖属于由权利要求书所界定的本发明的精神和范围内的所有修改、等效物和替代方式。相同参考数字在图的描述中始终表示相同元件。

如本文中所使用，单数形式“一”和“所述”既定还包括复数形式，除非另外明确规定。应进一步理解，术语“包含”在用于本说明书中时用以指定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但并不排除一个或一个以上其它特征、整体、步骤、操作、元件、组件和/或其群组的存在或添加。将理解，当元件被称为“连接”或“耦合”到另一元件时，其可直接连接或耦合到另一元件或可存在介入元件。此外，如本文中所使用，“连接”或“耦合”可包括以无线方式连接或耦合。如本文中所使用，术语“和/或”包括相关联的所列项目中的一者或一者以上的任何和所有组合。

除非另外定义，否则本文中所使用的所有术语(包括技术和科技术语)具有本发明所属领域的技术人员通常所理解的相同含义。将进一步理解，例如常用词典中所定义的术语等术语应解释为在相关技术的上下文中具有与其含义一致的含义且将不在理想化或过度正式的意义上进行解释，除非本文中明确地如此定义。

本发明的一些实施例包括方法、设备和/或计算机可读媒体。计算机可读媒体可包括可含有或存储用于由指令执行系统、设备或装置使用或与指令执行系统、设备或装置结合使用的程序代码的任何媒体。计算机可用或计算机可读媒体可为(例如，但不限于)电子、磁性、光学、电磁、红外线或半导体系统、设备或装置。计算机可读媒体的较特定实例(非详尽列表)将包括以下各项：具有一个或一个以上电线的电连接、便携式计算机磁盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)和压缩光盘只读存储器(CD-ROM)。

一些实施例可采用其中体现了计算机指令的计算机可读媒体的形式，所述计算机指令可由数据处理装置执行以产生用于如本文中所描述的可在物理上例示为集成电路或其部分的电路的制造指令。计算机可读媒体可在其中体现了可采取多种形式的指令，包括(但不限于)行为、寄存器传递、逻辑分量、晶体管和布局几何级指令。用于此些指令的数据格式可包括(但不限于)支持如C等行为语言的格式、支持如Verilog和VHDL等寄存器传递级RTL语言的格式、支持几何描述语言(例如GDSII、GDSIII、GDSIV、CIF和MEBES)的格式以及其它适合的格式和语言。此些指令可作为软和/或硬IP核心而提供。

本文中参看根据本发明的一些实施例的方法、设备和/或计算机可读媒体的流程图、框图和其它表示来描述实施例。将理解，流程图或框图说明的每一个框以及此些框的组合可由程序指令和/或硬件操作来实施。这些程序指令可被提供给处理设备以生产机器，使得经由处理设备执行的指令创建用于实施流程图和/或框图框中所指定的功能的装置。

图1说明本发明的一些实施例的一般应用。通信端口110经配置以经由总线115进行通信事务。举例来说，总线115可为经配置以在此类事务期间与总线时钟信号125同步地传递信息的串行或并行总线。总线115可为通信端口110与一个其它装置(例如，另一端口)之间的专用连接，或可为可由三个或三个以上装置接入的共享总线。举例来说，通信端口110可包括缓冲器或其它类型的数据传递电路，其经配置以与总线时钟信号125或从其导出的信号同步地传递数据。总线时钟信号125是由时钟产生电路120产生，时钟产生电路120可经控制以(例如)通过提供可变选通滞后(延迟)来改变时钟信号125在一个或一个以上通信事务之后保持有效的时间。在下文详细阐释的一些实施例中，可变时钟选通滞后可用以减小可由事务开始处的时钟启用的延迟引起的等待时间。根据另外的实施例，选通滞后量可响应于在总线115上发生的一个或一个以上事务的一个或一个以上属性来调适。举例来说，滞后量可取决于通信事务的传递属性，例如事务中所涉及的地址，且/或取决于响应于事务而传达到端口的信息，例如明确或隐含的滞后信息。

图2说明根据另外实施例的实例实施方案。通信端口210经配置以响应于可选通时钟信号225而经由总线215发送和接收数据。时钟选通电路220响应于时钟选通控制信号235而从基础时钟信号223产生可选通时钟信号225。时钟选通控制电路230响应于延迟控制输入231而产生时钟选通控制信号235。举例来说，延迟控制输入231可包括指示总线215的事务状态的信号，所述信号可用以指示(例如)将从其对延迟进行定时的通信事务的完成或即将完成。延迟控制输入231还可包括延迟选择输入。举例来说，延迟控制输入231可包括促进对将由时钟选通控制电路230施加的特定延迟或由某其它电路组件产生的延迟选择输入的用户编程的信号。延迟控制输入231还可包括指示在总线215上发生的一个或一个以上事务的一个或一个以上属性的信号，所述信号可用以确定将由时钟选通控制电路230施加的特定延迟。如图所示，时钟选通控制电路230可施加单个延迟且/或可经配置以基于延迟控制输入231来选择性地施加多个事务后延迟中的一者。

如上文所述，延迟值可基于总线215上的一个或一个以上通信事务的属性来选择。举例来说，时钟选通控制电路230可存储交叉参考特定属性与特定延迟的表。举例来说，在一些应用中，可确定某些地址可与可在总线215上发生的通信事务的相对频率相关。举例来说，一旦确定将在总线215上发生事务，可选通时钟信号225的启用便可引入某些量的等待时间。某些源和/或目的地地址可与突发发生的事务相关联，使得可需要在给定事务之后的充足时间内防止可选通时钟信号225的选通，使得不需要针对随后事务再次启用所述信号。这可通过使用足够长以防止在下一个事务发生之前对可选通时钟信号225进行选通的延迟值来实现。相比而言，某些源和/或目的地地址可与在时间上相对间隔开的事务相关联，使得可需要在给定事务之后使用非常短的延迟或没有延迟，因为来自对可选通时钟信号225进行选通的功率消耗的降低可胜过减少与时钟启用相关联的等待时间的益处。除地址之外的事务属性(例如通过一个或一个以上总线事务传达的内容)也可用作用于选择时钟选通延迟的基础。延迟选择输入还可包括指令端口使用特定延迟的显式和/或隐式消息。将了解，一般来说，此些输入中的任一者或组合可用以确定或选择适当的时钟选通延迟。

图3说明图2的电路的示范性操作。响应于时钟选通控制信号235的断言，启用可选通时钟信号225(即，未选通)，从而允许总线事务在总线215上进行。在时间t1处完成事务之后，时钟选通控制信号235在所述事务之后的某一时间周期内保持断言，从而在可选通时钟信号225的选通中提供滞后，直到时间t2为止。如图3中所示，可在时钟选通控制信号235的断言和/或解除断言之后的可选通时钟信号225的启用和/或选通中存在等待时间。将了解，图3中所示的信号关系是出于说明的目的而提供的，且其中所示的信号可以其它方式来实施，例如通过使用相对于图3中所示的那些信号状态反转的信号状态和/或与图3中所示的那些信号等待时间不同的信号等待时间以及上升和/或下降沿逻辑的其它组合。

根据一些实施例，沿上文所描述的线的时钟选通控制可用于用以互连电路中的各种功能单元的数据路由织物电路的端口。图4具体地说明包括多个功能主单元M0、Ml、...、Mm和从单元S0、S1、...、Sn的电路400的实施方案的实例，所述主单元和从单元通过具有多个主端口420和从端口430的数据路由织物电路410而互连。主单元M0、Ml、...、Mm和从单元S0、S1、...、Sn可包含各种处理、存储器、接口和其它电路。主单元M0、Ml、...、Mm和/或从单元S0、S1、...、Sn可(例如)对应于各种IP核心。数据路由织物电路410可充当纵横开关，其在主端口420与从端口430之间选择性地路由消息。连接主单元M0、M1、...、Mm与主端口420中的对应一者的每一总线可独立地受到控制，且可使用独立的时钟域。对于连接从端口420与从单元S0、S1、...、Sn的总线来说也可为如此。

图5说明根据一些实施例的主端口500的实施方案的实例。主端口500可包括总线接口电路512，总线接口电路512通过用以对主单元520计时的相同可选通总线时钟信号535来计时。如图所示，可选通总线时钟信号535可由时钟选通电路530产生，时钟选通电路530接收基础时钟信号531且响应于时钟选通控制信号515而从其产生可选通时钟信号535。在一些实施例中，时钟选通电路530可包括在与主端口500相同的数据路由织物电路410中。此功能性还可在数据路由织物电路410外部实施，例如在主单元520中。主端口500还包括延迟控制电路514，延迟控制电路514经配置以响应于控制输入501而产生延迟控制信号505。延迟控制信号505在逻辑上与由主单元520产生的时钟命令信号525(例如，用以开启总线时钟的命令)进行组合以产生时钟选通控制信号515。因此，如图所示，如果时钟命令信号525或延迟控制信号505被断言，那么断言时钟选通控制信号515以防止可选通总线时钟信号535的选通。

图6说明根据一些实施例的图5的电路的操作。响应于时钟命令信号525的断言，断言时钟选通控制信号515，从而启用可选通时钟信号535。在下一个总线事务在时间t1处完成之后，延迟控制信号505防止在一定量的时间内对可选通时钟信号535进行选通，以避免在另一总线事务在由延迟控制电路514引入的延迟在时间t2处期满之前发生的情况下的额外的时钟开启等待时间。如图6中所示，可在时钟选通控制信号515的断言和/或解除断言之后的可选通时钟信号535的启用和/或选通中存在等待时间。将了解，图6中所说明的信号关系是出于说明的目的而提供，且可在其它实施例中进行修改。

根据另外的实施例，用于端口总线时钟信号的事务后时钟选通滞后可响应于多种不同输入来控制，包括(但不限于)显式或隐式延迟选择输入和/或在总线上发生的一个或一个以上通信事务的属性。举例来说，如图7中所示，主端口700包括如图5中所说明的组件(由相同参考数字指示)，以及延迟控制电路714，延迟控制电路714响应于在经由总线540的一个或一个以上总线事务中传送到主端口700的传递属性(例如，地址、类型和其它传递控制信息)和/或有效负载数据513而进行操作。举例来说，延迟控制电路714可基于在一个或一个以上总线事务期间传送的目的地地址信息(例如，与消息所寻址到的从端口相关联的地址)来选择要施加的时钟选通滞后。举例来说，目的地地址可与合意的事务后延迟相关。举例来说，延迟控制电路714可存储交叉参考特定从地址与特定时钟选通延迟的查找表，且所述查找表可被接入以选择将由延迟控制电路714施加的特定时钟选通延迟。

在另外的实施例中，例如类型标志等其它传递属性可用以控制时钟选通延迟。在再另外的实施例中，有效负载数据可充当用于调整时钟选通延迟的基础。举例来说，在一些实施例中，主单元可将显式地或隐式地指示将由主端口700实施的所要时钟选通延迟的值传递到主端口700。根据额外实施例，延迟控制输入可包括多个通信事务的属性，其可以集合方式进行处理以确定将施加的时钟选通滞后。举例来说，一系列特定类型的总线事务可指示操作模式，可基于所述一系列事务来选择最佳的选通延迟。将另外了解，可在一些实施例中使用此些延迟控制输入的组合。

图8说明主端口800，其包括如参看图5所描述的组件(由相同参考标号指示)，以及延迟控制电路814，延迟控制电路814包括滞后定时器电路810、经配置以保持各种延迟值的多个寄存器820以及控制定时器810和寄存器820的控制电路830。响应于总线事务状态831(例如，总线事务的完成或即将完成)，控制电路830可致使定时器810断言延迟控制信号505以防止可选通总线时钟信号535的选通。控制电路830可同时根据延迟选择输入833(例如，如参看图7所描述的传递属性和/或有效负载数据)从寄存器820将选定延迟值加载到定时器810中。在事务状态831指示事务完成时，定时器810可从所加载的值开始计数，在计数达到特定状态时对延迟控制信号505解除断言。这可在不存在当前待决总线事务的情况下对可选通总线时钟信号535进行选通。然而，如果新的总线事务在定时器810达到特定状态之前已经开始，那么可暂停定时器810。一旦此待决事务结束，便可重新开始时钟选通延迟过程，例如，滞后定时器810可经重新初始化以在所述事务之后再次提供额外时钟选通延迟。所述额外延迟可与前面的延迟相同或不同。在一些实施例中，由滞后定时器810提供的连续延迟的数目也可受到限制。

根据另外的实施例，时钟选通滞后也可被施加到从端口，例如图4的数据路由织物电路410的从端口430。在图9中所说明的一些实施例中，从端口900可包括总线接口电路912。总线接口电路912经配置以与可选通总线时钟信号935同步地经由总线940与从单元920通信。可选通总线时钟信号935是由时钟选通电路930从基础时钟信号931中产生的。从端口900可进一步包括延迟控制电路914，延迟控制电路914经配置以产生在可选通总线时钟信号935的事务后选通中造成所要延迟的延迟控制信号905。在所说明的实施例中，延迟控制信号905在逻辑上与从单元920所产生的命令信号925进行组合以产生时钟选通控制信号915，使得(例如)如果延迟控制信号905或命令信号925被断言，那么防止时钟选通电路930对可选通时钟信号935的选通。延迟控制电路914响应于延迟控制输入901而产生延迟控制信号905，延迟控制输入901可包括(例如)指示在总线940上发生的通信事务的状态的信号。在另外的实施例中，延迟控制输入901可进一步包括对所要延迟的指示，且延迟控制电路914可选择性地在产生延迟控制信号905中施加多个延迟中的一者。

参看图10，举例来说，在包括如参看图9所描述的组件(由相同标号指示)的从端口1000中，延迟控制电路1014可接收在织物接口电路916处从主端口传达到从端口1000的传递属性和/或有效负载数据917，且延迟控制电路1014可基于此信息来选择延迟。举例来说，所述信息中所包括的源地址可与在总线940处的紧接其后的事务的可能性相关，这可使得需要在给定周期内延迟时钟选通以避免与重新启用可选通时钟信号935相关联的等待时间。有效负载数据还可用作用于选择的基础。举例来说，显式地或隐式地指示所要从端口滞后的信息可从主端口传送到从端口1000，且此信息可用以选择时钟选通延迟。

类似地，在总线接口电路912处所接收的传递属性和/或有效负载数据919可用作对延迟控制电路1014的控制输入。举例来说，非常类似于上文参看图5到8所描述的主端口实施例，在从端口1000与从单元之间传递的地址信息可用于控制可选通时钟信号935的选通。在一些实施例中，从单元可经配置以将显式和/或隐式延迟控制信息传递到从端口1000，从端口1000可使用此信息来控制可选通时钟信号935的选通。

图11说明从端口1100，其包括如参看图9所描述的组件(由相同标号指示)，以及延迟控制电路1114，延迟控制电路1114具有滞后定时器电路1110、经配置以保持各种延迟值的多个寄存器1120以及控制定时器1110和寄存器1120的控制电路1130。响应于总线事务状态1131(例如，总线事务的完成或即将完成)，控制电路1130可致使定时器1110断言延迟控制信号905以将可选通总线时钟信号935维持于经启用状态。控制电路1130可同时根据延迟选择输入1133(例如，如参看图10所描述的传递属性和/或有效负载数据)将选定延迟值从寄存器1120加载到定时器1110中。当事务完成时，定时器1110可从所加载的值开始计数，当计数达到特定状态时对延迟控制信号905解除断言。这可在不存在当前待决总线事务的情况下对可选通总线时钟信号935进行选通。然而，如果新的总线事务在定时器1110达到特定状态之前已经开始，那么暂停定时器1110。一旦待决事务完成，时钟选通延迟过程便可重复，例如，滞后定时器1110可被重新初始化以再次提供额外时钟选通延迟。所述额外延迟可与前面的延迟相同或不同。在可选通时钟信号935的选通周期之间由滞后定时器1110提供的连续延迟的数目也可受到限制。

图12说明从端口1200，其包括如参看图9所描述的组件(由相同标号指示)，以及延迟控制电路1214，延迟控制电路1214经配置以接收隐式地和/或显式地指示将由从端口1200使用的时钟选通延迟的从端口滞后信息1217。举例来说，从端口滞后信息1217可包括在经由从端口1200将信息从一个或一个以上主端口传送到同一从单元的过程中由一个或一个以上主端口传输到从端口1200的信息，例如与和所述一个或一个以上主端口的通信相关联的传递属性和/或由一个或一个以上主端口传输到从端口1200的显式滞后请求或命令。如所说明，延迟控制电路1214经配置以存储用于最近第i个事务和用于经由从端口1200进行的前面j个事务的从端口滞后信息1216。举例来说，从端口滞后信息1216可为存储于先进先出(FIFO)缓冲器中的延迟值(例如，时钟周期的数目)。

所存储的从端口滞后信息1216可与正使用从端口1200来与给定从单元通信的多个不同主端口相关联。这些不同主端口可将发散的从端口滞后信息传送到从端口1200，例如，一个主端口可向从端口1200请求或以其它方式指示使用相对长的所要时钟选通延迟，而另一端口可请求或指示相对短的所要时钟选通延迟。延迟控制电路1214可统一处理此各种各样的滞后信息以确定哪个时钟选通延迟适用于可选通时钟信号935。举例来说，延迟控制电路1214可向可选通时钟信号935施加对应于多个所存储的时钟选通延迟值中的最大一者的时钟选通延迟以减小不必要的时钟选通的可能性。将了解，可应用其它选择准则且/或可基于所存储的从端口滞后信息1216的统计或其它处理来产生时钟选通延迟。

尽管已参看本发明的示范性实施例来特定地展示和描述了本发明，但将理解，可在不脱离所附权利要求书的精神和范围的情况下在其中做出形式和细节上的各种变化。

Claims (23)

1.一种设备，其包含：

通信端口，其经配置以响应于时钟信号而经由总线通信；以及

时钟信号产生电路，其经配置以产生所述时钟信号且响应于所述端口的通信事务而改变所述时钟信号的选通滞后。

2.根据权利要求1所述的设备，其中所述时钟信号产生电路经配置以基于所述事务的属性而改变所述时钟信号的所述选通滞后。

3.根据权利要求2所述的设备，其中所述属性包含所述事务的地址和/或在所述事务中传送的有效负载。

4.根据权利要求2所述的设备，其中所述时钟信号产生电路经配置以改变在对所述时钟信号进行选通中的事务后延迟。

5.根据权利要求1所述的设备，其中所述端口包含数据路由织物电路的多个端口，且其中所述时钟信号产生电路经配置以独立地改变所述多个端口中的相应端口的时钟信号的相应选通滞后。

6.一种集成电路，其包含根据权利要求1所述的设备。

7.一种计算机可读媒体，其中包含有可由数据处理系统执行以产生用于根据权利要求6所述的集成电路的制造指令的计算机指令。

8.一种设备，其包含：

数据路由织物电路，其包含经配置以根据相关联的时钟信号与在所述数据路由织物电路外部的节点通信的多个端口；以及

控制电路，其经配置以存储表示时间延迟的值且基于所述所存储的值来延迟所述端口中的至少一者的时钟信号的选通。

9.根据权利要求8所述的设备，其中所述值包含可编程的值。

10.根据权利要求8所述的设备，其中所述控制电路经配置以存储表示相应时间延迟的多个值，选择所述所存储的值中的一者，且基于所述选定值来延迟所述端口中的所述至少一者的所述时钟信号的选通。

11.根据权利要求10所述的设备，其中所述控制电路经配置以基于涉及所述端口中的所述至少一者的通信事务的属性来选择所述所存储的值中的一者。

12.一种集成电路，其包含根据权利要求8所述的设备。

13.一种计算机可读媒体，其中包含有可由数据处理系统执行以产生用于根据权利要求12所述的集成电路的制造指令的计算机指令。

14.一种设备，其包含：

通信端口，其经配置以响应于时钟信号而经由总线通信；以及

用于产生所述时钟信号且响应于所述端口的通信事务而改变所述时钟信号的选通滞后的装置。

15.一种操作通信端口的方法，所述方法包含：

响应于所述端口的通信事务而改变用于所述端口的时钟信号的选通滞后。

16.根据权利要求15所述的方法，其中响应于所述端口的通信事务而改变用于所述端口的时钟信号的选通滞后包含：基于所述事务的属性来改变用于所述时钟信号的所述选通滞后。

17.根据权利要求16所述的方法，其中所述属性包含所述事务的地址和/或在所述事务中传送的有效负载。

18.根据权利要求15所述的方法，其中响应于所述端口的通信事务而改变用于所述端口的时钟信号的选通滞后包含：改变在对所述时钟信号进行选通中的事务后延迟。

19.根据权利要求15所述的方法，其中所述端口包含数据路由织物电路的多个端口，且其中响应于所述端口的通信事务而改变用于所述端口的时钟信号的选通滞后包含：独立地改变所述多个总线端口中的相应总线端口的时钟信号的相应时钟选通滞后。

20.一种操作数据路由织物电路的方法，所述数据路由织物电路包含经配置以与在所述数据路由织物电路外部的节点通信的多个端口，所述方法包含：

存储表示时间延迟的值；

基于所述所存储的值来延迟端口中的至少一者的时钟信号的选通。

21.根据权利要求20所述的方法，其中存储指示时间延迟的值包含存储经编程的值。

22.根据权利要求20所述的方法：

其中存储指示时间延迟的值包含存储表示相应时间延迟的多个值；

其中在基于所述所存储的值来延迟所述端口中的至少一者的时钟信号的选通之前选择所述所存储的值中的一者；且

其中基于所述所存储的值来延迟所述端口中的至少一者的时钟信号的选通包含基于所述选定值来延迟所述时钟信号的选通。

23.根据权利要求22所述的方法：

其中在基于所述所存储的值来延迟端口中的至少一者的时钟信号的选通之前进行涉及所述至少一个端口的通信事务；且

其中选择所述所存储的值中的一者包含基于所述通信事务的属性来选择所述所存储的值中的一者。

Images