JP2009265739A - データ送受信回路 - Google Patents

データ送受信回路 Download PDF

Info

Publication number
JP2009265739A
JP2009265739A JP2008111243A JP2008111243A JP2009265739A JP 2009265739 A JP2009265739 A JP 2009265739A JP 2008111243 A JP2008111243 A JP 2008111243A JP 2008111243 A JP2008111243 A JP 2008111243A JP 2009265739 A JP2009265739 A JP 2009265739A
Authority
JP
Japan
Prior art keywords
reception
transmission
data
clock signal
reception circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008111243A
Other languages
English (en)
Inventor
Hirohisa Tanabe
弘久 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2008111243A priority Critical patent/JP2009265739A/ja
Priority to US12/410,792 priority patent/US20090265573A1/en
Publication of JP2009265739A publication Critical patent/JP2009265739A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Information Transfer Systems (AREA)
  • Power Sources (AREA)

Abstract

【課題】データ転送のない時間にパケット送受信回路の動作を停止することにより、省電力化を実現するデータ送受信回路を提供する。
【解決手段】データ送受信回路は、ＵＳＢバス３０を介して外部のＵＳＢホスト１０との間で所定フレームに１回のデータ転送インタバルでデータの送受信を行うパケット送受信回路２１と、クロック信号を生成して前記パケット送受信回路２１に該クロック信号を供給するクロックジェネレータ２９と、前記パケット送受信回路２１によるデータの送受信がないフレームの間、前記クロックジェネレータ２９による前記パケット送受信回路２１へのクロック信号の供給を停止させるクロックゲーティング信号生成回路５０と、を備えている。
【選択図】図１

Description

本発明は、データ送受信回路に係り、特にＵＳＢ（Universal Serial Bus）ホストとＵＳＢデバイスとの間で、周期的転送モードでのデータ転送が実行される場合のＵＳＢデバイス側のデータ送受信回路に関する。
近年、コンピュータの標準インタフェースとして、ＵＳＢ仕様のデータ送受信装置が多く用いられている。このようなデータ送受信装置においては、ＵＳＢバスによる周期的データ転送は、図４に示すように、フレーム１１と呼ばれる時間間隔を基準として、一定時間毎に図５に示すようなＵＳＢホスト１０とＵＳＢデバイス２０との間でＵＳＢバス３０を介してデータ転送が実行される。
ＵＳＢホスト１０は、１フレームの時間毎にフレーム１１の開始を示すＳＯＦ（Start of Frame）パケット１２と、所定のインタバル（図４の例 では３）毎のデータ転送（トークンパケットと送信又は受信データパケットを含む）１３をＵＳＢデバイス２０に送信する。
ＵＳＢバス３０上で、パケットの転送が全く発生しないアイドル状態が３ｍｓ以上継続した場合、ＵＳＢデバイス２０はサスペンド状態と判断し、ＵＳＢデバイス２０内のクロックジェネレータ２９を停止して省電力化を実現する。
このような方法で省電力化を実現する技術として、サスペンド期間中に伝送クロック＃１（高速クロック）の発振を停止し、イベント発生を監視するイベント監視装置のみにクロック＃２（低速クロック）が供給される伝送制御装置（例えば、特許文献１参照。）が提案されている。
特開２０００−１８３８９４号公報
しかしながら、図５の構成の回路や特許文献１の伝送制御装置では、“データ転送なし”の時間１４（図４参照）において、この時間における動作が不要なパケット送受信回路が動作状態であり、無駄な電力を消費するという問題点がある。
本発明は、上記問題点を解消するためになされたものであり、データ転送のない時間にパケット送受信回路の動作を停止することにより省電力化を実現するデータ送受信回路を提供することを目的とする。
上記目的を達成するため、請求項１記載のデータ送受信回路は、バスを介して外部のホスト装置との間で所定数フレームに１回のデータ転送インタバルでデータの送受信を行う送受信手段と、クロック信号を生成して前記送受信手段に該クロック信号を供給するクロック信号生成手段と、前記送受信手段によるデータの送受信がないフレームのときに、前記クロック信号生成手段による前記送受信手段へのクロック信号の供給を停止させるクロック信号停止手段と、を備えている。
請求項１記載の発明によれば、送受信手段によるデータの送受信がない間、送受信手段動作を停止することにより、省電力化を実現することができる。
請求項２記載のデータ送受信回路は、請求項１記載のデータ送受信回路において、前記クロック信号停止手段は、データの送信または受信後に、前記ホスト装置から送信されたフレーム開始パケットの前記送受信手段による受信完了時から、前記データ転送のスピードと前記データ転送インタバルとに基づいて定められた時間まで、クロック信号の供給を停止させる。
請求項２記載の発明によれば、送受信手段によるデータの送受信がない間を正確に判断することができる。
請求項３記載のデータ送受信回路は、請求項１又は請求項２記載のデータ送受信回路において、前記バスによるデータ転送のスピードの変更および前記クロック信号の供給の再開信号を検出するバス状態値観測手段を、更に備え、前記クロック信号停止手段は、前記バス状態値観測手段により前記バスによるデータ転送のスピードの変更または前記クロック信号の供給の再開信号が検出された場合には、前記送受信手段へのクロック信号の供給を開始する。
請求項３記載の発明によれば、送受信手段へのクロック信号の供給を停止している間に、必要に応じてクロック信号の供給を再開することができる。
以上説明したように、本発明によれば、データ転送のない時間にパケット送受信回路の動作を停止することにより省電力化を実現できるという効果が得られる。
以下、図面を参照しながら本発明の実施の形態を説明する。
図１は、本発明の実施の形態に係るデータ送受信回路の概略構成図である。同図に示すように、ＵＳＢデバイス２０に備わるデータ送受信回路は、ＵＳＢバス３０を介してＵＳＢホスト１０との間でデータ転送を行う。また、データ送受信回路は、受信回路２２及び送信回路２３を含むパケット送受信回路２１と、フレーム番号格納レジスタ２４と、送受信データ格納メモリ２５と、ＵＳＢバス状態値観測回路２６と、スピードモード格納レジスタ２７と、クロックジェネレータ２９と、クロックゲーティング信号生成回路５０と、を備えている。
このように構成されたデータ送受信回路において、ＵＳＢバス３０による周期的データ転送は、従来技術（図４参照）と同じく、図２に示すようにフレーム１１と呼ばれる時間間隔を基準として、一定時間毎にＵＳＢホスト１０とＵＳＢデバイス２０との間でデータ転送が行われる。
フレーム１１を構成するために、ＵＳＢホスト１０は、１フレームの時間毎に、ＳＯＦパケット１２を生成して、ＵＳＢデバイス２０に送信する。ＵＳＢデバイス２０では、パケット種別判定回路３１が、受信したパケットがＳＯＦパケットか否かのパケット種別を判定する。ＳＯＦパケット１２の中には、フレーム毎に逐次インクリメントされるフレーム番号情報が含まれている。ＵＳＢデバイス２０側の受信回路２２内のフレーム番号抽出回路３２が、データ転送１３が実行されたフレーム１１のフレーム番号を抽出し、フレーム番号格納レジスタ２４に格納する。データ転送１３が実行されたときに、このフレーム番号格納レジスタ２４に格納された値をＵＳＢデバイス２０側のソフトウェアが参照し、その前のデータ転送１３が実行されたときのフレーム番号との差分がデータ転送インタバル（図２の例では３）と一致するかどうかを確認する。これにより、データ転送が周期的に正しく実行されているかどうか（直前のデータ転送が抜けていないかどうか）をソフトウェアが逐次判定することができる。
データ転送１３は、トークンパケット（ＵＳＢホスト１０からＵＳＢデバイス２０への転送）と、これに続く受信データパケット（ＵＳＢホスト１０からＵＳＢデバイス２０への転送）または送信データパケット（ＵＳＢデバイス２０からＵＳＢホスト１０への転送）から構成される。このときＵＳＢデバイス２０は、トークンパケットを受信した直後に、ＵＳＢデバイス２０内において、受信データパケットの受信、または送信データパケットの送信が実行される。図１に示すように、ＵＳＢデバイス２０側の受信回路２２内のデータ抽出回路３３が、受信データパケット内のデータを抽出し、送受信データ格納メモリ２５に格納する。一方、送信データパケットは、送受信データ格納メモリ２５に予め格納されたデータから同図の送信回路２３内の送信データパケット生成回路３４で生成され、ＵＳＢバス３０を介してＵＳＢホスト１０に送信される。
また、ＵＳＢデバイス２０は、ＵＳＢバス状態値観測回路２６を備えており、このＵＳＢバス状態値観測回路２６は、ＵＳＢリセット検出回路３５、バススピード判定回路３５、およびサスペンド／レジューム検出回路３６を有している。サスペンド／レジューム検出回路３６から出力されるクロック停止再開信号がクロックジェネレータ２９に入力され、この信号に基づいて、サスペンドが検出されたときには、クロックジェネレータ２９の発振が停止され、レジュームが検出されたときには、クロックジェネレータ２９の発振が開始されるようにして、クロックジェネレータ２９の発振の停止および開始が制御される。
ＵＳＢバス３０上で、ＵＳＢリセット信号の検出後に、バススピードが判定され、スピードモード格納レジスタ２７の値が決定または変更される。
本実施の形態に係るデータ送受信回路は、これらの構成に加えて、クロックゲーティング信号生成回路５０を備えている。クロックゲーティング信号生成回路５０は、クロックジェネレータ２９からパケット送受信回路２１に供給されるクロック信号をゲーティングするためのクロックゲーティング信号を生成する。これにより、クロックゲーティング信号生成回路５０は、パケット送受信回路２１の動作を停止させることができる。
クロックゲーティング信号がＯＮになるタイミングを決定するため、パケット種別判定回路３１内のトークンパケット受信信号５１とＳＯＦパケット受信信号５２とが、クロックゲーティング信号生成回路５０に供給される。また、クロックゲーティング信号がＯＦＦになるタイミングを決定するため、スピードモード格納レジスタ２７内のスピードモード信号５３がクロックゲーティング信号生成回路５０に供給される。
更に、ＵＳＢリセット検出回路３５により検出されたＵＳＢリセット検出信号５４およびサスペンド／レジューム検出回路３６により検出されたクロック停止再開信号５５が、併せてクロックゲーティング信号生成回路５０に供給される。
図３は、クロックゲーティング信号生成回路５０の構成例を示す。クロックゲーティング信号生成回路５０は、パケット種別判定回路３１より供給されたトークンパケット受信信号５１とＳＯＦパケット受信信号５２とを参照して、直前のフレームでトークンパケットを受信した直後のＳＯＦパケットの受信により、クロックゲーティング信号をＯＮにする。これによってパケット送受信回路２１の動作が停止する。クロックゲーティング信号は、ＯＮ時間を計測するタイマ６１の時刻をカウントするためのカウンタ６２のカウントイネーブル端子に接続されている。そして、クロックゲーティング信号がＯＮになると同時に、タイマ６１がスタートし、予め設定されている時間をタイマ６１が計測した後に、クロックゲーティング信号がＯＦＦになる。
上述のタイマ６１の設定時間は、ＵＳＢバス３０のデータ転送のスピードモードに応じて、例えば、下記のように設定する。
Hi-Speedモード時の設定時間：
１２５μｓ×（[データ転送インタバル]−１）−[タイマ誤差時間]
Full-Speedモード時またはLow-Speedモード時の設定時間：
１ｍｓ×（[データ転送インタバル]−１）−[タイマ誤差時間]
ここで、タイマ誤差時間は、例えば、下記のように設定する。
タイマ誤差時間：
[フレームの先頭からＳＯＦパケット受信完了時までの時間]−[クロック精度誤差]
図２は、このように構成された本実施の形態のデータ送受信回路の動作のタイムチャートを示している。同図に示すように、データ転送１３の直後のＳＯＦパケット１２の受信完了時ｔ１にクロックゲーティング信号がＯＮになり、１フレームの時間（１２５μｓまたは１ｍｓ）とデータ転送インタバル（本実施の形態では３）とを考慮した時間が経過した時ｔ２に、クロックゲーティング信号がＯＦＦになる。
クロックゲーティング信号がＯＮになっている間（クロックゲーティング時間１５）は、パケット送受信回路２１にクロックが供給されないため、ＳＯＦパケット１２の受信が不可能になるが、クロックゲーティング信号がＯＦＦになった後に、データ転送１３が実行されるフレーム１１のＳＯＦパケット１２をパケット送受信回路２１で受信することは可能である。
また、図１に示すように、ＵＳＢバス状態値観測回路２６は、クロックゲーティング信号がＯＮになっている間においてもクロックが供給されるため、ＵＳＢリセットの検出（即ち、ＵＳＢバス３０のデータ転送スピードモードが変更される可能性があることの検出）、およびサスペンド／レジュームの検出が可能である。ＵＳＢリセット、または、レジュームのイベントを検出したとき、図１のクロックゲーティング信号生成回路５０内の全てのＦＦ（flip-flop）およびカウンタがリセットされ、クロックゲーティング信号がＯＦＦになる。
以上のように、本実施の形態に係るデータ送受信回路によれば、クロックゲーティング信号生成回路５０を導入することにより、図２に示すクロックゲーティング時間１５にパケット送受信回路２１に供給されるクロックを停止する。これによって、パケット送受信回路２１の動作を停止させることで省電力化を実現する。
また、クロックゲーティング時間１５の終了直後のデータ転送１３が実行されるフレーム１１のＳＯＦパケット１２は受信することができるため、前述の従来技術と同様に、ソフトウェアによるＳＯＦパレット１２内のフレーム番号によるデータ転送抜けの有無をチェックする機能は維持される。
また、クロックゲーティング時間１５中に、ＵＳＢバス３０のデータ転送のスピードモードの変更、またはサスペンド状態への移行が発生した場合であっても、クロックゲーティング信号生成回路５０が適切にリセットされるため、その後の動作を維持することが可能である。
なお、本発明は、上述の実施の形態に限定されるものではなく、特許請求の範囲に記載された範囲内で設計上の変更をされたものにも適用可能である。
例えば、Low-Speedモードの場合は、実際にはＳＯＦパケットではなく、その代わりにキープアライブ信号が使用され、フレーム番号通知機能はサポートされていない。この場合には、上述の実施の形態における“ＳＯＦパケット”を“キープアライブ信号”に置き換えれば、Low-Speedデバイスのデータ送受信回路においても本発明が適用可能である。
本発明の実施の形態に係るデータ送受信回路の概略構成図である。 本発明の実施の形態に係るデータ送受信回路の動作を示すタイムチャートである。 本発明の実施の形態に係るクロックゲーティング信号生成回路の構成例を示す図である。 従来技術のデータ送受信回路の動作を示すタイムチャートである。 従来技術のデータ送受信回路の概略構成図である。
符号の説明
１０ ＵＳＢホスト
２０ ＵＳＢデバイス
２１ パケット送受信回路
２２ 受信回路
２３ 送信回路
２４ フレーム番号格納レジスタ
２５ 送受信データ格納メモリ
２６ ＵＳＢバス状態値観測回路
２７ スピードモード格納レジスタ
２９ クロックジェネレータ
３０ ＵＳＢバス
５０ クロックゲーティング信号生成回路

Claims (3)

  1. バスを介して外部のホスト装置との間で所定数フレームに１回のデータ転送インタバルでデータの送受信を行う送受信手段と、
    クロック信号を生成して前記送受信手段に該クロック信号を供給するクロック信号生成手段と、
    前記送受信手段によるデータの送受信がないフレームのときに、前記クロック信号生成手段による前記送受信手段へのクロック信号の供給を停止させるクロック信号停止手段と、
    を備えたデータ送受信回路。
  2. 前記クロック信号停止手段は、データの送信または受信後に、前記ホスト装置から送信されたフレーム開始パケットの前記送受信手段による受信完了時から、前記データ転送のスピードと前記データ転送インタバルとに基づいて定められた時間まで、クロック信号の供給を停止させる請求項１記載のデータ送受信回路。
  3. 前記バスによるデータ転送のスピードの変更および前記クロック信号の供給の再開信号を検出するバス状態値観測手段を、更に備え、
    前記クロック信号停止手段は、前記バス状態値観測手段により前記バスによるデータ転送のスピードの変更または前記クロック信号の供給の再開信号が検出された場合には、前記送受信手段へのクロック信号の供給を開始する請求項１又は請求項２記載のデータ送受信回路。
JP2008111243A 2008-04-22 2008-04-22 データ送受信回路 Withdrawn JP2009265739A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008111243A JP2009265739A (ja) 2008-04-22 2008-04-22 データ送受信回路
US12/410,792 US20090265573A1 (en) 2008-04-22 2009-03-25 Data transmission/reception circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008111243A JP2009265739A (ja) 2008-04-22 2008-04-22 データ送受信回路

Publications (1)

Publication Number Publication Date
JP2009265739A true JP2009265739A (ja) 2009-11-12

Family

ID=41202111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008111243A Withdrawn JP2009265739A (ja) 2008-04-22 2008-04-22 データ送受信回路

Country Status (2)

Country Link
US (1) US20090265573A1 (ja)
JP (1) JP2009265739A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201120627A (en) * 2009-12-09 2011-06-16 Alcor Micro Corp Universal serial bus set for lowering power consumption
CN102109898A (zh) * 2009-12-29 2011-06-29 安国国际科技股份有限公司 降低功率消耗的通用序列汇流排装置
US9285860B2 (en) 2010-05-03 2016-03-15 Qualcomm Incorporated Apparatus and methods employing variable clock gating hysteresis for a communications port

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7000130B2 (en) * 2000-12-26 2006-02-14 Intel Corporation Method and apparatus for thermal throttling of clocks using localized measures of activity
US6467042B1 (en) * 2000-12-27 2002-10-15 Cypress Semiconductor Corporation Method and/or apparatus for lowering power consumption in a peripheral device
US6950960B2 (en) * 2001-07-17 2005-09-27 Synopsys, Inc. Disabling a clock signal to a peripheral interface engine block during peripheral operation in a selected operational mode
US7194638B1 (en) * 2002-09-27 2007-03-20 Cypress Semiconductor Corporation Device and method for managing power consumed by a USB device
US8797568B2 (en) * 2004-06-10 2014-08-05 Sharp Kabushiki Kaisha Image processing system
US7246189B2 (en) * 2005-11-18 2007-07-17 Vetra Systems Corporation Method and apparatus for enhancing universal serial bus

Also Published As

Publication number Publication date
US20090265573A1 (en) 2009-10-22

Similar Documents

Publication Publication Date Title
WO2015014162A1 (zh) 一种soc芯片的mcu唤醒装置和方法
CN110908841A (zh) 一种i2c通信异常恢复方法及装置
WO2020119532A1 (zh) 处理器控制方法、装置和存储介质
WO2012047600A2 (en) Throttling integrated link
JP2002351825A (ja) 通信システム
JP2009265739A (ja) データ送受信回路
TW201325136A (zh) 具有特殊遮罩遠端喚醒功能之通用序列匯流排裝置
US20200167301A1 (en) Communication apparatus, communication method, program, and communication system
US9733690B2 (en) Communication device which decreases power comsumption by powering off unused functions when device is inactive
US12126703B2 (en) EtherCAT device with clock generation mode and clock propagation mode
US7912989B2 (en) Network interface for decreasing power consumption
US10055193B2 (en) Data transfer between clock domains
JP2006201868A (ja) 電子機器のコントローラおよび省電力モードからの復帰制御方法
CN104536840B (zh) 一种看门狗计时器及其控制方法
US10146367B2 (en) Synchronization method and touch signal processing system using the same
JP6396352B2 (ja) 半導体装置
JP2018029285A (ja) 通信装置、半導体装置、通信システムおよび初期化方法
CN106571852A (zh) 与时钟系统无关的直流输电监控系统数据链路通断判定法
JP6906369B2 (ja) コンピュータシステム、その制御方法、及びプログラム
JP3557522B2 (ja) 割込信号生成装置
JP3060714U (ja) プリンタ装置
CN114840359A (zh) 一种车规芯片握手信号失效保护系统及方法
TWI605338B (zh) 一種監控管理系統及其方法
JP2006048106A (ja) 周辺機器デバイス装置
JP2014120102A (ja) マイクロコンピュータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110329

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120605