TWI605338B - 一種監控管理系統及其方法 - Google Patents
一種監控管理系統及其方法 Download PDFInfo
- Publication number
- TWI605338B TWI605338B TW103116285A TW103116285A TWI605338B TW I605338 B TWI605338 B TW I605338B TW 103116285 A TW103116285 A TW 103116285A TW 103116285 A TW103116285 A TW 103116285A TW I605338 B TWI605338 B TW I605338B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- control circuit
- backplane
- motherboard
- management system
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
本發明係關於一種監控管理系統及其方法,特別是有關於一種可偵測週期性振盪訊號的監控管理系統及其方法。
網路在現代人生活中是進行資訊的溝通與交流不可或缺的管道。做為提供網路服務的重要工具,伺服器必需具有處理大量資料的能力。因此,不論在資料的處理或是散熱的能力上,伺服器都必需具備良好的設計,以達到最有效的控管。
請參閱圖1,圖1為傳統之伺服器監控管理系統示意圖。圖1中包括背板11、主板12以及功能裝置14以及周邊裝置13。背板11包括匯流排端口112、控制電路111以及匯流排113。匯流排端口112透過匯流排113耦接於控制電路111。傳統的伺服器通常使用匯流排113來傳送硬碟(如功能裝置14)相關資訊以控制周邊裝置13,例如活動性(Activity)、定位(Locate)以及錯誤(Error)。然而,傳統的伺服器監控管理系統並無法直接判斷出主板12連接背板11後,主板12是否處於關閉或啟動狀態。現有使用的方式大致分為以下兩種。
當主板12沒有連接背板11的時候,背板11因外部拉升電路(圖未示)的作用使得匯流排端口112的輸入輸出腳位維持在邏輯高電位。當主板12連接至背板11的時候,背板11會讓相對應的匯流排端口112的輸入輸出腳位因為主板12插接而接地。如此一來,該特定的輸入輸出腳位的電位將會因此被拉低。然而,透過
此種方式控制電路111只能知道主板12是否有被連接至背板11,但卻不知道主板12是否有被啟動。
請同時參閱圖1與圖2,圖2為傳統之伺服器監控管理系統之訊號示意圖。更仔細地說,當主板12連接至匯流排端口112時,匯流排端口112的輸入輸出腳位於時間T1由邏輯高電位轉至邏輯低電位,同時控制電路111亦被啟動。當控制電路111啟動時,進一步控制耦接於背板11之周邊裝置13將之啟動(如圖2中時間T1至時間T2之間周邊裝置13的訊號狀態)。直到時間T2主板12與背板11中斷連接時,匯流排端口112的輸入輸出腳位恢復邏輯高電位,同時控制電路111被關閉。當控制電路111關閉時,進一步控制耦接於背板11之周邊裝置13將之關閉。也就是說,連接至匯流排端口112的控制電路111僅以主板12是否連接至背板11來判斷是否進一步對主板進行控制管理,亦即控制周邊裝置13或其他周邊電路元件。
當主板12沒有連接背板11或有連接背板11但沒有啟動時,背板11因外部拉升電路(圖未示)的作用使得匯流排端口112的輸入輸出腳位維持在邏輯高電位。當主板12連接至背板11的時候,主板12上的韌體會以輪詢(Polling)的方式持續將相對應的匯流排端口112的輸入輸出腳位之電位拉低。透過此方式,控制電路111除了能知道主板12是否有被插入亦可知道主板12是否有被啟動。但是,使用此方法之前,主板12的韌體必須取得相關的資訊並進行更新。若主板12的韌體頻繁地更新狀態將會增加主板12運作上的負擔而降低執行效能。相反地,若更新時間間隔太長又易失去其即時性的控制管理作用。
除了上述二種方式之外,有些廠商亦會採用成本更高且電路更複雜的匯流排方式(例如為I2C)來完成此目的,但這種方式除了會遇到與上述第二點同樣的問題之外,其更增加許多韌體開發時
間及硬體的實現成本。
本發明實施例提出一種監控管理系統。所述監控管理系統包括主板以及背板。背板包括匯流排端口、控制電路以及偵測電路。匯流排端口連接主板,控制電路經由匯流排耦接於匯流排端口,以及偵測電路耦接於匯流排及控制電路。其中,偵測電路用以偵測主板傳送之週期性振盪訊號。當偵測電路偵測到主板開始傳送週期性振盪訊號至背板時,偵測電路產生啟動訊號至控制電路;當偵測電路偵測到週期性振盪訊號停止傳送時,偵測電路會產生關閉訊號並傳送至控制電路。
本發明實施例提出一種監控管理方法,包括以下步驟。首先,將主板連接至背板上的匯流排端口。接著,將背板上的控制電路經由匯流排耦接於匯流排端口。最後,將偵測電路耦接於各匯流排,偵測各主板是否傳送週期性振盪訊號。當偵測電路偵測到各主板開始傳送週期性振盪訊號至背板時,偵測電路產生啟動訊號並傳送至控制電路。當偵測電路偵測到各主板停止傳送週期性振盪訊號至背板時,偵測電路產生關閉訊號並傳送至控制電路。
綜上所述,透過本發明實施例所提出之監控管理系統及其方法,讓使用既有的串型通用輸入輸出匯流排的伺服器系統在不增加額外硬體成本之下,以原有主板產生用以傳送硬碟相關資訊之振盪訊號,同時完成主板與背板之間硬碟相關資訊的傳送及主板插入和啟動偵測。值得一提的是,透過使用本發明實施例,不僅可節省背板中數個輸入輸出腳位的使用以降底整體電路配線複雜度,更可以減少主板在韌體上執行的必要,以提高系統的執行效能。除此之外,透過本發明實施例亦可間接減少主板韌體的開發成本,尤其在背板的輸入輸出腳位不足的情況下將更顯得本發明的重要性。
為使能更進一步瞭解本發明之特徵及技術內容,請參閱以下
有關本發明之詳細說明與附圖,但是此等說明與所附圖式僅係用來說明本發明,而非對本發明的權利範圍作任何的限制。
3、4、6‧‧‧監控管理系統
11、31、41、61‧‧‧背板
113、303、603‧‧‧匯流排
112、301、401、601‧‧‧匯流排端口
111、311、411、611‧‧‧控制電路
12、32、42、62‧‧‧主板
13、34、64‧‧‧周邊裝置
14、33、63‧‧‧功能裝置
302、402、602‧‧‧處理晶片
312、412、612‧‧‧偵測電路
3121、4121、6121‧‧‧計時單元
321、621‧‧‧振盪單元
403‧‧‧串型通用輸入輸出匯流排
421‧‧‧硬碟控制器
43‧‧‧風扇
44‧‧‧顯示燈
45‧‧‧硬碟
SClock‧‧‧時鐘訊號線
SLoad‧‧‧同步訊號線
SDataOut‧‧‧資料輸出訊號線
SDataIn‧‧‧資料輸入訊號線
T1~T6‧‧‧時間
圖1為傳統之伺服器監控管理系統示意圖;圖2為傳統之伺服器監控管理系統之訊號示意圖;圖3為本發明實施例之監控管理系統示意圖;圖4為本發明實施例之串型通用輸入輸出匯流排之監控管理系統示意圖;圖5為本發明實施例之串型通用輸入輸出匯流排之監控管理系統之訊號示意圖;圖6為本發明另一實施例之監控管理系統示意圖;圖7為本發明實施例之監控管理方法流程圖。
在下文將參看隨附圖式更充分地描述各種例示性實施例,在隨附圖式中展示一些例示性實施例。然而,本發明概念可能以許多不同形式來體現,且不應解釋為限於本文中所闡述之例示性實施例。確切而言,提供此等例示性實施例使得本發明將為詳盡且完整,且將向熟習此項技術者充分傳達本發明概念的範疇。在諸圖式中,可為了清楚而誇示層及區之大小及相對大小。類似數字始終指示類似元件。
應理解,雖然本文中可能使用術語第一、第二、第三等來描述各種元件,但此等元件不應受此等術語限制。此等術語乃用以區分一元件與另一元件。因此,下文論述之第一元件可稱為第二元件而不偏離本發明概念之教示。如本文中所使用,術語「或」視實際情況可能包括相關聯之列出項目中之任一者或者多者之所有組合。
請參閱圖3,圖3為本發明實施例之監控管理系統示意圖。監控管理系統3包括背板31、主板32、功能裝置33以及周邊裝置34。背板31包括匯流排端口301、處理晶片302以及匯流排303。處理晶片302包括控制電路311以及偵測電路312。偵測電路312包括計時單元3121。主板32包括振盪單元321。主板32耦接於背板31之匯流排端口301。於背板31中,控制電路311係經由匯流排303耦接於匯流排端口301,偵測電路312耦接於該匯流排303,以及控制電路311耦接於偵測電路312。功能裝置33耦接於背板31之匯流排端口301,周邊裝置34耦接於背板31之控制電路311。
值得注意的是,在圖3中雖然只繪示出一個匯流排端口301,但在該領域具通常知識者應了解並不限定匯流排之數目。另外,在主板32與背板31之間係可透過序列式SCSI電纜線(例如:mini SAS cable)或一般金手指做連接。
處理晶片302之偵測電路312耦接於匯流排303,偵測電路312為一種電位判斷電路,用以偵測連接於匯流排端口301之主板32與背板31之間傳輸的週期性振盪訊號。其中週期性振盪訊號為主板32啟動時,振盪單元321所產生之訊號。舉例來說,在主板32連接背板31但尚未啟動時,匯流排端口301之腳位的電位被拉高至邏輯高電位;此時,偵測電路312預設為邏輯低電位。接著,當主板32啟動並開始進行傳輸週期性振盪訊號給背板31時,偵測電路312根據主板32與背板31間傳輸之週期性振盪訊號將自身電位由邏輯低電位轉至邏輯高電位,同時產生一啟動訊號且傳送給控制電路311以進行相應之後續處理。另一方面,當主板32與背板31之間傳輸的週期性振盪訊號傳輸中止時,偵測電路312將自身電位由邏輯高電位轉至邏輯低電位,同時產生一關閉訊號且傳送給控制電路311以進行相應之後續處理。值得注意的是,偵測電路312之預設電位並不限定為邏輯低電位。偵測
電路312所產生之啟動訊號或關閉訊號為相反之邏輯電位變化,亦即由邏輯高電位變換為邏輯低電位或者是邏輯低電位變換為邏輯高電位。簡單來說,偵測電路312係透過偵測主板32所產生的週期性振盪訊號來判斷主板32是否啟動,當偵測到週期性振盪訊號表示主板32為啟動狀態,若未偵測到週期性振盪訊號表示主板32為關閉狀態。
偵測電路312更包含計時單元3121,用以當偵測電路312的電位由邏輯低電位轉邏輯高電位時,透過計時單元3121開始計時,當達第一間隔時間時,偵測電路312判斷背板31所接收之傳輸訊號是否為週期性振盪訊號,以進一步確定系統或主板32是否啟動。也就是說,偵測電路312偵測到電位改變時,透過第一間隔時間來判斷所接收到之訊號是否為主板32系統啟動時所傳輸之週期性振盪訊號,以避免偵測電路312的誤判以及後續之誤動作。舉例來說,當偵測電路312偵測到主板32與背板31進行訊號傳輸達一第一間隔時間(例如為20us,亦即週期性振盪信號振盪達2個週期的時間)後,偵測電路312即可判定所接受之傳輸訊號是否為週期性振盪訊號。在確定為週期性振盪訊號時,偵測電路312產生一啟動訊號且傳送給控制電路311。另一方面,當偵測電路312的電位由邏輯高電位轉至邏輯低電位時,透過計時單元3121開始計時,當達一第二間隔時間(例如為100us,亦即週期性振盪信號振盪達10個週期的時間)時,偵測電路312即可判定週期性振盪信號已停止,並產生一關閉訊號且傳送給控制電路311以進行相應之後續處理。簡單來說,第一間隔時間係用以判斷主板32是否確實開始運作,避免因誤判而傳送啟動訊號,造成後續的誤動作;而第二間隔時間係用以判斷主板32是否確實停止運作,避免因誤判而傳送關閉訊號的情況發生。另外,在實際的情況中,依使用者需求,偵測電路312亦可透過計時單元3121設定其他的間隔時間來調整相關之電路動作。
在處理晶片302中,控制電路311耦接於偵測電路312。控制電路311用以控制其他與背板31連接之周邊裝置34。控制電路311為電路元件,例如為控制其他電路裝置開路或閉路的電子元件。也就是說,當控制電路311接收到偵測電路312所傳送之啟動訊號時,可控制周邊裝置34切換為啟動模式。另一方面,當控制電路311接收到偵測電路312所傳送之關閉訊號時,可控制周邊裝置34切換為關閉模式。
請參閱圖4,圖4為本發明實施例之串型通用輸入輸出匯流排之監控管理系統示意圖。圖4之背板41各元件之作用與圖3的各元件之作用相同,於此不再贅述。在本發明實施例中,匯流排端口401與處理晶片402的控制電路411之間係透過串型通用輸入輸出匯流排403(Serial General Purpose Input/Output Bus,SGPIO)連接為實施方式。另外,在監控管理系統4中風扇43以及顯示燈44即相當於監控管理系統3之周邊裝置34。更詳細地說,串型通用輸入輸出匯流排403包括時鐘訊號線SClock、同步訊號線SLoad、資料輸出訊號線SDataOut以及資料輸入訊號線SDataIn。而偵測電路412係耦接於該串型通用輸入輸出匯流排403的時鐘訊號線SClock。另外,主板42中具有硬碟控制器421,此硬碟控制器421即相當於監控管理系統3之振盪單元321。主板42透過硬碟控制器421產生之訊號,用以控制連接至背板41的硬碟45之資料存取。
主板42啟動時,硬碟控制器421經由時鐘訊號線SClock持續發送週期性振盪訊號,此週期性振盪訊號最大值100kHz,亦即為一不大於100kHz之週期性振盪訊號。同步訊號線SLoad用以傳送同步訊號,其作用係為在主板42啟動後與時鐘訊號線SClock所傳送之週期性振盪訊號同步。同步訊號指出位元流就要結束並將重新啟動新一輪的位元流,亦即指示新幀或新數據的開始。資料輸出訊號線SDataOut用以在主板42啟動後傳送至背板41的資
料訊號。資料輸入訊號線SDataIn用以在主板42啟動後接收背板41所傳送的資料訊號。
請同時參閱圖4與圖5,圖5為本發明實施例之串型通用輸入輸出匯流排之監控管理系統之訊號示意圖。當主板42透過匯流排端口401連接至背板41而主板42沒有啟動的時候,背板41中傳送硬碟資訊的通用串型輸入輸出匯流排403亦不會作動,亦即時鐘訊號線SClock、同步訊號線SLoad、資料輸出訊號線SDataOut以及資料輸入訊號線SDataIn都沒有傳輸任何訊號,但此時傳送時鐘訊號的時鐘訊號線SClock所連接之匯流排端口401將被拉升至邏輯高電位(如圖5時間T3之前)。此時,處理晶片402中之偵測電路412判斷出主板42與背板41之間並沒有週期性振盪訊號傳輸。因此,偵測電路412仍預設為在邏輯低電位。
接著,當主板42啟動並開始與背板41進行訊號傳輸時(如圖5時間T3),偵測電路412會開始偵測到由主板42的硬碟控制器421產生且傳送給背板41之週期性振盪訊號,同時計時單元4121開始計時,當達第一間隔時間(如圖5時間T3至T4)時,偵測電路412會判斷所接收之訊號是否為週期性振盪訊號,以進一步確定主板42是否啟動。若偵測電路412判斷該訊號為週期性振盪訊號,則將自身邏輯電位由低轉至高電位(如圖5時間T4)。同時,偵測電路412產生啟動訊號並傳送給控制電路411以控制所連接之風扇43或顯示燈44啟動。舉例來說,當偵測電路412偵測到主板42為運作狀態時,控制電路411進一步啟動顯示燈44,用以顯示硬碟45之使用狀態,以告知使用者硬碟45是否被存取、是否被定位或使否產生錯誤。或者,啟動背板41所耦接之風扇43,以進行對監控管理系統4降溫之控制。
隨後,當主板42與背板41之間的週期性振盪訊號傳輸中止時(如圖5時間T5),偵測電路412中的計時單元4121會開始計時。當計時單元4121計時達第二間隔時間(如圖5時間T5至T6)後,
偵測電路412將自身邏輯電位由高轉至低,並產生關閉訊號且傳送給控制電路411以控制風扇43或顯示燈44關閉。
請參閱圖6,圖6為本發明另一實施例之監控管理系統示意圖。在圖6中之監控管理系統6包括背板61、多個主板62、多個功能裝置63以及多個周邊裝置64。各主板62分別包括有一振盪單元621。背板61包括多個匯流排端口601、處理晶片602以及多條匯流排603。處理晶片602包括控制電路611以及偵測電路612。偵測電路612包括計時單元6121。各主板62分別耦接於各匯流排端口601,各功能裝置63分別耦接於各匯流排端口601,周邊裝置64共同耦接於控制電路611。各匯流排端口601係經由各對應之匯流排603耦接於控制電路611,偵測電路612耦接於各匯流排603,以及控制電路611耦接於偵測電路612。偵測電路612係透過偵測各主板62所產生的週期性振盪訊號來判斷各主板62是否啟動。於圖6中,背板61各元件之作用與圖3中之背板31的各元件之作用相同,於此不再贅述。
各主板62分別透過各匯流排端口601耦接於背板61。在本發明實施例中,各主板62是主機板(Motherboard)。在其他實施例中,各主板62亦可為系統板或其他邏輯板等等,本發明並不以此作為限制。各主板62與背板61連接並控制與背板61連接之各功能裝置63。一般來說,各主板62透過背板61分別對應控制功能裝置63。例如2U4Nodes的伺服器可透過四個主板來分別控制12顆硬碟(亦即一個主板控制3顆硬碟)。
各周邊裝置64連接於背板61之控制電路611(此處所述周邊裝置與圖3相同)。舉例來說,當控制電路611接收到偵測電路612所產生之啟動訊號時,進一步控制對應於各主板62的各周邊裝置64切換為啟動模式。另一方面,當控制電路611接收到偵測電路612所產生之關閉訊號時,進一步控制對應於各主板62的各周邊裝置64切換為關閉模式。在本發明實施例中,於此處之各功能裝
置63可以上述圖4之硬碟作為實施方式,各周邊裝置64即為風扇或顯示燈。
值得一提的是,在上述之所有實施例中,主板可為包括任何可提供週期性振盪訊號之元件的電路板;而背板亦可為其他包括偵測電路之子電路板,本發明並不以此做為限制。
請參閱圖7,圖7為本發明實施例之監控管理方法流程圖。監控管理方法包括以下步驟:步驟S101,將主板連接至背板上的匯流排端口。步驟S102,將該背板上的一控制電路經由一匯流排耦接於該匯流排端口。步驟S103,將該背板上的一偵測電路耦接於該匯流排並偵測主板是否傳送週期性振盪訊號。步驟S104,當偵測電路偵測到週期性振盪訊號時,產生一啟動訊號且傳送至控制電路。步驟S105,控制電路根據啟動訊號啟動周邊裝置。步驟S106,偵測電路偵測主板是否停止傳送週期性振盪訊號。步驟S107,當偵測電路偵測到停止傳送週期性振盪訊號時,產生一關閉訊號且傳送至控制電路。步驟S108,控制電路根據關閉訊號關閉周邊裝置。
請同時參閱圖6與圖7,在步驟S101中,將各主板62分別連接至背板61之各匯流排端口601。接著,在步驟S102中,將該背板61上的一控制電路611經由一匯流排603耦接於該匯流排端口601。然後在步驟S103中,將該背板上的一偵測電路612耦接於該匯流排603並偵測各主板62中之各振盪單元621是否傳送週期性振盪訊號。若否,則偵測電路612保持持續偵測狀態;若是,則直接進入步驟S104。
在步驟S103中,偵測電路612在接收到訊號時,偵測電路612之計時單元6121隨即開始計時一第一間隔時間,用以判斷所接收到之訊號是否為週期性振盪訊號,當確認為週期性振盪訊號時,進入步驟S104。
在步驟S104中,偵測電路612在偵測到週期性振盪訊號時,
進一步產生啟動訊號並傳送至控制電路611以執行後續處理。
在步驟S105中,當控制電路611接收到啟動訊號後,根據所述之啟動訊號控制對應的各周邊裝置64。
接著,在步驟S106中,偵測電路612會持續的偵測是否停止傳送來自各主板62之週期性振盪訊號。若否,則持續偵測來自主板62所傳送之週期性振盪訊號。若是,則進入步驟S107。
進一步的,在步驟S106中,偵測電路612偵測到來自主板62所傳送之週期性振盪訊號停止後,同時啟動計時單元6121計時是否達一第二間隔時間,用以判斷各主板是否停止傳送週期性振盪訊號。若否,則持續偵測是否停止傳送週期性振盪訊號。若是,則進入步驟S107。
在步驟S107中,當偵測電路612偵測到主板62停止傳送週期性振盪訊號達一第二間隔時間時,產生關閉訊號且傳送至控制電路611。接著,在步驟S108中,控制電路611根據關閉訊號關閉對應之各周邊裝置64。值得一提的是,在主板62停止傳送週期性振盪訊號時,系統仍可能處於未完全恢復初始的狀態。舉例來說,在伺服器系統中,主板62停止運作後立即將周邊裝置64(例如為風扇)關閉時,伺服器仍處於高溫的狀態。因此,直接將周邊裝置64關閉將造成伺服器餘溫散熱不易。
綜上所述,透過本發明實施例所提出之監控管理系統及其方法,讓使用既有的串型通用輸入輸出匯流排的伺服器系統在不增加額外硬體成本之下,以原有主板產生用以傳送硬碟相關資訊之週期性振盪訊號,同時完成主板與背板之間硬碟相關資訊的傳送及主板插入和啟動偵測。值得一提的是,透過使用本發明實施例,不僅可節省背板中數個輸入輸出腳位的使用以降底整體電路配線複雜度,更可以減少主板在韌體上執行的必要,以提高系統的執行效能。除此之外,透過本發明實施例亦可間接減少主板韌體的
開發成本,尤其在背板的輸入輸出腳位不足的情況下將更顯得本發明的重要性。
以上所述,僅為本發明最佳之具體實施例,惟本發明之特徵並不侷限於此,任何熟悉該項技藝者在本發明之領域內,可輕易思及之變化或修飾,皆可涵蓋在以下本案之專利範圍。
4‧‧‧監控管理系統
41‧‧‧背板
42‧‧‧主板
401‧‧‧匯流排端口
402‧‧‧處理晶片
403‧‧‧串型通用輸入輸出匯流排
411‧‧‧控制電路
412‧‧‧偵測電路
4121‧‧‧計時單元
421‧‧‧硬碟控制器
43‧‧‧風扇
44‧‧‧顯示燈
45‧‧‧硬碟
SClock‧‧‧時鐘訊號線
SLoad‧‧‧同步訊號線
SDataOut‧‧‧資料輸出訊號線
SDataIn‧‧‧資料輸入訊號線
Claims (9)
- 一種監控管理系統,包括:至少一主板;以及一背板,更包括:至少一匯流排端口,連接該至少一主板;一控制電路,經由至少一匯流排耦接於該至少一匯流排端口;以及一偵測電路,耦接於各該匯流排及該控制電路,用以偵測該主板啟動時傳送之一週期性振盪訊號,其中該偵測電路更包括一計時單元,用以計時一第一間隔時間與一第二間隔時間;其中當該偵測電路偵測到該主板開始傳送該週期性振盪訊號至該背板達該第一間隔時間時,該偵測電路產生一啟動訊號並傳送至該控制電路,該控制電路控制一周邊裝置切換為一啟動模式;當該偵測電路偵測到該主板停止傳送該週期性振盪訊號至該背板達該第二間隔時間時,該偵測電路產生一關閉訊號並傳送至該控制電路,該控制電路控制該周邊裝置切換為一關閉模式。
- 如申請專利範圍第1項所述之監控管理系統,其中各該主板更包括一振盪單元,該振盪單元用以產生該週期性振盪訊號。
- 如申請專利範圍第2項所述之監控管理系統,其中該振盪單元為一硬碟控制器。
- 如申請專利範圍第1項所述之監控管理系統,其中該偵測電路係耦接於各該匯流排之一時鐘訊號線。
- 如申請專利範圍第4項所述之監控管理系統,其中各該主板係經由該時鐘訊號線傳送該週期性振盪訊號至該背板。
- 如申請專利範圍第1項所述之監控管理系統,其中該啟動訊號與該關閉訊號為一電位變化。
- 如申請專利範圍第1項所述之監控管理系統,其中各該主板傳送之該週期性振盪訊號為不大於100KHz之頻率。
- 一種監控管理方法,包括:將至少一主板連接至背板上的至少一匯流排端口;將該背板上的一控制電路經由至少一匯流排耦接於該至少一匯流排端口;將該背板之一偵測電路耦接於各該至少一匯流排,偵測各該至少一主板於啟動時是否傳送一週期性振盪訊號;利用該偵測電路的一計時單元計時一第一間隔時間,用以偵測各該至少一主板是否傳送該週期性振盪訊號;當該偵測電路偵測到各該至少一主板開始傳送該週期性振盪訊號至該背板時,該偵測電路產生一啟動訊號並傳送至該控制電路,該控制電路控制一周邊裝置切換為一啟動模式;利用該計時單元計時一第二間隔時間,用以偵測各該至少一主板是否停止傳送該週期性振盪訊號;以及當該偵測電路偵測到各該至少一主板停止傳送該週期性振盪訊號至該背板時,該偵測電路產生一關閉訊號並傳送至該控制電路,該控制電路控制該周邊裝置切換為一關閉模式。
- 如申請專利範圍第8項所述之監控管理方法,其中更包括:將該偵測電路耦接於各該至少一匯流排之一時鐘訊號線。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103116285A TWI605338B (zh) | 2014-05-07 | 2014-05-07 | 一種監控管理系統及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW103116285A TWI605338B (zh) | 2014-05-07 | 2014-05-07 | 一種監控管理系統及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201543211A TW201543211A (zh) | 2015-11-16 |
TWI605338B true TWI605338B (zh) | 2017-11-11 |
Family
ID=55220925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW103116285A TWI605338B (zh) | 2014-05-07 | 2014-05-07 | 一種監控管理系統及其方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI605338B (zh) |
-
2014
- 2014-05-07 TW TW103116285A patent/TWI605338B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201543211A (zh) | 2015-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9934187B2 (en) | Hot-pluggable computing system | |
US8898358B2 (en) | Multi-protocol communication on an I2C bus | |
US7447822B2 (en) | Hot-plug control system and method | |
US20100095138A1 (en) | Computer start-up timing control device and method thereof | |
JP2000056871A (ja) | Usbシステム用のemsエンハンスメント回路 | |
TWI735831B (zh) | 觸控顯示驅動電路 | |
JP2019160279A (ja) | マルチマスタートポロジーシステムにおけるcpldキャッシュの適用 | |
TWI700581B (zh) | 伺服器及其偵錯方法 | |
US7626436B2 (en) | Automatic system clock detection system | |
TWI710911B (zh) | 電子系統、主機端裝置及控制方法 | |
US7549009B2 (en) | High-speed PCI interface system and a reset method thereof | |
US7912989B2 (en) | Network interface for decreasing power consumption | |
TWI605338B (zh) | 一種監控管理系統及其方法 | |
TWI444817B (zh) | 計算機裝置 | |
CN116627729A (zh) | 外接线缆、外接线缆在位检测装置、开机自检方法及系统 | |
CN105095043A (zh) | 一种监控管理系统及其方法 | |
CN110701084A (zh) | 电子系统内的风扇控制方法 | |
TWM598968U (zh) | 頻外的外接控制設備與系統 | |
JP6030998B2 (ja) | 情報処理システム | |
TWI719461B (zh) | 伺服器電源管理方法及系統 | |
TWI724700B (zh) | 頻外的外接控制設備、系統與方法 | |
US7868651B1 (en) | Off-die termination of memory module signal lines | |
JP2018029285A (ja) | 通信装置、半導体装置、通信システムおよび初期化方法 | |
TWI768769B (zh) | 單處理器系統之伺服器主機板 | |
KR100466328B1 (ko) | I2c 통신의 신뢰성 확보방법 |