一种正交I/Q信号相位失衡校正电路
技术领域
本发明涉及一种低中频无线接收机中的正交I/Q信号相位失衡校正电路,属于无线通信集成电路技术领域。
背景技术
低中频无线接收机结合了超外差接收机和零中频接收机的优点,既具有很高的集成度,使得低成本和低功耗成为可能,同时又避免了零中频接收机中闪烁噪声和直流失调的影响。但是,在低中频接收机中存在着镜像信号干扰的问题。经过混频器正交下变频之后,有用信号和镜像信号分别位于正频率(fIF)和负频率(-fIF)处,通常采用具有非对称幅频响应的复数滤波器来抑制镜像信号。但是,复数滤波器的镜像抑制能力强烈地依赖正交I/Q两路信号的幅度和相位的匹配程度,特别地,I/Q两路信号相位的微小失配将明显地恶化复数滤波器的镜像抑制能力。如果无法提供足够的镜像抑制比,经过下变频后镜像信号将淹没有用信号。
由于本振信号产生电路不可能精准地产生相差90°的正交信号,也就不可避免地会引入相位失配;同时由于版图的不对称也会引入相位失配;复数滤波器本身的不对称也会产生相位失配。因此,需要在复数滤波器之前引入I/Q相位失衡校正电路。
目前,大部分方法都采用在数字域进行I/Q失衡校正,先将低中频信号转换成基带数字信号,然后借助DSP处理器采用多种基带算法对I/Q数字信号进行处理,最终I/Q失衡被消除。为了达到高精度,这种方法需要高精度的模数转换器ADC,高性能DSP处理器,功耗大,成本高。另外一种方法采用模拟电路实现,利用运算放大器结构中电阻的比例实现相位校正。这种方法采用电阻的比例实现校正系数,由于电阻值的限制,不能实现很细微的校正系数,难以达到高精度,同时也有带宽的限制。
发明内容
本发明的目的是克服现有技术的不足,公开一种高精度正交I/Q信号相位失衡校正电路,其能够实现最小偏差0.04°的校正精度,采用多比特互补电流型DAC实现校正系数的调节,避免了电阻比例难实现高精度的限制,同时有极大地降低了功耗和面积。
本发明通过以下的技术方案来实现:所述的正交I/Q信号相位失衡校正电路包括一个矩阵耦合放大器。假设理想的正交I/Q信号分别为Iideal=cosωt、Qideal=sinωt,t表示时间,ω为信号的角频率,引入相位失配θ后的非理想I/Q信号分别为 用矩阵形式表示为:
相位校正即从非理想I/Q信号I'、Q'中恢复出理想正交I/Q信号Iideal、Qideal,通过反矩阵的方式实现补偿:
在θ值很小的情况下,忽略公式2中的θ高阶项,得到I"=Iideal,Q″=Qideal,得到的I/Q信号为理想正交的,相位失衡被消除。
本发明利用所述矩阵耦合放大器来实现矩阵 所述矩阵耦合放大器由两个结构相同的四输入差分放大器组成,分别为第一差分放大器和第二差分放大器,四输入信号由两对差分信号组成,即I路信号的正端Iin+和负端Iin-、Q路信号的正端Qin+和负端Qin-,两个差分放大器的输入信号是对称的,即第一差分放大器的第一对差分输入信号为第二差分放大器的第二对差分输入信号,第一差分放大器的第二对差分输入信号为第二差分放大器的第一对差分输入信号;
第一差分放大器由第一乘法器和第一加法器组成,失衡Q路信号Q'经过第一乘法器乘以加权系数后与失衡I路信号I'相加得到校正I路信号I″;第二差分放大器由第二乘法器和第二加法器组成,失衡I路信号I'经过第二乘法器乘以加权系数后与失衡Q路信号Q'相加得到校正Q路信号Q″;加权系数决定了相位校正的大小和范围,调节加权系数的大小用以校正不同大小的相位失衡。
所述四输入差分放大器由两个二输入差分放大器组成,分别为一个采用PMOS差分输入对管实现的PMOS对管差分放大器和一个采用两对NMOS差分输入对管交叉耦合实现的NMOS对管交叉耦合差分放大器;所述PMOS对管差分放大器将一对差分输入电压信号转换成差分电流,所述NMOS对管交叉耦合差分放大器将另一对差分输入电压信号转换成差分电流,两个差分电流在输出节点相加,并流过负载电阻产生差分输出电压,实现电压加法运算vo=a×v1+b×v2的功能,其中加权系数a,b取值为而v1,v2取为I路,Q路信号。
采用所述NMOS对管交叉耦合差分放大器实现加权系数利用两对交叉耦合的NMOS对管对同一对差分输入信号进行放大,两对差分输入对管分别对差分输入信号引入不同的加权系数c、d,最后在输出相减,即实现电压减法运算vo′=(c-d)vi,则总加权系数即为c-d;只要c、d相差很小,即能够实现微小的加权系数。
所述两对NMOS差分输入对管分别由不同的尾电流源进行偏置,调节两个尾电流源的大小实现不同加权系数,方法为:其中一对NMOS差分输入对管偏置在固定电流源下,另一对NMOS差分输入对管偏置在可变电流源下,通过调节可变电流源使其大小在固定电流源附近上下变动,偏差的大小和符号决定了加权系数的大小和正负。
所述的可变电流源采用八比特互补电流型数模转换器实现,八个大小呈等比级数的电流源在八对互补开关的控制下流向两个不同的节点,最终在这两个节点汇集不同支路的电流得到两个大小互补的电流;为了保证对称性和调节的准确性,固定电流源和可变电流源中的分支电流均是从同一个偏置管中镜像得到的。
具体的,所述第一差分放大器包括:PMOS管差分输入对、NMOS管交叉耦合差分输入对、固定电流源和可变电流源,以及有源负载;所述PMOS管差分输入对包括第三PMOS管、第四PMOS管,NMOS管交叉耦合差分输入对包括第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管,有源负载包括第一PMOS管、第二PMOS管,所述第一PMOS管、第二PMOS管源极接电源,第一PMOS管、第二PMOS管栅极相连并分别通过一个输出负载电阻连接第三PMOS管漏极和第四PMOS管漏极,第一PMOS管漏极和第三PMOS管源极相连,第二PMOS管漏极和第四PMOS管源极相连,第三PMOS管源极和第四PMOS管源极之间接源极负反馈电阻,第三PMOS管栅极接I路信号的正端Iin+,第四PMOS管栅极接I路信号的负端Iin-,第三PMOS管漏极接第五NMOS管漏极和第七NMOS管漏极,第四PMOS管漏极接第六NMOS管漏极和第八NMOS管漏极,第六NMOS管栅极、第七NMOS管栅极接Q路信号的负端Qin-,第五NMOS管栅极、第八NMOS管栅极接Q路信号的正端Qin+,第五NMOS管源极、第六NMOS管源极接固定电流源,第七NMOS管源极、第八NMOS管源极接可变电流源,第五NMOS管源极、第六NMOS管源极之间跨接源极负反馈电阻,第七NMOS管源极、第八NMOS管源极之间跨接源极负反馈电阻;固定电流源和可变电流源组成尾电流源,第一PMOS管、第二PMOS管和输出负载电阻组成共模负反馈;PMOS管差分输入对将输入电压信号Iin+、Iin-转化成差分电流i1,差分电流i1流向输出负载电阻;NMOS管交叉耦合差分输入对将输入电压信号Qin+、Qin-转化成差分电流i2,差分电流i2也流向输出负载电阻,差分电流i1和差分电流i2在输出节点处相加并在输出负载电阻上产生输出差分电压Iout+、Iout-。
与所述第一差分放大器结构相同,第二差分放大器包括:第二PMOS管差分输入对、第二NMOS管交叉耦合差分输入对、第二固定电流源和第二可变电流源,以及第二有源负载;第二固定电流源和第二可变电流源组成尾电流源,第二有源负载和第二输出负载电阻组成共模负反馈;所述第二PMOS管差分输入对将电压信号Qin+、Qin-转化成差分电流i3,差分电流i3流向第二输出负载电阻;第二NMOS管交叉耦合差分输入对将电压信号Iin+、Iin-转化成差分电流i4,差分电流i4也流向第二输出负载电阻;差分电流i3和差分电流i4在输出节点处相加并在第二输出负载电阻上产生输出差分电压Qout+、Qout-。
组成差分输入对的第五NMOS管、第六NMOS管将电压信号Qin+、Qin-转化成差分电流i2a并流向输出节点,组成差分输入对的第七NMOS管源极、第八NMOS管将电压信号Qin+、Qin-转化成差分电流i2b并流向输出节点,由于两个差分输入对的漏极交叉,差分电流i2a和差分电流i2b在输出节点相减得到差分电流i2;因此,差分电流i2携带了两个加权系数相减的信息,即固定电流源不变,调节可变电流源使其在固定电流源附近上下变动,即实现对加权系数的大小和符号的调节,同时也就对相位失衡进行精细地校正。
具体的,所述的可变电流源包括编码电流,编码开关和电流输出三部分,编码电流包括4I、2I、I、I/2、I/4、I/8、I/16、I/32对应8位二进制编码的电流,采用镜像电流源实现,均从同一个电流I镜像得到;编码开关为8位互补开关,分别控制对应支路电流的通断;电流输出将导通的支路电流汇集并输出,最终的两路输出电流是互补的。
本发明的优点是:
1.本发明采用两个结构完全相同的四输入差分放大器组成矩阵耦合放大器,实现了对相位失衡的I/Q信号进行相位校正的目的,结构简单,容易实现。
2.本发明采用PMOS管差分放大器和NMOS管差分放大器共用偏置电流,极大地降低了功耗,提高了了电流利用率。
3.本发明通过控制尾电流源来调节差分放大器的加权系数,采用不同大小的尾电流源分别为交叉耦合对管提供电流,使得差分放大器容易实现微小的加权系数。
4.本发明采用多比特电流型DAC实现可变尾电流,使得校正精度容易控制,且实现了高达0.04°的校正精度。同时,该结构的可拓展性强,增加或减少互补编码开关对的数目,即可提高或降低相位校正的范围。
附图说明
图1为本发明实施例的正交I/Q信号相位失衡校正电路的结构框图。
图2为本发明I/Q信号相位失衡校正电路的实现电路原理图。
图3为本发明I/Q信号相位失衡校正电路中差分放大器的电路原理图。
图4为本发明采用8比特DAC控制的可调电流源实现原理图。
具体实施方式
下面结合附图通过实施例对本发明的技术方案作进一步具体的说明。
假设理想的正交I/Q信号分别为Iideal=cosωt、Qideal=sinωt,t表示时间,ω为信号的角频率。引入相位失配θ后的非理想I/Q信号分别为 用矩阵形式表示为:
由公式1可以看出,I'、Q’可以看成Iideal、Qideal以矩阵的方式的线性组合。相位校正即从非理想I/Q信号I'、Q’中恢复出理想正交I/Q信号Iideal、Qideal,这可以通过反矩阵的方式来实现补偿,以达到对相位进行矫正的目的。
由于θ值通常很小,公式2中的θ高阶项可以忽略,得到I"=Iideal,Q″=Qideal。通过相位校正后,得到的I/Q信号为理想正交的,相位失衡被消除。
图1为本发明的正交I/Q信号相位失衡校正电路的结构框图。图1中,左边为I/Q相位失衡的模型20,右边是对I/Q相位失衡进行校正的结构模型21。理想正交I/Q信号22、23受到非理想因素的影响引起相位失衡,得到失衡的I/Q信号24、25,失衡的I/Q信号24、25的相位差偏离90°,如果直接通过下级复数滤波器进行处理,将会引起镜像抑制率的严重下降。失衡I/Q信号24、25经过本发明的相位失衡校正电路21得到校正后的I/Q信号28、29,校正后使得校正后的I/Q信号28、29的相位差接近90°,从而完成相位校正的目的。
相位失衡校正电路21是一个矩阵耦合放大器,由两个放大器组成,两个放大器均为四输入差分放大器,两者结构完全相同,分别为第一放大器40和第二放大器50。第一放大器40由第一乘法器26和第一加法器组成,失衡Q路信号Q'25经过乘法器26乘以加权系数后与失衡I路信号I'24相加得到校正I路信号I″28。第二放大器50由第二乘法器27和第二加法器组成,失衡I路信号I'24经过乘法器27乘以加权系数后与失衡Q路信号Q'25相加得到校正Q路信号Q″29。加权系数决定了相位校正的大小和范围,调节加权系数的大小可以校正不同大小的相位失衡。
本发明包含矩阵耦合放大器和八比特编码互补电流型数模转换器。
本发明利用矩阵耦合放大器来实现上述的反矩阵 所述矩阵耦合放大器由两个结构完全相同的四输入差分放大器组成,四输入信号由两对差分信号组成,两个差分放大器的输入信号是对称的,即第一差分放大器40的第一对差分输入信号为第二差分放大器50的第二对差分输入信号,同理,第一差分放大器40的第二对差分输入信号为第二差分放大器50的第一对差分输入信号。每一个四输入差分放大器由两个二输入差分放大器组成,分别为一个采用PMOS差分输入对管实现的PMOS对管差分放大器和一个采用两对NMOS差分输入对管交叉耦合实现的NMOS对管交叉耦合差分放大器。
所述PMOS对管差分放大器将一对差分输入电压信号转换成差分电流,所述NMOS对管交叉耦合差分放大器将另一对差分输入电压信号转换成差分电流,两个差分电流在输出节点相加,并流过负载电阻产生差分输出电压,实现电压加法运算vo=a×v1+b×v2的功能,其中加权系数a,b可以取值为而v1,v2则可以取为I路,Q路信号。
由于θ通常是一个很小的值,通常不超过0.1,且为了达到高精度的相位校正,要求加权系数a,b的取值非常小。如何在电路中实现微小的加权系数是高精度相位校正中的难点。本发明采用NMOS对管交叉耦合差分放大器实现加权系数利用两对交叉耦合的NMOS对管对同一对差分输入信号进行放大,两对差分输入对管分别对差分输入信号引入不同的加权系数,最后在输出相减,即实现电压减法运算vo=(c-d)vi,则总加权系数即为(c-d)。只要c、d相差很小,即可实现微小的加权系数。
所述的NMOS对管交叉耦合输入对管由两对差分输入对管组成,分别由不同的尾电流源进行偏置,调节两个尾电流源的大小即可实现不同加权系数。本发明采用如下方法:其中一对差分输入对管偏置在固定电流源下,另一对差分输入对管偏置在可变电流源下,通过调节可变电流源使其大小在固定电流源附近上下变动,偏差的大小和符号决定了加权系数的大小和正负。
所述的可变电流源采用八比特互补电流型数模转换器实现,八个大小呈等比级数的电流源在八对互补开关的控制下流向两个不同的节点,最终在这两个节点汇集不同支路的电流得到两个大小互补的电流。为了保证对称性和调节的准确性,固定电流源和可变电流源中的分支电流均是从同一个偏置管中镜像得到的。
图2给出了本发明I/Q信号相位失衡校正电路的实现电路原理图。图3给出了第一差分放大器40的电路实现图,第二差分放大器50与第一差分放大器40的结构相同。
如图2所示,本发明的正交I/Q信号相位失衡校正电路由一对结构相同的四输入差分放大器组成,所述第一差分放大器40和第二差分放大器50的输入均为两对差分信号,即I路和Q路信号,分别为Iin+,Iin-和Qin+,Qin-。第一差分放大器40的第一对输入信号作为第二差分放大器50的第二对输入信号,同理,第一差分放大器40的第二对输入信号作为第二差分放大器50的第一对输入信号。
如图3所示,第一差分放大器40包括:PMOS管差分输入对41、NMOS管交叉耦合差分输入对42、固定电流源44和可变电流源43,以及有源负载45。所述PMOS管差分输入对41由PMOS管M3、M4组成,NMOS管交叉耦合差分输入对42由NMOS管M5~M8组成,有源负载45由PMOS管M1、M2组成,源极负反馈电阻包括R1、R2、R3,输出负载电阻RL,尾电流源由固定电流源44和可变电流源43组成,PMOS管M1、M2和电阻RL组成共模负反馈。
从前端混频器或其它器件进来两对差分电压信号,I路为Iin+、Iin-,Q路为Qin+、Qin-。PMOS管差分输入对41将电压信号Iin+、Iin-转化成差分电流i1,差分电流i1流向输出负载电阻RL。NMOS管交叉耦合差分输入对42将电压信号Qin+、Qin-转化成差分电流i2,差分电流i2也流向输出负载电阻RL。差分电流i1和差分电流i2在输出节点处相加并在输出负载电阻RL上产生输出差分电压Iout+、Iout-。
如图2所示,第二差分放大器50的电路结构与差分放大器40完全相同,包括:第二PMOS管差分输入对51、第二NMOS管交叉耦合差分输入对52、第二固定电流源54和第二可变电流源53,以及第二有源负载55。第二PMOS管差分输入对51由PMOS管M3B、M4B组成,第二NMOS管交叉耦合差分输入对52由NMOS管M5B~M8B组成,第二有源负载55由PMOS管M1B、M2B组成,源极负反馈电阻包括R1B、R2B、R3B,尾电流源由第二固定电流源54和第二可变电流源53组成,PMOS管M1B、M2B和输出负载电阻RLB组成共模负反馈。第二PMOS管差分输入对51将电压信号Qin+、Qin-转化成差分电流i3,差分电流i3流向输出负载电阻RL。第二NMOS管交叉耦合差分输入对52将电压信号Iin+、Iin-转化成差分电流i4,差分电流i4也流向输出负载电阻RLB。差分电流i3和差分电流i4在输出节点处相加并在输出负载电阻RLB上产生输出差分电压Qout+、Qout-。
如图3所示,PMOS管差分输入对41的差分输入对管由PMOS场效应管M3和M4组成,M3、M4的栅极分别连接到I路输入信号的正端Iin+和负端Iin-,M3、M4的漏极分别连接到该放大器输出的负端Iout-和正端Iout+,M3的源极连接到PMOS负载管M1的漏极,M4的源极连接到PMOS负载管M2的漏极。源极负反馈电阻R1跨接在M3、M4的源极之间,用于提高线性度。输出负载电阻RL和M1、M2组成共模负反馈电路。
如图3所示,NMOS管交叉耦合差分输入对42的交叉耦合差分输入对管由NMOS场效应管M5~M8组成,其中M5、M6为一组差分输入对管,M7、M8为另一组差分输入对管。M5、M8的栅极连接到Q路输入信号的正端Qin+,M6、M7的栅极连接到Q路输入信号的负端Qin-;M5、M7的漏极连接到一起,同时连接到该放大器输出的负端Qout-,M6、M8的漏极连接到一起,同时连接到该放大器输出的正端Qout+;M5、M6的源极连接到固定电流源44,M7、M8的源极连接到可变电流源43。源极负反馈电阻R2跨接在M5、M6的源极之间,源极负反馈电阻R3跨接在M7、M8的源极之间,用于提高线性度。
NMOS管交叉耦合差分输入对42和第二NMOS管交叉耦合差分输入对52很巧妙地实现了图1(式2)中的加权系数为高精度校正提供了可能的实现方法。以NMOS交叉耦合差分输入对42为例,组成差分输入对的NMOS管M5、M6将电压信号Qin+、Qin-转化成差分电流i2a并流向输出节点,组成差分输入对的NMOS管M7、M8将电压信号Qin+、Qin-转化成差分电流i2b并流向输出节点,由于两个差分输入对的漏极交叉,差分电流i2a和差分电流i2b在输出节点相减得到差分电流i2。因此,差分电流i2携带了两个加权系数相减的信息,即固定电流源44不变,调节可变电流源43使其在固定电流源44附近上下变化,即可实现对加权系数的大小和符号的调节,同时也就对相位失衡进行精细地校正。
图4给出了可变电流源43、第二可变电流源53的实现原理图。本发明的可变电流源采用8比特互补电流型数模转换器DAC实现,包括编码电流71,编码开关72和电流输出73三部分。编码电流71由镜像电流源实现了大小为4I~I/32(呈等比级数)的8个电流,均从同一个电流I镜像得到,镜像电流源中MOS管的尺寸取得要稍大,以减小沟道长度调制效应和其他失配造成的电流偏差。编码开关72为8位互补开关,均采用MOS管实现,分别控制着编码电流71中的8路电流的流向。电流输出73实际上是电流相加器,将对应导通的支路电流汇集并输出,最终的两路输出电流是互补的。
本发明通过调节8位互补开关的通断,可以实现高达256级的精细调节,校正精度可以通过设计最小电流I/32来进一步提高,实现了高精度相位失衡校正。本发明集成度高,具有精度高,易于调节的特点,实现了高性能。同时结构简单,便于实现,同时几乎不引入额外的幅度失衡。
采用本发明上述实施例结构实现的正交I/Q相位失衡校正电路可以实现校正范围±7°,校正精度高达0.04°。