CN102868365A - 晶体振荡器电路 - Google Patents

Abstract

本发明公开了一种晶体振荡器电路，所述晶体振荡器电路包括第一晶体振荡器、第二晶体振荡器以及输出控制电路；所述第二晶体振荡器的频率稳定时间小于所述第一晶体振荡器；所述输出控制电路用于在所述第一晶体振荡器频率稳定前输出第二晶体振荡器产生的信号，在所述第一晶体振荡器频率稳定后输出第一晶体振荡器产生的信号。所述晶体振荡器电路在保证晶体振荡电路的工作性能的同时，大大缩短了电路上电后正常工作的等待时间。

Description

晶体振荡器电路

技术领域

本发明涉及晶体振荡器制造领域，具体涉及一种晶体振荡器电路。

背景技术

石英晶体振荡器是一种高精度和高稳定度的振荡器，被广泛应用于彩电、计算机、遥控器等各类振荡电路中，以及通信系统中作为频率发生器，为数据处理设备产生时钟信号和为特定系统提供基准信号。

恒温控制晶体振荡器（OCXO）是目前频率稳定度和精确度最高的晶体振荡器，它在老化率、温度稳定性、长期稳定度和短期稳定度方面的性能都非常优秀，因此，作为精密时频信号源被广泛应用在各个领域中。

目前恒温控制晶体振荡器在常温下刚通电时，其输出频率为内部石英晶体冷态频率，其与标称频率的偏差在200ppm以上。通电后，晶振的输出频率随着恒温电路对恒温槽的加热过程而迅速变化，直到恒温槽达到稳定的温度点，恒温控制晶体振荡器的输出频率一般需要2分钟以上才能达到与标称频率的偏差在2ppm以内，其频率稳定时间较长，导致使用恒温控制晶体振荡器的电路上电后要等待较长的时间才能够正常工作。

发明内容

本发明要解决的技术问题是提供一种较短时间即可输出标称频率的晶体振荡器电路，在保证晶体振荡器电路性能的同时，缩短电路上电后到正常工作的等待时间。

本发明公开了一种晶体振荡器电路，包括第一晶体振荡器、第二晶体振荡器以及输出控制电路；所述第二晶体振荡器的频率稳定时间小于所述第一晶体振荡器；

所述输出控制电路用于在所述第一晶体振荡器频率稳定前输出第二晶体振荡器产生的信号，在所述第一晶体振荡器频率稳定后输出第一晶体振荡器产生的信号。

优选地，所述输出控制电路包括频率比较电路和输出切换电路；

所述频率比较电路用于比较所述第一晶体振荡器和所述第二晶体振荡器的频率，在第一晶体振荡器和所述第二晶体振荡器频率差在预定范围内时触发切换；

所述输出切换电路用于在频率比较电路触发切换后由输出第二晶体振荡器信号切换到输出第一晶体振荡器的信号。

优选地，所述输出控制电路利用锁相环、单片机（MCU）、FPGA或CPLD实现。

优选地，所述输出控制电路包括相位比较电路和输出切换电路；

所述相位比较电路用于比较所述第一晶体振荡器和所述第二晶体振荡器的相位，在第一晶体振荡器和所述第二晶体振荡器相位差在预定范围内时触发切换；

所述输出切换电路用于在相位比较电路触发切换后由输出第二晶体振荡器信号切换到输出第一晶体振荡器的信号。

优选地，所述输出控制电路利用锁相环、单片机（MCU）、FPGA或CPLD实现。

优选地，所述输出控制电路包括延时电路和输出切换电路；

所述延时电路用于在所述晶体振荡器电路上电预定时间后触发切换；

所述输出切换电路用于在所述延时电路触发切换后由输出第二晶体振荡器信号切换到输出第一晶体振荡器的信号。

优选地，述输出控制电路利用单片机（MCU）、FPGA、CPLD、或延时继电器实现。

优选地，所述第一晶体振荡器为恒温控制晶体振荡器。

优选地，所述恒温控制晶体振荡器包括恒温槽，置于所述恒温槽中的振荡电路以及连接到恒温槽的恒温电路。

优选地，所述第二晶体振荡器为电压控制晶体振荡器（VCXO），温度补偿晶体振荡（TCXO），微机补偿晶体振荡器（MCXO）或温度补偿电压控制晶体振荡器（TCVCXO）。

本发明通过将稳定性强但频率稳定时间长的晶体振荡器和稳定性较弱但频率稳定时间短的晶体振荡器通过输出控制电路结合在一起，在上电后先输出频率稳定时间短的晶体振荡器的信号，待频率稳定后再切换输出稳定性强的晶体振荡器的信号，实现了将两者优点结合，在保证晶体振荡电路的工作性能的同时，大大缩短了电路上电后正常工作的等待时间。

附图说明

图1是本发明实施例的晶体振荡器电路的示意图；

图2是本发明另一实施例的晶体振荡电路的示意图；

图3是本发明另一实施例的晶体振荡电路的示意图；

图4是本发明另一实施例的晶体振荡电路的示意图。

具体实施方式

下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分。

图1是本发明实施例的晶体振荡器电路的示意图。如图1所示，所述晶体振荡器电路包括第一晶体振荡器10、第二晶体振荡器20以及输出控制电路30；所述第二晶体振荡器20的频率稳定时间小于所述第一晶体振荡器10。

所述输出控制电路30用于在所述第一晶体振荡器10频率稳定前输出第二晶体振荡器20产生的信号，在所述第一晶体振荡器频率10稳定后输出第一晶体振荡器10产生的信号。

所述输出控制电路30的输出端连接到频率输出电路40，所述频率输出电路用于稳定将输出控制电路选择输出的信号输出。

在本发明的一个优选实施例中，所述第一晶体振荡器选用恒温控制晶体振荡器，所述恒温控制晶体振荡器10包括恒温槽11，置于所述恒温槽中的振荡电路12以及连接到恒温槽的恒温电路13。

图2是本发明另一实施例的晶体振荡电路的示意图。如图2所示，所述晶体振荡器电路包括第一晶体振荡器10、第二晶体振荡器20以及输出控制电路30；所述第二晶体振荡器20的频率稳定时间小于所述第一晶体振荡器10。

所述输出控制电路30通过比较第一晶体振荡器10和第二晶体振荡器20的频率差判断第一晶体振荡器10是否达到频率稳定。

所述输出控制电路30包括频率比较电路31和输出切换电路32；

所述频率比较电路31用于比较所述第一晶体振荡器10和所述第二晶体振荡器20的频率，在第一晶体振荡器10和所述第二晶体振荡器20的频率差在预定范围内时触发切换。

由于第二晶体振荡器20具有较短的频率稳定时间，其在上电后很短时间就会稳定输出标定频率，此时，通过周期性地或连续地比较第一晶体振荡器10和第二晶体振荡器20的信号频率判断两者的频率差是否位于预定范围内，也即比较第一晶体振荡10的信号频率是否达到标定频率，如果两者频率差在预定范围内，说明第一晶体振荡10的信号频率已经稳定，可以进行切换操作。

所述输出切换电路32用于在频率比较电路触发切换后由输出第二晶体振荡器20的信号切换到输出第一晶体振荡器10的信号。

图2并不用于限制频率比较电路31和输出切换电路32的连接关系，两者可以如图2所示，由频率比较电路31连接到第一、第二晶体振荡器10、20，再由频率比较电路31将晶体振荡器的信号以及切换触发信号输出到输出切换电路34。也可以频率比较电路31、输出切换电路32同时与第一、第二晶体振荡器10、20连接，频率比较电路31仅将切换触发信号输出到输出切换电路32。

优选地，所述输出控制电路利用锁相环、单片机（MCU）、FPGA或CPLD实现。

优选地，所述第一晶体振荡器10选用恒温控制晶体振荡器，所述恒温控制晶体振荡器10包括恒温槽11，置于所述恒温槽中的振荡电路12以及连接到恒温槽的恒温电路13。

图3是本发明另一实施例的晶体振荡电路的示意图。如图3所示，所述晶体振荡器电路包括第一晶体振荡器10、第二晶体振荡器20以及输出控制电路30；所述第二晶体振荡器20的频率稳定时间小于所述第一晶体振荡器10。

所述输出控制电路30通过比较第一晶体振荡器10和第二晶体振荡器20的相位差判断第一晶体振荡器10是否达到频率稳定。

所述输出控制电路30包括相位比较电路33和输出切换电路34。

所述相位比较电路33用于比较所述第一晶体振荡器10和所述第二晶体振荡器20的相位，在第一晶体振荡器10和所述第二晶体振荡器20的相位差在预定范围内时触发切换。

由于第二晶体振荡器20具有较短的频率稳定时间，其在上电后很短时间就会稳定输出标定频率，此时，通过周期性地或连续地比较第一晶体振荡器10和第二晶体振荡器20的信号相位判断两者的频率是否相同或几乎相同，也即比较第一晶体振荡10的信号相位是否与标定频率相位相同（相位相同则频率必然相同），如果两者相位差在预定范围内，说明第一晶体振荡10的信号频率已经稳定，可以进行切换操作。

所述输出切换电路34用于在相位比较电路触发切换后由输出第二晶体振荡器20的信号切换到输出第一晶体振荡器10的信号。

图3并不用于限制相位比较电路33和输出切换电路34的连接关系，两者可以如图3所示，由相位比较电路33连接到第一、第二晶体振荡器10、20，再由相位比较电路33将晶体振荡器的信号以及切换触发信号输出到输出切换电路34。也可以相位比较电路33、输出切换电路34同时与第一、第二晶体振荡器10、20连接。相位比较电路33仅将切换触发信号输出到输出切换电路34。

优选地，所述输出控制电路利用锁相环、单片机（MCU）、FPGA或CPLD实现。

优选地，所述第一晶体振荡器10选用恒温控制晶体振荡器，所述恒温控制晶体振荡器10包括恒温槽11，置于所述恒温槽中的振荡电路12以及连接到恒温槽的恒温电路13。

图4是本发明另一实施例的晶体振荡电路的示意图。如图4所示，所述晶体振荡器电路包括第一晶体振荡器10、第二晶体振荡器20以及输出控制电路30；所述第二晶体振荡器的频率稳定时间小于所述第一晶体振荡器。

所述输出控制电路30根据电路上电时间判断第一晶体振荡器10是否达到频率稳定。

由于晶体振荡器本身的特征，每个种类的晶体振荡器均具有固定的频率稳定时间，即上电后到稳定输出标定频率的时间间隔。本实施例利用上电后经过的时间判断第一晶体振荡器10频率是否稳定。

所述输出控制电路30包括延时电路35和输出切换电路36。

所述延时电路35用于在所述晶体振荡器电路上电预定时间后触发切换；

所述输出切换电路36用于在所述延时电路35触发切换后由输出第二晶体振荡器20的信号切换到输出第一晶体振荡器10的信号。

图4并不用于限制延时电路35和输出切换电路36的连接关系，两者可以如图4所示，由延时电路35连接到第一、第二晶体振荡器10、20，再由延时电路35将晶体振荡器的信号以及切换触发信号输出到输出切换电路36。也可以延时电路35、输出切换电路36同时与第一、第二晶体振荡器10、20连接。延时电路35仅将切换触发信号输出到输出切换电路36。

优选地，所述输出控制电路利用单片机（MCU）、FPGA、CPLD或延时继电器实现。

优选地，所述第一晶体振荡器10选用恒温控制晶体振荡器，所述恒温控制晶体振荡器10包括恒温槽11，置于所述恒温槽中的振荡电路12以及连接到恒温槽的恒温电路13。

本领域技术人员可以理解，还可以采用计算第一晶体振荡器10的其它参数的方式来确定所述第一晶体振荡器10是否已经达到频率稳定，输出标定频率。

在本发明的所有实施例中，第二晶体振荡器20可以选用频率稳定时间极短的电压控制晶体振荡器（VCXO），温度补偿晶体振荡（TCXO），微机补偿晶体振荡器（MCXO）或温度补偿电压控制晶体振荡器（TCVCXO）。

本发明通过将稳定性强但频率稳定时间长的晶体振荡器和稳定性较弱但频率稳定时间短的晶体振荡器通过输出控制电路结合在一起，在上电后先输出频率稳定时间短的晶体振荡器的信号，待频率稳定后再切换输出稳定性强的晶体振荡器的信号，实现了将两者优点结合，在保证晶体振荡电路的工作性能的同时，大大缩短了电路上电后正常工作的等待时间。

以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种晶体振荡器电路，包括第一晶体振荡器、第二晶体振荡器以及输出控制电路；所述第二晶体振荡器的频率稳定时间小于所述第一晶体振荡器；

所述输出控制电路用于在所述第一晶体振荡器频率稳定前输出第二晶体振荡器产生的信号，在所述第一晶体振荡器频率稳定后输出第一晶体振荡器产生的信号。

2.根据权利要求1所述的晶体振荡器电路，其特征在于，所述输出控制电路包括频率比较电路和输出切换电路；

所述频率比较电路用于比较所述第一晶体振荡器和所述第二晶体振荡器的频率，在第一晶体振荡器和所述第二晶体振荡器频率差在预定范围内时触发切换；

所述输出切换电路用于在频率比较电路触发切换后由输出第二晶体振荡器的信号切换到输出第一晶体振荡器的信号。

3.根据权利要求2所述的晶体振荡器电路，其特征在于，所述输出控制电路利用锁相环、单片机（MCU）、FPGA或CPLD实现。

4.根据权利要求1所述的晶体振荡器电路，其特征在于，所述输出控制电路包括相位比较电路和输出切换电路；

所述相位比较电路用于比较所述第一晶体振荡器和所述第二晶体振荡器的相位，在第一晶体振荡器和所述第二晶体振荡器相位差在预定范围内时触发切换；

所述输出切换电路用于在相位比较电路触发切换后由输出第二晶体振荡器信号切换到输出第一晶体振荡器的信号。

5.根据权利要求4所述的晶体振荡器电路，其特征在于，所述输出控制电路利用锁相环、单片机（MCU）、FPGA或CPLD实现。 

6.根据权利要求1所述的晶体振荡器电路，其特征在于，所述输出控制电路包括延时电路和输出切换电路；

所述延时电路用于在所述晶体振荡器电路上电预定时间后触发切换；

所述输出切换电路用于在所述延时电路触发切换后由输出第二晶体振荡器的信号切换到输出第一晶体振荡器的信号。

7.根据权利要求1所述的晶体振荡器电路，其特征在于，述输出控制电路利用单片机（MCU）、FPGA、CPLD或延时继电器实现。

8.根据权利要求1-7中任一项所述的晶体振荡器电路，其特征在于，所述第一晶体振荡器为恒温控制晶体振荡器。

9.根据权利要求8所述的晶体振荡器电路，其特征在于，所述恒温控制晶体振荡器包括恒温槽，置于所述恒温槽中的振荡电路以及连接到恒温槽的恒温电路。

10.根据权利要求1-7中任一项所述的晶体振荡器电路，其特征在于，所述第二晶体振荡器为电压控制晶体振荡器（VCXO）、温度补偿晶体振荡（TCXO）、微机补偿晶体振荡器（MCXO）或温度补偿电压控制晶体振荡器（TCVCXO）。 

Images