CN102857723A - 多媒体系统中的时钟产生方法和设备 - Google Patents

多媒体系统中的时钟产生方法和设备 Download PDF

Info

Publication number
CN102857723A
CN102857723A CN2012102240759A CN201210224075A CN102857723A CN 102857723 A CN102857723 A CN 102857723A CN 2012102240759 A CN2012102240759 A CN 2012102240759A CN 201210224075 A CN201210224075 A CN 201210224075A CN 102857723 A CN102857723 A CN 102857723A
Authority
CN
China
Prior art keywords
clock
pixel
frequency
produce
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102240759A
Other languages
English (en)
Inventor
辛钟信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102857723A publication Critical patent/CN102857723A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供一种多媒体系统中的时钟产生方法和设备。所述多媒体系统中的时钟产生方法和设备包括：通过使用锁相环或延迟锁定环将输入时钟的频率以预定的因数进行倍频，来产生具有多个相位的第一中间时钟；通过将第一中间时钟的频率以5进行分频，来产生传输时钟；使用传输时钟的频率，来产生在多媒体系统中使用的像素时钟。当将具有多个相位的第一中间时钟用于产生与色深对应的像素时钟时，可以减小倍频所需的锁相环或延迟锁定环的数量。

Description

多媒体系统中的时钟产生方法和设备
本申请要求于2011年6月29日提交的第10-2011-0064071号韩国专利申请的优先权，其公开的全部内容通过引用包含于此。
技术领域
本发明构思涉及一种多媒体系统，更具体地讲，涉及一种多媒体系统中的时钟产生方法和设备。
背景技术
高清晰度多媒体接口(HDMI)已知作为传输数字音频/视频信号(或数字内容)的数据接口标准。HDMI是基于数字视频接口(DVI)的，并被构造为进一步包括诸如音频传输、版权保护和色差传输的特征，其中，数字视频接口(DVI)是用于将个人计算机(PC)与数字式地驱动以进行显示的诸如液晶显示器(LCD)的数字显示器装置连接的标准。HDMI通常用于为家用电器和影音(AV)器材定义的数字视频/音频输入/输出。根据HDMI，发送器(或输出装置)被称为源，接收器(或输入装置)被称为宿。使用HDMI的视频/音频信号数据的传输不是双路的而是从源到宿的单路。然而，对于被称为显示器数据通道(DDC)的控制信号路径，能够进行双路通信。
在HDMI系统中，通过特定的通道来发送控制信号或像素时钟。可以将控制数据从多媒体源发送到多媒体宿，此外，可以将控制数据从多媒体宿发送到多媒体源。多媒体源通常以8比特为单位对数据进行编码，多媒体宿通常以8比特为单位对编码的数据进行解码。
近来，已经提出了单个像素包括超过8比特的深色彩(deep color)，以增加色彩分辨率。换句话说，已经提出了用于每个像素的一个色彩的比特的数量(或色深)为10、12或16。
根据HDMI，用于一个颜色的像素的数据通常包括8比特。以适当的时序来发送诸如水平同步信号或垂直同步信号的同步信号。另外，提供了用于视频数据的像素时钟的传输线和用于控制数据的传输线。
通过使用HDMI或DVI，在多媒体源和多媒体宿之间利用最小化传输差分信号(TMDS)来发送数据。TMDS包括视频数据时间段、数据岛时间段和控制时间段。在视频数据时间段中发送有效的视频数据。在数据岛时间段中以包的形式发送音频信息和辅助数据。在控制时间段中发送前同步码数据。
通常，多媒体源包括产生像素时钟的锁相环(PLL)，并使用PLL来产生将像素时钟以1.25、1.5或2进行倍频的传输时钟。因此，多媒体源需要两个PLL，即，像素时钟PLL和传输时钟PLL。还可以需要抖动滤波器PLL来减少像素时钟中偶尔的抖动。因此，多媒体源可能需要总数为2至3个的PLL。当PLL的数量增加时，多媒体源的面积和/或功耗也增加。另外，在PLL之间容易出现信号干扰。因此，期望的是通过减小PLL的数量来减小电路面积和功耗。
发明内容
本发明总体构思提供一种时钟产生方法和设备，并提供一种具有该时钟产生方法和设备的系统。
本发明总体构思的另外的特征和效用将在下面的描述中进行一定程度地阐述，并且将通过描述而在一定程度上变得明显，或者可以通过实施本发明总体构思而获知。
本发明总体构思的前述和/或其他的特征和效用可以通过提供一种多媒体系统中的时钟产生方法来实现。所述方法包括下述操作：通过使用锁相环或延迟锁定环将输入时钟的频率以预定的因数进行倍频，来产生具有多个相位的第一中间时钟；通过将第一中间时钟的频率以5进行分频，来产生传输时钟；使用传输时钟的频率，来产生在多媒体系统中使用的像素时钟。
产生像素时钟的步骤可以包括：通过对第一中间时钟进行分频，来产生彼此具有预定的相位差的多个第二中间时钟；通过对第二中间时钟彼此进行异或运算，来产生用于色深的像素时钟。
本发明总体构思的前述和/或其他的特征和效用还可以通过提供一种多媒体系统中的时钟产生器来实现。所述时钟产生器包括传输时钟产生器和像素时钟产生器。传输时钟产生器包括多相单元和分频器，多相单元被构造为通过使用锁相环或延迟锁定环将输入时钟的频率以预定的因数进行倍频来产生具有多个相位的第一中间时钟，分频器被构造为通过将第一中间时钟的频率以5进行分频来产生传输时钟。
像素时钟产生器包括色深块和选择器，色深块被构造为根据10比特色深或12比特色深来从第一中间时钟产生输出时钟，选择器被构造为选择色深块的输出时钟或从用于8比特色深或16比特色深的传输时钟产生的像素时钟，并被构造为将选择的时钟作为在多媒体系统中使用的像素时钟而输出。
色深块可以包括：分频器，分频器被构造为从第一中间时钟产生彼此依次具有预定的相位差的多个第二中间时钟；异或逻辑单元，异或逻辑单元被构造为对第二中间时钟彼此进行异或运算，以产生用于色深的像素时钟。
本发明总体构思的前述和/或其他的特征和效用还可以通过提供一种可与多媒体系统一起使用的时钟产生器来实现。所述时钟产生器可以包括：传输时钟产生器，传输时钟产生器被构造为使用单个的锁相环或单个的延迟锁定环从参考时钟产生传输时钟和具有多个相位的第一中间时钟；像素时钟产生器，像素时钟产生器被构造为使用传输时钟和第一中间时钟来产生多个第二中间时钟，以与色深数对应，并被构造为根据对色深的选择来选择产生的多个像素时钟中的至少一个像素时钟，以将选择的像素时钟输出作为像素时钟。
多媒体系统可以包括多媒体源，多媒体源包括时钟产生器和视频处理器，视频处理器用于根据像素时钟来处理视频数据，并用于产生作为并行数据的经处理的视频数据和从时钟产生器接收的像素时钟。
多媒体源可以包括HDMI发射器，HDMI发射器可以根据接收的并行数据来输出作为串行数据的TDMA数据，并输出从时钟产生器接收的传输时钟。
多媒体系统可以包括多媒体源和多媒体宿。多媒体源可以包括时钟产生器、用于根据像素时钟来处理视频数据的视频处理器、以及用于输出作为TDMS数据的经处理的视频数据和从时钟产生器接收的传输时钟的HDMI发射器。多媒体宿可以包括用于接收TDMS数据和传输时钟的HDMI接收器、用于使用第二个单个的锁相环或第二个单个的延迟锁定环来根据接收的传输时钟产生第二个像素时钟的第二个时钟产生器、以及用于根据第二个时钟产生器的第二个像素时钟处理TDMS数据的第二个视频处理器。
传输时钟产生器可以包括：多相单元，多相单元具有所述单个的锁相环或所述单个的延迟锁定环，以接收参考时钟，并产生具有一定传输频率的传输时钟；分频器，分频器对传输时钟进行分频，并产生具有高于传输时钟的传输频率的第一中间频率的第一中间时钟。
像素时钟产生器可以包括：多时钟产生单元，多时钟产生单元使用传输时钟和第一中间时钟来产生多个第二中间时钟；选择器，选择器选择所述多个第二中间时钟中的一个第二中间时钟作为像素时钟。
多时钟产生单元可以包括多个色深块和多个分频器，以输出第二中间时钟。
多时钟产生单元可以使用传输时钟来输出所述多个第二中间时钟中的第一基础时钟和第二基础时钟，并可以使用第一中间时钟来输出所述多个第二中间时钟中的在第一基础时钟和第二基础时钟之间的一个或多个中间时钟。
多时钟产生单元可以包括：一个或多个色深块，所述一个或多个色深块使用第一中间时钟来输出一个或多个色深比特时钟；一个或多个分频器，所述一个或多个分频器对对应的色深比特时钟进行分频，以产生所述多个第二中间时钟的所述多个中间时钟。
第一中间时钟可以具有第一数量的多个相位，第二中间时钟具有不同数量的多个相位。
附图说明
通过下面结合附图对实施例的描述，本发明总体构思的这些和/或其他的特征和效用将变得明显并更容易理解，在附图中：
图1是示出根据本发明构思的实施例的包括时钟产生器的多媒体源的示图；
图2是示出根据本发明构思的实施例的图1的时钟产生器的示图；
图3是示出根据本发明构思的实施例的具有多个相位的第一中间时钟和频率为第一中间时钟的频率的4/5的时钟的信号图；
图4A是示出根据本发明构思的实施例的当色深是10比特时产生像素时钟的操作的时序图；
图4B是示出图2的时钟产生器的10比特色深块的电路图；
图5A是示出根据本发明构思的实施例的当色深是12比特时产生像素时钟的操作的时序图；
图5B是示出图2的时钟产生器的12比特色深块的电路图；
图6是示出根据本发明构思的实施例的图1的时钟产生器的示图；
图7是示出根据本发明构思的实施例的包括多媒体源和多媒体宿的系统的示图。
图8A是示出根据本发明构思的实施例的图7的系统的多媒体源的示图；
图8B是示出根据本发明构思的实施例的图7的系统的多媒体宿的示图；
图9是示出根据本发明构思的实施例的包括在图8B的多媒体宿中的时钟产生器的示图；
图10A是示出根据本发明构思的实施例的时钟产生方法的流程图；
图10B是示出根据本发明构思的实施例的产生10比特色深块的输出时钟的方法的流程图；
图10C是示出根据本发明构思的实施例的产生12比特色深块的输出时钟的方法的流程图；
图11是示出根据本发明构思的实施例的在多媒体宿中的时钟产生方法的流程图。
具体实施方式
现在，将对本发明总体构思的实施例进行详细地说明，在附图中示出了本发明总体构思的实施例的示例，其中，相同的标号始终指示相同的元件。在下面通过参照附图对实施例进行描述，以说明本发明总体构思。
应该理解的是，当元件被称为“连接”或“结合”到另一元件时，它可以直接连接或结合到另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接结合”到另一元件时，不存在中间元件。如这里所使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合，并可以被简写为“/”。
应该理解的是，虽然这里将术语第一、第二等用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件进行区分。在不脱离本公开的教导的情况下，例如，第一信号可以被称为第二信号，相似地，第二信号可以被称为第一信号。
这里使用的技术术语仅是出于描述具体的实施例的目的，且没有意在成为对本发明的限制。如在这里所使用的，除非上下文另外明确地指出，否则单数形式也意图包括复数形式。还应该理解的是，当在本说明书中使用术语“包括”和/或“包含”时，说明存在所述特征、区域、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组。
除非另外地限定，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的含义相同的含义。还应该理解的是，除非这里进行了了明确地定义，否则术语(诸如在通用字典中进行了限定的那些术语)应被解释为具有与它们在本申请和/或相关领域的上下文中的意思一致的意思，且不应被过于正式地或理想化地进行解释。
图1是根据本发明构思的示例性实施例的包括时钟产生器200的多媒体源100的示图。多媒体源100包括时钟产生器200、视频处理器500和高清晰度多媒体接口发送器(HDMI Tx)600。时钟产生器200包括使用参考时钟RefCLK来产生传输时钟TMDS CLK的最小化传输差分信号(TMDS)时钟产生器400或传输时钟产生器，以及产生像素时钟PIXEL CLK的像素时钟产生器300。多媒体源100可以为DVD播放器、机顶盒或电视(TV)，但是不限于此。
虽然在图1中将HDMI Tx 600示出为多媒体源100的发送器的示例，但是本发明构思不限于此。本发明构思可以被应用于任意的发送器，其中，输入到TDMS CLK产生器400的参考时钟Ref CLK的频率和从HDMI Tx 600或TDMS CLK产生器400输出的传输时钟TMDS CLK的频率之间的差至少高于参考时钟RefCLK的频率的一倍。换句话说，从HDMI Tx 600输出的传输时钟TMDS CLK的频率至少高于输入到HDMI Tx 600的像素时钟PIXELCLK的频率的一倍。
视频处理器500控制处理视频数据和外部发送视频数据的总体操作。视频处理器500与像素时钟PIXEL CLK同步地输出并行数据。换句话说，像素时钟PIXEL CLK和并行数据具有相同的周期。并行数据包括色彩分量数据，例如，R像素数据、G像素数据和B像素数据。并行数据可以包括用于提供关于色彩分量数据的信息或控制色彩分量数据的信息数据和/或控制数据。视频处理器500使用运动图像专家组(MPEG)或联合图像专家组(JPEG)方法来压缩将被发送的视频数据。视频处理器500从时钟产生器200的像素时钟产生器300接收像素时钟PIXEL CLK。像素时钟PIXEL CLK被用作视频处理器500或链路逻辑(未示出)的数字时钟。视频处理器500可以接收视频数据并处理接收的视频数据。可能的是，视频处理器500可以具有存储单元以存储视频数据。视频处理器500根据像素时钟PIXEL CLK处理视频数据，以产生并行数据。视频处理器500可以具有用于接收视频数据的接口单元、用于存储接收的视频数据以对视频数据进行处理的存储单元、用于处理视频数据以产生并行数据的处理单元、以及用于控制接口单元、存储单元和处理单元的操作的控制单元。
HDMI Tx 600在被以5进行倍频的传输时钟(被称为5X传输时钟)5XTMDS CLK的上升沿和下降沿处锁存并行数据，以产生串行数据TMDSDATA。HDMI Tx 600输出串行数据TMDS DATA和传输时钟TMDS CLK。这里，5X传输时钟5X TMDS CLK和传输时钟TMDS CLK由时钟产生器200的传输时钟产生器400产生并被输入到HDMI Tx 600。传输时钟TMDSCLK的周期快于串行数据TMDS DATA的周期的10倍。虽然没有示出，但是可以将传输时钟TMDS CLK和串行数据TMDS DATA作为差分信号进行发送。
时钟产生器200包括传输时钟产生器400和像素时钟产生器300。传输时钟产生器400使用锁相环(PLL)或延迟锁定环(DLL)来使参考时钟RefCLK倍频，以产生传输时钟TMDS CLK。像素时钟产生器300使由传输时钟产生器400产生的传输时钟TMDS CLK倍频或分频。
在本发明构思的当前的实施例中，多媒体源100使用单个的PLL或DLL，以支持作为色彩分量数据的图像的像素的深色彩。多媒体源100产生传输时钟TMDS CLK，并从传输时钟TMDS CLK产生像素时钟PIXEL CLK。通过对传输时钟TMDS CLK进行倍频或分频来产生像素时钟PIXEL CLK。因为多媒体源100使用单个PLL来产生传输时钟TMDS CLK，所以PLL的数量减小。
图2是示出根据本发明构思的实施例的图1的时钟产生器200的示图。时钟产生器200包括传输时钟产生器400和像素时钟产生器300。传输时钟产生器400包括多相单元410和分频器420。
多相单元410接收参考时钟Ref CLK，并产生5X传输时钟5X TMDSCLK。5X传输时钟5X TMDS CLK是频率为传输时钟TMDS CLK的频率的五倍的时钟，并被用于将并行数据转换为串行数据TMDS DATA。分频器420将5X传输时钟5X TMDS CLK的频率以5进行分频，以产生传输时钟TMDSCLK。5X传输时钟5X TMDS CLK被称为第一中间时钟。在当前的实施例中，可以使用嵌入式的高精度液晶振荡器(未示出)来得到参考时钟RefCLK，但是本发明构思不限于当前的实施例。
多相单元410是时钟倍频单元，且可以使用PLL或DLL 410a。当多相单元410使用PLL 410a时，多相单元410可以使用相位频率检测器(未示出)来检测输入时钟和被分频的时钟(即，通过将输出的时钟的频率以例如自然数N进行分频而得到的时钟)之间的相位/频率差，并可以基于检测的结果来调节输出时钟的频率。当多相单元410使用DLL 410a时，多相单元410可以使用相位频率检测器(未示出)来检测输入时钟和输出时钟之间的频率/相位差，并可以基于检测的结果来调节包括在延迟线中的多个延迟单元之间的延迟。此时，为了区分像素时钟产生器300中的多个相位、多相单元410将参考时钟Ref CLK的频率倍频，并且当产生5X传输时钟5X TMDSCLK(即，第一中间时钟)时，多相单元410还可以使用在PLL 410a内的电压控制振荡器(VCO)时钟的多个相位。后面将参照图3来描述多个相位。
像素时钟产生器300从传输时钟TMDS CLK和第一中间时钟5X TMDSCLK产生多个像素时钟，并根据色深从多个像素时钟中选择像素时钟PIXELCLK。色深是用于表现(或存储)图像的像素的色彩信息的比特的数量。即，被指定给色彩的比特的数量可以根据色彩的深度(级别)而变化。例如，G像素的色深是10比特的含义为将10个比特用于存储G像素的色彩信息。根据支持深色彩的HDMI，在像素时钟PIXEL CLK的频率和传输时钟TMDSCLK的频率之间的差可以根据色深而为像素时钟PIXEL CLK的1、1.25、1.5或2倍。
像素时钟产生器300包括10比特色深块310、12比特色深块330、分频器350、360和370、以及选择器380。
色深根据传输时钟TMDS CLK和像素时钟PIXEL CLK之间的频率比而改变。例如，当色深为8比特时，频率比为1∶1。当色深为10比特时，频率比为5∶4。当色深为12比特时，频率比为3∶2。当色深是16比特时，频率比为2∶1。因此，8比特像素时钟PIXEL CLK、10比特像素时钟PIXEL CLK、12比特像素时钟PIXEL CLK和16比特像素时钟PIXEL CLK的频率分别为传输时钟TMDS CLK的频率的1、4/5、2/3和1/2倍。
可以在不倍频传输时钟TMDS CLK的频率的情况下仅使用1/2分频器370来产生具有色深为16比特的像素时钟PIXEL CLK。可以直接从传输时钟TMDS CLK产生具有色深为8比特的像素时钟PIXEL CLK。可以在不使用PLL或DLL的情况下来实现1/2分频器370。即，像素时钟产生器300可以不具有PLL或DLL。
对于10比特色深来说，像素时钟PIXEL CLK的频率需要为传输时钟TMDS CLK的频率的4/5倍。因此，传输时钟TMDS CLK的频率需要以5进行分频并然后以4进行倍频。需要倍频器以4进行倍频。类似地，对于12比特色深来说，像素时钟PIXEL CLK的频率需要为传输时钟TMDS CLK的频率的2/3倍。因此，传输时钟TMDS CLK的频率需要以3进行分频并然后以2进行倍频。也需要倍频器以2进行倍频。
对于频率的倍频来说，通常使用诸如PLL或倍频DLL的基于反馈的电路。然而，在本发明构思的实施例中，使用第一中间时钟5X TMDS CLK作为前馈输入的10比特色深块310和12比特色深块330被用于减少所需的PLL或DLL的数量。从具有第一中间时钟5X TMDS CLK作为输入的色深块310或320输出的信号被分频器350或360处理，以被输出作为像素时钟PIXEL CLK。将在下面参照图4A至图5B来描述色深块310和320。
像素时钟产生器300还包括第一分频器350和第二分频器360，因为第一中间时钟5X TMDS CLK的频率是传输时钟TMDS CLK的频率的5倍，所以第一分频器350和第二分频器360将第一中间时钟5X TMDS CLK的频率以5进行分频，像素时钟产生器300还包括选择器380，选择器380选择与多媒体源100中需要的或要求的色深对应的、或通过多媒体源100的视频处理器500的用户输入单元由用户确定或设置的像素时钟PIXEL CLK。可以通过控制信号8/10/12/16-bit_Sel来控制选择器380，以选择与色深对应的像素时钟PIXEL CLK，并可以通过复用器来实现选择器380。时钟产生器200被构造为根据多媒体源100的色深来选择像素时钟PIXEL CLK，但是本发明构思不限于此。时钟产生器200可以被构造为自动地确定像素时钟PIXEL CLK。像素时钟PIXEL CLK可以根据像素的色深而是可变的。像素时钟产生器300可以产生多个像素时钟，并可以选择多个像素时钟中的至少一个像素时钟作为可在视频处理器500中使用的像素时钟PIXEL CLK。
10比特色深块310、12比特色深块330、以及分频器350、360和370可以被称为用于产生多个第二中间时钟(像素时钟)的多时钟产生单元301。多时钟产生单元301可以使用传输时钟来将8比特时钟和16比特时钟输出作为第一基础时钟和第二基础时钟，并也可以使用第一中间时钟来将10比特时钟和12比特时钟输出作为中间时钟。
图3是示出根据本发明构思的实施例的具有多个相位的第一中间时钟和频率为第一中间时钟的频率的4/5的时钟的信号图。图4A是示出根据本发明构思的实施例的当色深为10比特时产生像素时钟的方法的时序图。当色深为10比特且被输入到像素时钟产生器300的第一中间时钟T_5X(即，5XTMDS CLK)具有8个相位时，产生了频率为第一中间时钟T_5X的频率的4/5的时钟。因为在第一中间时钟T_5X的单个周期中具有8个相位，所以在第一中间时钟T_5X的5个周期中存在40个相位。如果产生在单个周期中具有10个相位的新的时钟，则新的时钟的频率为第一中间时钟T_5X(即，如图3中示出的原始时钟)的频率的4/5。换句话说，当第一中间时钟5XTMDS CLK(即，原始时钟)的上升/下降沿在0、4、8、12、16、20、24、28、32、36和40相位处顺序出现，则频率为原始时钟的频率的4/5的新的时钟具有在0、5、10、15、20、25、30、35和40相位处顺序出现的上升/下降沿。这里，相位可以包括例如与0度对应的相位和分别与例如相对于0度的45、90、135、180、225、270和315度的各个度数对应的相位。可能的是，相位可以重复0、45、90、135和180度、以及然后的与225度对应的-45度、与270度对应的-90度、与315度对应的-135度和与360度对应的-180度。
参照图4A，对于10比特色深来说，通过利用第一中间时钟T_5X的四个相位<0>、<5>、<2>和<7>(即，<0>对应于0度相位，<5>对应于可与45度对应的225度相位，<10>对应于可为90度的450度相位，<15>对应于可为315度的675度相位)将第一中间时钟T_5X的频率以5进行分频，来产生四个第二中间时钟CLK0、CLK45、CLK90和CLK135。因为第二中间时钟CLK0、CLK45、CLK90和CLK135具有彼此45度的相位差，所以通过第二中间时钟CLK0、CLK45、CLK90和CLK135彼此的XOR运算得到的输出时钟CLKO的频率为第一中间时钟T_5X的频率的4/5。此时，第二中间时钟CLK0和CLK90彼此进行XOR运算，第二中间时钟CLK45和CLK135彼此进行异或(XOR)运算，然后将两个异或运算的结果进行彼此异或运算。
因此，输出时钟CLKO可以被表示为“CLKO＝T_5X的频率的4/5＝(CLK0^CLK90)^(CLK45^CLK135)”，其中，“^”表示异或运算(XOR运算)。
图4B是示出图2的10比特色深块310的电路图。参照图1至图4B，10比特色深块310包括：第一分频器311，第一分频器311用于接收具有0度相位的第一中间时钟(被称为0度第一中间时钟T_5X<0>)并将具有0度相位的第一中间时钟(被称为0度第一中间时钟T_5X<0>)以5进行分频；第二分频器312，第二分频器312用于接收具有45度相位的第一中间时钟(被称为45度第一中间时钟T_5X<5>)并将具有45度相位的第一中间时钟(被称为45度第一中间时钟T_5X<5>)以5进行分频；第三分频器313，第三分频器313用于接收具有90度相位的第一中间时钟(被称为90度第一中间时钟T_5X<2>)并将具有90度相位的第一中间时钟(被称为90度第一中间时钟T_5X<2>)以5进行分频；第四分频器314，第四分频器314用于接收具有135度相位的第一中间时钟(被称为135度第一中间时钟T_5X<7>)并将具有135度相位的第一中间时钟(被称为135度第一中间时钟T_5X<7>)以5进行分频；第一逻辑门315，第一逻辑门315用于执行从第一分频器311输出的第二中间时钟CLK0与从第三分频器313输出的第二中间时钟CLK90的XOR运算；第二逻辑门316，第二逻辑门316用于执行从第二分频器312输出的第二中间时钟CLK45与从第四分频器314输出的第二中间时钟CLK135的XOR运算；第三逻辑门317，第三逻辑门用于执行来自第一逻辑门315的输出与第二逻辑门316的输出的XOR运算。
10比特色深块310还可以包括触发器318至322，以分别将分频器311至314与第一中间时钟T_5X的多个相位中的对应的一个相位同步，从而分频器311至314的开始点是规则的，且第二中间时钟CLK0、CLK45、CLK90和CLK135之间的相位差是规则的。
输入到第一分频器311的重置信号RSET_CLK0是接收0度第一中间时钟T_5X<0>和第一触发器318的输出的第二触发器319的输出，其中，第一触发器318接收5分频控制信号和0度第一中间时钟T_5X<0>。此时，提供第一触发器318以更准确地控制相位差。输入到第二分频器312的重置信号RSET_CLK45是接收45度第一中间时钟T_5X<5>和第二触发器319的输出的第三触发器320的输出。输入到第三分频器313的重置信号RSET_CLK90是接收90度第一中间时钟T_5X<2>和第三触发器320的输出的第四触发器321的输出。输入到第四分频器314的重置信号RSET_CLK135是接收135度第一中间时钟T_5X<7>和第四触发器321的输出的第五触发器322的输出。换句话说，提供第一触发器318至第五触发器322以产生用于将分频器311至314的开始点分别与第一中间时钟T_5X的相位同步的重置信号，从而在将第一中间时钟T_5X的频率以5进行分频之后产生具有在相邻的时钟之间的45度相位差的四个第二中间时钟CLK0、CLK45、CLK90和CLK135。
图5A是示出根据本发明构思的一些实施例的当色深为12比特时产生像素时钟的操作的时序图。与10比特色深的情况相似，对于12比特色深来说，通过顺序利用第一中间时钟T_5X的相位将第一中间时钟T_5X的频率以3进行分频，来产生两个第二中间时钟CLK0和CLK90。因为第二中间时钟CLK0和CLK90彼此具有90度相位差，所以从第二中间时钟CLK0和CLK90彼此的XOR运算而得到的输出时钟CLKO的频率为第一中间时钟T_5X的频率的2/3。
因此，输出时钟CLKO可以被表示为“CLKO＝T_5X的频率的2/3＝(CLK0^CLK90)”，其中，“^”表示XOR运算。
图5B是示出图2的12比特色深块330的电路图。参照图1至图3以及图5A和图5B，12比特色深块330包括：第一分频器331，第一分频器331接收0度第一中间时钟T_5X<0>，并将0度第一中间时钟T_5X<0>以3进行分频；第二分频器332，第二分频器332接收90度第一中间时钟T_5X<6>，并将90度第一中间时钟T_5X<6>以3进行分频；第一逻辑门333，第一逻辑门333对从第一分频器331输出的第二中间时钟CLK0与从第二分频器332输出的第二中间时钟CLK90进行异或运算。
图6是示出根据本发明构思的实施例的图1的时钟产生器200的示图。参照图6，如参照图2进行了描述的，时钟产生器200包括传输时钟产生器400和像素时钟产生器300，并输出传输时钟TMDS CLK、第一中间时钟5XTMDS CLK、以及像素时钟PIXEL CLK。传输时钟产生器400包括多相单元410和分频器420。与在图2中示出的像素时钟产生器300相比，在图6中示出的像素时钟产生器300可以进一步包括开关单元390，开关单元390接收第一中间时钟5X TMDS CLK和传输时钟TMDS CLK，并响应于控制信号bit_Sel来选择性地输出第一中间时钟5X TMDS CLK或传输时钟TMDSCLK。可以从图1的视频处理器500输出控制信号bit_Sel。当设置开关单元390时，可以进一步降低功耗。
10比特色深块310、12比特色深块330、分频器350、360和370、以及开关390可以被称为用于产生多个第二中间时钟(像素时钟)的多时钟产生单元302。多时钟产生单元302可以使用传输时钟来输出8比特时钟和16比特时钟作为第一基础时钟和第二基础时钟，并还可以使用第一中间时钟输出10比特时钟和12比特时钟作为中间时钟。
图7是示出根据本发明构思的实施例的包括多媒体源1000和多媒体宿2000的系统的示图。参照图7，系统包括多媒体源1000和多媒体宿2000，以输出多媒体信号。图7的多媒体源1000可以具有与图1中示出的多媒体源100的结构和操作相同的结构和操作。多媒体源1000包括发送器，即，HDMITx 600，HDMI Tx 600将并行数据(即，视频信号和音频信号)转换成高速串行数据TMDS CH0、TMDS CH1和TMDS CH2。
图1的视频处理器500可以具有另一处理单元，以接收并处理音频信号，从而HDMI Tx 600可以将视频信号和音频信号的并行数据转换为高速串行数据。图1的多媒体源100可以具有存储单元来存储视频信号和音频信号。存储单元可以被可拆卸地附着到图1的多媒体源100。
多媒体源1000可产生通道信号TMDS CH0、TMDS CH1和TMDS CH2以及时钟信号TMDS CLK，并通过TMDS链路将通道信号和时钟信号发送到多媒体宿2000。
多媒体源1000还可以将例如数据显示通道(DDC)信号和消费者电子控制(CEC)信号的信号发送到多媒体宿2000。信号DDC可以与在外部显示标识数据ROM(EDID ROM)700中存储的数据对应，并可以用于标识并调节视频信号的源和用于显示与视频信号对应的图像的显示装置的源的特性。根据源的标识，系统可以执行对应的数据的处理和在多媒体源1000和还具有显示装置的多媒体宿2000之间的传输，从而可以在显示装置上适当地显示图像。信号CEC可以允许例如多媒体源1000和多媒体宿2000的HDMI装置在需要时彼此控制。信号CEC可以允许用户以一个远程控制手柄来操作例如具有显示装置的多媒体宿2000和多媒体源1000的多个装置。因为DDC和CEC是公知的，所以将省略对它们的详细描述。
图8A是示出根据本发明构思的实施例的图7的系统的多媒体源1000的示图。图8B是示出根据本发明构思的实施例的图7的系统的多媒体宿2000的示图。
参照图8A和图8B，多媒体宿2000包括接收器，即，HDMI Rx 800，HDMI Rx 800接收从多媒体源1000发送的高速串行数据。多媒体宿2000还包括将串行视频数据转换为例如视频信号、音频信号和控制信号的并行数据的装置(未示出)。多媒体宿2000可以为TV、个人数字助理(PDA)、便携式电话、导航仪、移动装置、等等，多媒体宿2000可以具有安装在多媒体宿2000上的、可拆卸地附着到多媒体宿2000的显示装置或可通过信号线缆连接到多媒体宿2000的外部显示装置。
多媒体源1000和多媒体宿2000经TMDS链路彼此连接以用于高速数据传输。TMDS链路具有下面的特征。
首先，对视频数据编码并然后将其作为编码的字进行发送。在传输之前，数字视频数据的每个8比特字被转换为编码的10比特字。这里，编码包括确定一组“带内”字和一组“带外”字。编码器可以响应于视频数据来仅产生“带内”字，尽管编码器也可以响应于控制或同步信号来产生“带外”字。每个带内字是通过对一个输入视频数据字进行编码而得到的编码的字。除了带内字之外的经链路发送的所有的字是“带外”字。另外，执行视频数据的编码以使带内字转换最小化。
一系列的带内字具有减小的或最小化的转换。执行视频数据的编码使得带内字DC平衡化。换句话说，编码防止了被用于发送一系列的带内字的每个发送的电压波形偏离参考电压超过预定阈值。“带内”字的第十比特指示是否已经在编码处理期间使“带内”字的其他的九个比特中的八个比特反相，以校正先前编码的数据比特的流中的1和0的数量之间的不平衡性。
其次，作为差分信号来发送编码的视频数据和视频时钟信号。换句话说，通过导体对(conductor pairs)来发送视频时钟信号和编码的视频数据作为差分信号。
第三，三条导体对可以用于发送编码的视频信号，第四条导体对可以用于发送视频时钟信号。第四，沿一个方向从发送器600至接收器800进行信号传输。
多媒体源1000和多媒体宿2000均使用HDMI。HDMI是一种将视频信号和音频信号集成到单个数字接口的格式，并可以与诸如DVD播放器、HDTV和机顶盒的影音(AV)器材一起使用。HDMI采用高带宽数字内容保护(HDCP)，并基于数字视频接口(DVI)。HDCP是由INTEL公司为基带系统设立的版权保护技术，并需要如数字传输内容保护(DTCP)一样的装置之间的相互授权。HDMI支持标准、扩展或HD视频信号、以及标准多通道音频信号。HDMI使用单个端口使非压缩数字视频信号能够以每秒5GB的最大速率从多媒体源1000发送至多媒体宿2000。
图9是示出根据本发明构思的实施例的包括在图8B中的多媒体宿2000中的时钟产生器900的示图。虽然图1的时钟产生器200具有参考时钟RefCLK作为多媒体源1000中的输入信号，但是时钟产生器900具有TMDS链路中的传输时钟TMDS CLK作为输入信号。时钟产生器900包括：多相单元910，多相单元910接收传输时钟TMDS CLK并将传输时钟TMDS CLK的频率倍频，以产生具有多个相位的第一中间时钟5X TMDS CLK；像素时钟产生器920，像素时钟产生器920接收第一中间时钟5X TMDS CLK和传输时钟TMDS CLK，并输出像素时钟PIXEL CLK。多相单元910可以具有单个PLL或DLL。
像素时钟产生器920可以包括：第一分频器921，第一分频器921用于接收传输时钟TMDS CLK，并用于产生用于16比特色深的像素时钟；10比特色深块922和第二分频器923，10比特色深块922和第二分频器923用于从第一中间时钟5X TMDS CLK产生用于10比特色深的像素时钟；12比特色深块924和第三分频器925，12比特色深块924和第三分频器925用于从第一中间时钟5X TMDS CLK产生用于12比特色深的像素时钟；选择器926，选择器926用于输出与当前需要的或确定的色深对应的像素时钟PIXELCLK。通过控制信号8/10/12/16-bit_Sel来控制与需要的或确定的色深对应的像素时钟PIXEL CLK的输出。选择器926可以由复用器实现。控制信号8/10/12/16-bit_Sel可以根据接收的TDMS数据而从HDMI Rx或视频处理器8产生。选择器926可以接收多个比特时钟，诸如8比特时钟、10比特时钟、12比特时钟和16比特时钟，并可以选择性地选择多个比特时钟中的至少一个比特时钟作为像素时钟PIXEL CLK。
在图9中示出的时钟产生器900被构造为根据多媒体宿2000的色深来选择像素时钟PIXEL CLK，但是时钟产生器900的构造不限于本发明构思中的当前实施例。像素时钟产生器920还可以包括用于允许仅产生需要的或确定的像素时钟PIXEL CLK的开关单元。
图10A是示出根据本发明构思的实施例的时钟产生方法的流程图。
参照图10A，在操作S110，多媒体源使用PLL或DLL从输入信号(例如，参考时钟Ref CLK)产生第一中间时钟5X TMDS CLK。在操作S120，从第一中间时钟5X TMDS CLK和传输时钟TMDS CLK产生与视频信号的图像的色深对应的像素时钟PIXEL CLK。在操作S130，多媒体源的发送器经TMDS链路将TMDS数据和传输时钟TMDS CLK发送到多媒体宿。
图10B是示出了根据本发明构思的实施例的产生10比特色深块的输出时钟的方法的流程图。参照图10B，在操作S121，10比特色深块接收第一中间时钟5X TMDS CLK并将第一中间时钟5X TMDS CLK的频率以5进行分频，并在操作S122，10比特色深块使用第一至第四分频器来检测依次具有45度相位差的四个第二中间时钟CLK0、CLK45、CLK90和CLK135。此时，可以使用触发器来使相位差与第一中间时钟5X TMDS CLK同步。在操作S123中，第二中间时钟CLK0和CLK90进行异或运算，第二中间时钟CLK45和CLK135进行异或运算，然后两个异或运算的结果彼此进行异或运算，以产生输出时钟。在操作S124，将输出时钟输出为用于10比特色深的像素时钟PIXEL CLK。
图10C是示出根据本发明构思的实施例的产生12比特色深块的输出时钟的方法。参照图10C，在操作S125，12比特色深块接收第一中间时钟5XTMDS CLK并将第一中间时钟5X TMDS CLK的频率以3进行分频，并且在操作S126，12比特色深块使用第一分频器和第二分频器来检测具有90度相位差的两个第二中间时钟CLK0和CLK90。这时，可以使用触发器来使相位差与第一中间时钟5X TMDS CLK同步。在操作S127，第二中间时钟CLK0和CLK90彼此进行异或运算，以产生输出时钟。在操作S128，将输出时钟输出为用于12比特色深的像素时钟PIXEL CLK。
图11是示出根据本发明构思的实施例的多媒体宿中的时钟产生方法的流程图。参照图11，在操作S210，多媒体宿接收来自多媒体源的传输时钟TMDS CLK，并且在操作S220，多媒体宿使用多相单元来从传输时钟TMDSCLK产生第一中间时钟5X TMDS CLK。在操作S230，从第一中间时钟5XTMDS CLK和传输时钟TMDS CLK产生与期望的色深对应的像素时钟PIXEL CLK。在操作S240，多媒体宿的时钟产生器将第一中间时钟5X TMDSCLK和像素时钟PIXEL CLK发送到多媒体宿的视频处理器。
本发明总体构思还可以被实施为计算机可读介质上的计算机可读代码。计算机可读介质可以包括计算机可读记录介质和计算机可读传输介质。计算机可读记录介质是可以将数据存储为可以在后面被计算机系统读取的程序的任意的数据存储装置。计算机可读记录介质的示例包括只读存储器(ROM)、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光学数据存储装置。计算机可读记录介质还可以分布于网络式结合的计算机系统中，从而以分布式的方式来存储和执行计算机可读代码。计算机可读传输介质可以发送载波或信号(例如，通过互联网的有线或无线数据传输)。此外，本发明构思所属领域的技术编程人员可以容易地理解用于完成本发明总体构思的功能性程序、代码和代码段。
如上所述，多媒体系统的时钟产生器从输入时钟产生具有多个相位的第一中间时钟、从第一中间时钟产生依次具有预定的相位差的多个第二中间时钟，并对第二中间时钟进行异或运算或分频，以产生像素时钟。因此，时钟产生所需的PLL或DLL的数量减小。结果，多媒体系统的功耗和面积减小，或防止了多媒体系统的功耗和面积的增加。
虽然已经示出并描述了本发明总体构思的一些实施例，但是本领域技术人员应该理解的是，可以在这些实施例中进行改变，而不脱离本发明总体构思的原理和精神，其中，在权利要求及其等同物中限定了本发明总体构思的范围。

Claims (25)

1.一种多媒体系统中的时钟产生方法，所述方法包括下述步骤：
通过使用锁相环或延迟锁定环将输入时钟的频率以预定的因数进行倍频，来产生具有多个相位的第一中间时钟；
通过将第一中间时钟的频率以预定的数进行分频，来产生传输时钟，其中，预定的数为2或大于2；
使用传输时钟的频率，来产生在多媒体系统中使用的像素时钟。
2.如权利要求1所述的时钟产生方法，其中，预定的数是5，产生像素时钟的步骤包括：
通过对第一中间时钟进行分频，来产生彼此具有预定的相位差的多个第二中间时钟；
通过对第二中间时钟彼此进行异或运算，来产生输出时钟；
通过对输出时钟进行分频，来产生像素时钟。
3.如权利要求2所述的时钟产生方法，其中，
通过对输出时钟进行分频来产生像素时钟的步骤包括：
产生用于10比特色深的像素时钟，
产生用于10比特色深的像素时钟的步骤包括：
将第一中间时钟以5进行分频；
从1/5分频的时钟产生彼此依次具有45度相位差的四个第二中间时钟；
通过对所述四个第二中间时钟进行异或运算，来产生输出时钟；
通过将输出时钟以5进行分频，来产生像素时钟。
4.如权利要求3所述的时钟产生方法，其中，产生彼此依次具有45度相位差的四个第二中间时钟的步骤包括：
使多个相位的数量为8的倍数。
5.如权利要求3所述的时钟产生方法，其中，产生彼此依次具有45度相位差的四个第二中间时钟的步骤包括：
通过使每个重置时间与用于产生所述四个第二中间时钟的1/5分频器电路的单位时钟的相位同步，来顺序调节重置时间。
6.如权利要求2所述的时钟产生方法，其中，
通过对输出时钟进行分频来产生像素时钟的步骤包括：
产生用于12比特色深的像素时钟，
产生用于12比特色深的像素时钟的步骤包括：
将第一中间时钟以3进行分频；
从1/3分频的时钟产生彼此具有90度相位差的两个第二中间时钟；
通过对所述两个第二中间时钟进行异或运算，来产生输出时钟；
通过将输出时钟以5进行分频，来产生像素时钟。
7.如权利要求6所述的时钟产生方法，其中，产生具有90度相位差的两个第二中间时钟的步骤包括：
使多个相位的数量为4的倍数。
8.如权利要求6所述的时钟产生方法，其中，产生具有90度相位差的两个第二中间时钟的步骤包括：
通过使每个重置时间与用于产生所述两个第二中间时钟的1/3分频器电路的单位时钟的相位同步，来顺序调节重置时间。
9.如权利要求2所述的时钟产生方法，所述时钟产生方法还包括：
通过选择产生与多媒体系统的色深对应的像素时钟的产生电路，来产生像素时钟。
10.一种时钟产生器，所述时钟产生器包括：
传输时钟产生器，传输时钟产生器包括多相单元和分频器，多相单元被构造为通过使用锁相环或延迟锁定环将输入时钟的频率以预定的因数进行倍频来产生具有多个相位的第一中间时钟，分频器被构造为通过将第一中间时钟的频率以5进行分频来产生传输时钟；
像素时钟产生器，像素时钟产生器包括色深块、分频器和选择器，色深块被构造为根据10比特色深或12比特色深来从第一中间时钟产生输出时钟，分频器被构造为对色深块的输出时钟进行分频，选择器被构造为选择色深块的输出时钟或从用于8比特色深或16比特色深的传输时钟产生的像素时钟，并被构造为将选择的时钟作为在多媒体系统中使用的像素时钟而输出。
11.如权利要求10所述的时钟产生器，其中，色深块包括：
分频器，分频器被构造为从第一中间时钟产生彼此依次具有预定的相位差的多个第二中间时钟；
异或逻辑单元，异或逻辑单元被构造为对第二中间时钟彼此进行异或运算，以产生输出时钟；
分频器，分频器被构造为对输出时钟进行分频。
12.如权利要求10所述的时钟产生器，其中，色深块包括：
第一分频器，第一分频器被构造为将第一相位的第一中间时钟的频率以5进行分频，以产生第一个第二中间时钟；
第二分频器，第二分频器被构造为将第二相位的第一中间时钟的频率以5进行分频，以产生第二个第二中间时钟；
第三分频器，第三分频器被构造为将第三相位的第一中间时钟的频率以5进行分频，以产生第三个第二中间时钟；
第四分频器，第四分频器被构造为将第四相位的第一中间时钟的频率以5进行分频，以产生第四个第二中间时钟；
第一异或门，第一异或门被构造为对第一个第二中间时钟和第三个第二中间时钟进行异或运算，以产生第一输出信号；
第二异或门，第二异或门被构造为对第二个第二中间时钟和第四个第二中间时钟进行异或运算，以产生第二输出信号；
第三异或门，第三异或门被构造为对第一输出信号和第二异或门的第二输出信号进行异或运算，以产生用于10比特色深的色深块的输出时钟，
其中，4个第一中间时钟彼此具有45度相位差，4个第二中间时钟彼此具有45度相位差。
13.如权利要求12所述的时钟产生器，其中，色深块还包括：
触发器，触发器被构造为通过分别将重置时间与对应的第一分频器至第四分频器的单位时钟的多个相位同步来顺序地调节第一分频器至第四分频器的重置时间。
14.如权利要求10所述的时钟产生器，其中，色深块包括：
第一分频器，第一分频器被构造为将第一相位的第一中间时钟的频率以3进行分频，以产生第一个第二中间时钟；
第二分频器，第二分频器被构造为将第二相位的第一中间时钟的频率以3进行分频，以产生第二个第二中间时钟；
第一异或门，第一异或门被构造为对第一个第二中间时钟和第二个第二中间时钟进行异或运算，以产生用于12比特色深的色深块的输出时钟，
其中，2个第一中间时钟彼此具有90度相位差，2个第二中间时钟彼此具有90度相位差。
15.如权利要求14所述的时钟产生器，其中，色深块还包括：
触发器，触发器被构造为通过分别将重置时间与对应的第一分频器和第二分频器的单位时钟的多个相位同步来顺序地调节第一分频器和第二分频器的重置时间。
16.一种时钟产生器，所述时钟产生器能够与多媒体系统一起使用，所述时钟产生器包括：
传输时钟产生器，传输时钟产生器被构造为使用单个的锁相环或单个的延迟锁定环从参考时钟产生传输时钟和具有多个相位的第一中间时钟；
像素时钟产生器，像素时钟产生器被构造为使用传输时钟和第一中间时钟来产生多个第二中间时钟，以与色深数对应，并被构造为根据对色深的选择来选择产生的多个像素时钟中的至少一个像素时钟，以将选择的像素时钟输出作为像素时钟。
17.如权利要求16所述的时钟产生器，其中，多媒体系统包括多媒体源，多媒体源包括所述时钟产生器和视频处理器，
其中，视频处理器用于根据像素时钟来处理视频数据，并用于产生作为并行数据的经处理的视频数据和从所述时钟产生器接收的像素时钟。
18.如权利要求17所述的时钟产生器，其中，多媒体源包括HDMI发射器，
其中，HDMI发射器根据接收的并行数据来输出作为串行数据的TDMA数据，并输出从所述时钟产生器接收的传输时钟。
19.如权利要求16所述的时钟产生器，其中，多媒体系统包括多媒体源和多媒体宿，
其中，多媒体源包括所述时钟产生器、用于根据像素时钟来处理视频数据的视频处理器、以及用于输出作为TDMS数据的经处理的视频数据和从所述时钟产生器接收的传输时钟的HDMI发射器，
其中，多媒体宿包括用于接收TDMS数据和传输时钟的HDMI接收器、用于使用第二个单个的锁相环或第二个单个的延迟锁定环来根据接收的传输时钟产生第二个像素时钟的第二个时钟产生器、以及用于根据第二个时钟产生器的第二个像素时钟处理TDMS数据的第二个视频处理器。
20.如权利要求16所述的时钟产生器，其中，传输时钟产生器包括：
多相单元，多相单元具有所述单个的锁相环或所述单个的延迟锁定环，以接收参考时钟，并产生具有一定传输频率的传输时钟；
分频器，分频器对传输时钟进行分频，并产生具有高于传输时钟的传输频率的第一中间频率的第一中间时钟。
21.如权利要求16所述的时钟产生器，其中，像素时钟产生器包括：
多时钟产生单元，多时钟产生单元使用传输时钟和第一中间时钟来产生多个第二中间时钟；
选择器，选择器选择所述多个第二中间时钟中的一个第二中间时钟作为像素时钟。
22.如权利要求21所述的时钟产生器，其中，多时钟产生单元包括多个色深块和多个分频器，以输出第二中间时钟。
23.如权利要求21所述的时钟产生器，其中，多时钟产生单元使用传输时钟来输出所述多个第二中间时钟中的第一基础时钟和第二基础时钟，并使用第一中间时钟来输出所述多个第二中间时钟中的在第一基础时钟和第二基础时钟之间的一个或多个中间时钟。
24.如权利要求23所述的时钟产生器，其中，多时钟产生单元包括：
一个或多个色深块，所述一个或多个色深块使用第一中间时钟来输出一个或多个色深比特时钟；
一个或多个分频器，所述一个或多个分频器对对应的色深比特时钟进行分频，以产生所述多个第二中间时钟的一个或多个中间时钟。
25.如权利要求16所述的时钟产生器，其中，第一中间时钟具有第一数量的多个相位，第二中间时钟具有不同数量的多个相位。
CN2012102240759A 2011-06-29 2012-06-29 多媒体系统中的时钟产生方法和设备 Pending CN102857723A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110064071A KR20130002856A (ko) 2011-06-29 2011-06-29 멀티미디어 시스템에서의 클록 생성 방법 및 그 장치
KR10-2011-0064071 2011-06-29

Publications (1)

Publication Number Publication Date
CN102857723A true CN102857723A (zh) 2013-01-02

Family

ID=47390307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102240759A Pending CN102857723A (zh) 2011-06-29 2012-06-29 多媒体系统中的时钟产生方法和设备

Country Status (3)

Country Link
US (1) US20130002954A1 (zh)
KR (1) KR20130002856A (zh)
CN (1) CN102857723A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103313099A (zh) * 2012-03-08 2013-09-18 索尼公司 数据接收电路、数据接收装置及方法以及信息处理系统
CN111934671A (zh) * 2020-09-14 2020-11-13 四川科道芯国智能技术股份有限公司 多频点除频器和控制电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102101835B1 (ko) * 2013-08-30 2020-04-20 삼성전자 주식회사 픽셀 클럭 발생기, 이를 포함하는 디지털 티브이, 및 픽셀 클럭 발생 방법
US9559834B1 (en) 2015-01-26 2017-01-31 Altera Corporation Multi-rate transceiver circuitry
CN112311989B (zh) * 2020-10-29 2022-11-04 苏州浪潮智能科技有限公司 一种高速成像与传输系统
KR20220065344A (ko) * 2020-11-13 2022-05-20 주식회사 엘엑스세미콘 타이밍 컨트롤러 및 이의 구동방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1259736A (zh) * 1998-12-04 2000-07-12 索尼公司 数据记录和/或再现装置、方法和系统以及记录介质
US20030031275A1 (en) * 2001-06-08 2003-02-13 Min Jonathan S. Robust burst detection and acquisition system and method
US20040032482A1 (en) * 2002-04-10 2004-02-19 Dan Ozasa Pixel clock generating device, laser scanning device, and image forming device
US20050243163A1 (en) * 2004-04-12 2005-11-03 Dan Ozasa Pixel clock generation circuit
US20080103719A1 (en) * 2006-10-26 2008-05-01 Samsung Electronics Co., Ltd Method of generating test clock signal and test clock signal generator for testing semiconductor devices
CN101472171A (zh) * 2003-09-19 2009-07-01 康能普视公司 数据转换系统
US20090268091A1 (en) * 2008-04-23 2009-10-29 Silicon Library Inc. Receiver capable of generating audio reference clock
US20100097527A1 (en) * 2008-10-16 2010-04-22 Jongshin Shin Methods of Generating a Pixel Clock Signal from a Transmission Clock Signal and Related Data Transmission Methods for Multimedia Sources
CN101772955A (zh) * 2007-07-02 2010-07-07 晶像股份有限公司 提供双向通信的媒体接口的操作
US20100225645A1 (en) * 2008-10-10 2010-09-09 Lg Electronics Inc. Receiving system and method of processing data

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101080114B1 (ko) * 2009-12-31 2011-11-04 엠텍비젼 주식회사 알지비 인터페이스를 이용한 듀얼 디스플레이 제어 장치 및 그 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1259736A (zh) * 1998-12-04 2000-07-12 索尼公司 数据记录和/或再现装置、方法和系统以及记录介质
US20030031275A1 (en) * 2001-06-08 2003-02-13 Min Jonathan S. Robust burst detection and acquisition system and method
US20040032482A1 (en) * 2002-04-10 2004-02-19 Dan Ozasa Pixel clock generating device, laser scanning device, and image forming device
CN101472171A (zh) * 2003-09-19 2009-07-01 康能普视公司 数据转换系统
US20050243163A1 (en) * 2004-04-12 2005-11-03 Dan Ozasa Pixel clock generation circuit
US20080103719A1 (en) * 2006-10-26 2008-05-01 Samsung Electronics Co., Ltd Method of generating test clock signal and test clock signal generator for testing semiconductor devices
CN101772955A (zh) * 2007-07-02 2010-07-07 晶像股份有限公司 提供双向通信的媒体接口的操作
US20090268091A1 (en) * 2008-04-23 2009-10-29 Silicon Library Inc. Receiver capable of generating audio reference clock
US20100225645A1 (en) * 2008-10-10 2010-09-09 Lg Electronics Inc. Receiving system and method of processing data
US20100097527A1 (en) * 2008-10-16 2010-04-22 Jongshin Shin Methods of Generating a Pixel Clock Signal from a Transmission Clock Signal and Related Data Transmission Methods for Multimedia Sources

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103313099A (zh) * 2012-03-08 2013-09-18 索尼公司 数据接收电路、数据接收装置及方法以及信息处理系统
CN103313099B (zh) * 2012-03-08 2017-12-15 索尼公司 数据接收电路、数据接收装置及方法以及信息处理系统
CN111934671A (zh) * 2020-09-14 2020-11-13 四川科道芯国智能技术股份有限公司 多频点除频器和控制电路

Also Published As

Publication number Publication date
KR20130002856A (ko) 2013-01-08
US20130002954A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
CN102857723A (zh) 多媒体系统中的时钟产生方法和设备
US8311126B2 (en) Method and system for transmitting or receiving N-bit video data over a serial link
JP4625863B2 (ja) 送信装置および送受信装置
US8441575B2 (en) Audio clock regenerator with precise parameter transformer
US8111799B2 (en) Method, system and apparatus for reducing power consumption at low to midrange resolution settings
US8588281B2 (en) Transceiver having embedded clock interface and method of operating transceiver
KR101315084B1 (ko) 임베디드 디스플레이포트 시스템과 그를 위한 패널 셀프 리프레시 모드를 채용한 타이밍 컨트롤러 및 패널 셀프 리프레시 모드 제어 방법
CN101542908B (zh) 数字pll装置
JP2013535026A (ja) タイミングコントローラ及びそれを備える液晶ディスプレイ
TWI649966B (zh) 低電壓差分信號方式傳輸器及低電壓差分信號方式接收器
US9444976B2 (en) Methods of generating a pixel clock signal from a transmission clock signal and related data transmission methods for multimedia sources
US11294418B2 (en) Stream clock generator and embedded DisplayPort system including the same
KR101619693B1 (ko) 디스플레이 장치 및 그 구동 방법
CN101502036B (zh) 半导体集成电路和具有该电路的发送装置
CN101453595B (zh) 显示控制装置及其方法
KR102101835B1 (ko) 픽셀 클럭 발생기, 이를 포함하는 디지털 티브이, 및 픽셀 클럭 발생 방법
US8761327B2 (en) Rational clock divider for media timestamps and clock recovery functions
KR101978702B1 (ko) 픽셀 클럭 생성기, 이의 동작 방법, 및 이를 포함하는 장치들
Kim et al. A HDMI-to-MHL Video Format Conversion System-on-Chip (SoC) for Mobile Applications
CN202979172U (zh) 一种消除基于光纤传输的vga信号抖动的装置
CN113746477A (zh) 精确定时方法、装置以及信号空位预留方法、装置
JP2004336192A (ja) 半導体回路及び画像受信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130102

WD01 Invention patent application deemed withdrawn after publication