CN102857201A - 开关模式电源的先进时钟同步电路 - Google Patents

开关模式电源的先进时钟同步电路 Download PDF

Info

Publication number
CN102857201A
CN102857201A CN2012101423786A CN201210142378A CN102857201A CN 102857201 A CN102857201 A CN 102857201A CN 2012101423786 A CN2012101423786 A CN 2012101423786A CN 201210142378 A CN201210142378 A CN 201210142378A CN 102857201 A CN102857201 A CN 102857201A
Authority
CN
China
Prior art keywords
external clock
clock
circuit
pulse
cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101423786A
Other languages
English (en)
Inventor
S·P·劳尔
Z·J·拉塔
J·杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intersil Corp
Intersil Americas LLC
Original Assignee
Intersil Americas LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intersil Americas LLC filed Critical Intersil Americas LLC
Publication of CN102857201A publication Critical patent/CN102857201A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/105—Resetting the controlled oscillator when its frequency is outside a predetermined limit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33561—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having more than one ouput with independent control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0041—Control circuits in which a clock signal is selectively enabled or disabled

Abstract

在一开关模式电源中的一种电路和方法，用于当已检测到稳定的外部时钟时在内部时钟和外部同步时钟之间切换，并当预定数目的顺序外部时钟脉冲超出预定切换周期漏失阈值或以其他方式遗漏时切换回去以使用内部时钟来运作电源。在一个实施例中，电源系统包括并联连接于公共负载的多个电源，且当每个电源各自已检测到稳定的外部时钟时，每个电源同步于外部时钟。

Description

开关模式电源的先进时钟同步电路
关联申请的交叉引用
本申请要求2011年5月1日提交的美国临时申请S/N 61/481,229的权益，该文献全篇地援引包含于此。
附图说明
本发明的特征、优势和益处将从结合附图的下面描述中变得更为清楚，附图为示例目的给出并且不打算使本发明局限于此，在附图中：
图1是根据本发明的包含同步电路的一个实施例的开关模式电源的实施例的方框图，而图1A是包含如图1所示的多个电源的系统的实施例的方框图。
图2是示出根据本发明的用于在内部时钟和外部同步时钟之间来回切换的控制系统的一个实施例的状态图；
图3是根据本发明的同步电路的一个实施例的方框图；
图4是示出当外部时钟漏失(drop out)时通过图3的同步电路产生替代时钟脉冲的时序图；
图5是示出当替代时钟脉冲驱动转换器时输出电压如何改变的时序图；
图6是稳定外部时钟检测电路的方框图；
图7是示出在由同步电路检测到一连串稳定外部时钟之后从内部振荡器切换至外部时钟的时序图；
图8A是用于检测何时已检测到预定的一连串稳定外部时钟脉冲的替代性电路，而图8B是示出由一连串外部时钟所产生的示例性计数器输出的图表；
图9是示例性时钟选择器电路的示意图；以及
图10是替代性时钟选择器电路的示意图。
具体实施方式
包含多个开关模式电源(SMPS)的系统有时需要与一公共外部时钟进行同步，以改善EMI和系统的功率转换效率。这种同步可经由若干方式来实现。根据本发明各实施例的时钟同步电路允许给定的电源在已检测到稳定外部时钟时从电源的内部时钟切换至公共外部时钟。一旦外部时钟正在控制电源，则同步电路主动地监测外部时钟的切换周期并参考相对于外部时钟本身的任何漏失状态。也就是说，同步电路将每个外部时钟脉冲的切换周期与相邻的先前外部时钟脉冲(如果有的话)的切换周期进行比较。因此，在一个实施例中，即使外部时钟切换周期中只经历10％的滑移，该时钟脉冲也被认为是“遗漏的”并被“看门狗”电路所产生的替代时钟脉冲快速地取代。在连续地产生一预定数量的替代脉冲之后，计数器使电源操作切换回到内部振荡器时钟以使电源工作。由于替代时钟脉冲和内部时钟脉冲两者的迁变边沿一般非常接近于外部时钟迁变边沿已出现的位置，因此由电源产生的输出电压经历非常小的干扰。
当从内部时钟迁变至外部时钟时，根据本发明一个实施例的同步电路在做出至外部时钟的切换前进行等待，直到内部时钟脉冲和外部时钟脉冲两者彼此非常接近为止。这也确保了输出电压中的最小干扰。
图1是根据本发明的包括同步电路200的一个实施例的开关模式电源60的实施例的方框图。如图1所示，示例性电源60包括脉宽调制(PWM)控制电路66，其输入时钟是由同步电路200输出的PWM时钟。PWM控制电路66控制电压转换器61的操作，在一个实施例中该电压转换器61将输入电压Vin转换成经调节输出电压Vo，用于耦合至负载80。负载80可以是使用功率的任何设备，例如膝上计算机、服务器、集成电路(IC)芯片集、模拟电路、电信系统等，如本领域内技术人员熟知的那样。电压转换器61的拓扑结构可以是降压调节器、升压调节器、降压-升压调节器或任何其它功率转换器拓扑结构，这也是本领域内技术人员所熟知的。图1所示的示例性转换器61是反激功率转换器。
在图1所示的示例性转换器61中，依靠变压器62将Vin转换至Vo，该变压器62的主绕组电流因变于MOSFET开关64的状态，MOSFET开关64的状态由PWM控制电路66所控制。当MOSFET开关64闭合时，能量被存储在变压器62的主绕组中。当MOSFET开关64断开时，该能量被传递至次级绕组并由此通过整流二极管70至输出电容器72。由PWM控制电路66所产生的脉冲宽度(即，其占空比)受PWM 66的调节以调整输出电压Vo，输出电压Vo经由隔离电路被反馈给PWM控制电路66。
电源60中对PWM控制电路66的时钟频率进行控制的时钟是由同步电路200产生的。如图1所见，同步电路200包括时钟选择器开关220，时钟选择器开关220的输出时钟被馈送至PWM控制电路66。由时钟选择器开关220输出的时钟脉冲在用于电源60运作的外部时钟、内部时钟和替代时钟之间切换。在除了由第二电路244产生替代时钟脉冲以外的其它所有时间中，当由第一计数器280产生内部时钟选择信号时，时钟选择器开关220允许内部时钟运作电源60，且当由第一电路240产生外部时钟选择信号时，时钟选择器开关220允许外部时钟运作电源60。当产生替代时钟脉冲时，时钟选择器开关220使该时钟脉冲运作电源60。第一电路240检测何时存在稳定外部时钟并使外部时钟选择信号响应于该检测而产生。第二时钟244检测何时外部时钟的脉冲周期超出先前外部时钟脉冲的周期达一预定漏失阈值。作为响应，第二电路244产生耦合至时钟选择器开关220的替代时钟脉冲。第一计数器280对由第二电路244顺序地产生的替代时钟脉冲的数量进行计数，并当已达到预定计数时使内部时钟选择信号产生。每当外部时钟脉冲的周期不导致第二电路244产生替代时钟脉冲时，第一计数器280被外部时钟脉冲所重置。
尽管图1所示的本发明的实施例仅示出一个电源60，然而本发明的系统可包括多个电源60模块，其中每个电源60模块同步于一公共外部时钟。图1A是多个电源60模块1-N(在这里也称“电源模块”)的系统10的实施例的方框图，其中电源60模块并联连接以向公共输出电压总线供电，以向负载80提供电压Vo。如图1A所示，电源模块1、2……N各自耦合至单个功率输出端口，以向负载80提供功率。在一个实施例中，在输入电压Vin所耦合至的单个功率输入端口处将功率提供给电源模块1-N。本领域内技术人员将认识到，根据本发明不需要在单个功率输入端口将功率提供给电源模块1-N。相反，每个电源模块可从单独的电源(例如，单独的AC-DC转换器(未示出))接收功率。
系统10中的每个电源模块具有外部时钟端子20，并且，如图1A所示，电源模块1-N的端子20全部经由总线30彼此耦合。如前面结合图1描述的那样，当外部时钟被馈给至系统10中的每个电源模块时，每个电源模块在其相应的同步电路200的控制下操作，以使该电源模块工作为其PWM时钟同步于其它电源模块。
图2是示出根据本发明的同步电路200的一个实施例的操作的状态图，所述同步电路200用于以受控的方式在内部时钟和外部同步时钟(图2中标记为“同步(SYNC)”)之间来回切换。如图2所示，当时钟同步电路200被第一次启用时，例如当功率第一次施加至包含电路200的开关模式电源60时，状态图100处于第一状态102，其中电源取自电路200的内部时钟振荡器210。在状态104，第一电路240(即，稳定时钟选择电路)测量当前外部同步(SYNC)时钟脉冲的切换周期。在一个实施例中，如果当前外部时钟脉冲的切换周期基本等于先前外部时钟脉冲的切换周期，则第一计数器在状态106递增。如果当前外部时钟脉冲的切换周期基本不等于先前外部时钟脉冲的切换周期，则计数器重置，如状态108所示。一旦状态104、106确定了已顺序地检测到具有基本相等切换周期的预定多个外部时钟脉冲，则状态图100指示电路200移动至状态110。可使用第一计数器中的示例性计数8来使状态图100迁变至状态112。
在一个实施例中，状态图100在状态106和112之间包括状态110。在状态110，电路200可选地检测内部时钟和外部时钟的上升沿何时出现在彼此的预定持续时间内，即两个时钟何时接近为处于同相。应当选择持续时间以使同步电路使电源操作切换至外部时钟前的时间最小化，同时避免超过最小可接受程度的输出电压干扰。也就是说，内部时钟和外部时钟的脉冲迁变应当足够靠近，以实现从内部时钟至外部时钟的相对干脆的切换。
如下面描述的，一旦电路200确定外部时钟是稳定的，就使外部时钟选择信号产生。在一个实施例中，通过置位的锁存器来产生该信号，以使电源60工作以切换至外部时钟。状态图100的状态112指电源60何时取自外部时钟。只要外部时钟保持稳定，电源60就保持在这种状态。
电路200随后经由第二电路244开始监测外部时钟，如状态114所示。在状态114，第二电路244判断外部时钟的切换周期是否超出预定的漏失阈值。在一个实施例中，如图2所示，漏失阈值被设定在外部时钟的预期切换周期的10％。在状态114，测量每个外部时钟切换周期以确定其相比于先前外部时钟脉冲是否在持续时间上长过110％或更多。如果是，则第二计数器在状态116递增，并且，替代时钟被产生并被电源60用于取代外部时钟。如所见那样，每当外部时钟的切换周期超出漏失阈值，就产生替代时钟脉冲。每当下一外部时钟切换周期小于该110％持续时间，第二计数器就被重置为零，如状态118指示的那样。如果外部时钟保持遗漏，则第二电路244将继续以预定频率产生该替代时钟。在一个实施例中，如果第二计数器达到预定计数(例如，计数8)，则产生内部时钟选择信号以使电源操作被切换回在阶段102使用内部时钟的操作。注意，用来产生内部时钟的内部振荡器在一个实施例中可通过内部时钟选择信号可选地在阶段118重置以使内部时钟与替代时钟同步。
图3是根据本发明的同步电路200的一个实施例的方框图。同步电路200一般实现为集成电路(IC)形式，但本领域内技术人员应当能以模拟形式或通过数字和模拟器件的结合来实现功能。同步电路200包括用于产生内部时钟的内部振荡器210。内部振荡器210将内部时钟耦合至时钟选择器开关220，该时钟选择器开关220如下文所述地工作以在外部时钟230、内部时钟和替代时钟之间切换，用于所述电源的操作。在除了产生替代时钟脉冲之外的所有时间中，当内部时钟选择信号产生在信号线282上时，时钟选择器开关220启用内部时钟以运作电源，并且当外部时钟选择信号产生在信号线242上时，时钟选择器开关220启用外部时钟以运作电源。如图3所示，时钟选择器开关220的输出在图示实施例中被用作为由电源所使用的脉宽调制(PWM)时钟脉冲。
图3示出由同步电路200中的若干电路对外部时钟进行监测。假设电源尚未同步(即，其取自电路的内部时钟)，当施加外部同步时钟时，外部同步时钟被耦合于电路200中的稳定时钟检测电路240。第一电路240检测何时存在稳定的外部时钟，并响应于此产生耦合至时钟选择器开关220的外部时钟选择信号242。稳定时钟检测电路240判断何时已顺序地检测到具有基本相等切换周期的预定多个外部时钟脉冲。这对应于图2中的状态104、106和108。示例性稳定时钟检测电路240的描述在下文中给出并示出在图6中。
当电路200处于输出至电源的时钟是同步的外部时钟的模式时，电路200中的第二电路244监测外部时钟以检测是否漏失了任何外部时钟脉冲。如果是，则第二电路244操作，以通过产生一个或多个替代时钟脉冲而维持严格的输出电压调整。第二电路244包括锯齿波发生器电路258、时钟至周期转换电路260、乘法器264以及比较器266。锯齿波发生器电路258包括边沿检测器250。由边沿检测器250经由OR门248对外部时钟进行边沿检测。边沿检测器250的输出馈送至MOSFET 252的栅极，MOSFET 252操作以重置由电流源256馈送的电容器254。此净效果为：横跨电容器254的电压是一锯齿波，该锯齿波在与外部时钟的切换周期(Tsw)成比例的每个切换循环中斜变至一电压。通过时钟至周期转换电路260对该锯齿波的峰值进行采样和保持。电路260输出一信号，该信号是切换周期Tsw的逐周期DC电压表征。在图3所示的示例中，该时钟至周期转换信号是直到对下一外部时钟脉冲的峰值进行采样之前一直被保持的DC值。该信号由乘法器264乘以1.1，或增加10％，以建立用于外部时钟的漏失阈值。由比较器266将由电路258产生的锯齿波斜坡与该漏失阈值进行比较，以确定外部时钟是否处于边界之外。本质上说，上述的电路工作以使得：如果接下来的Tsw超出先前Tsw的110％，则第二电路244发出信号指示外部时钟漏失条件。
一旦满足该漏失条件，第二电路244就快速地使替代时钟脉冲由时钟脉冲替代电路270所产生，并且边界外(out of bounds)向上计数器280的输出递增。第二电路244通过将比较器266的输出耦合至时钟脉冲替代电路270来完成这件事。当比较器266的输出变高时，电路270产生替代时钟脉冲。该替代时钟脉冲被耦合至计数器280并被耦合至时钟选择器开关220，以代替外部时钟脉冲而被输出至电源。如前面结合图2描述的那样，每当外部时钟的切换周期超出漏失阈值或遗漏时，就产生替代时钟脉冲。
如果外部时钟遗漏一个或多个循环，则由替代时钟脉冲而非外部时钟脉冲来触发上述的锯齿波斜坡，因为替代时钟脉冲也经由OR门248被馈送至边沿检测器。
电路270以上述方式继续产生替代时钟脉冲来替代遗漏或超出边界的外部时钟脉冲，直到在向上计数器280中获得预定的计数(一般为4或8)为止。一旦到达该计数器上限，计数器280就使内部时钟选择信号282产生。在一个实施例中，该信号被耦合至时钟选择器开关220，以使包含在该电路中的锁存器重置，并由此使电路220再次将内部时钟输出至电源。替代地，计数器280的输出继续产生内部时钟选择信号，直到被下一个外部时钟选择信号的产生所重置为止。在一个实施例中，内部振荡器210在内部时钟选择信号282产生的同时也被重置，从而使其恢复到与时钟替代脉冲同步的操作。
同步电路200的上述电路操作保证了：如果在外部时钟的接收中(因为各种原因)存在瞬时的漏失，则电源将通过产生替代时钟而“克服”这种事件。类似地，如果产生预定顺序数量的替代时钟，则电路200形成了返回至内部时钟的平滑迁变。
图4是示出由图3的同步电路200中的时钟脉冲替代电路270产生替代时钟脉冲的时序图。如所见那样，当外部时钟漏失时，由锯齿波发生器电路258产生的锯齿波向上斜变超过代表先前外部时钟脉冲的脉宽的时间(见在时间100开始产生的斜坡)，这使斜坡到达与Tsw乘以1.1对应的水平。比较器266检测到该水平并输出一脉冲，该脉冲使替代电路270产生第一替代时钟脉冲。由于外部时钟保持遗漏长达若干更多的时钟脉冲间隔，第二电路244继续以产生替代时钟脉冲。如所见的那样，在该示例中顺序地产生四个这样的替代时钟脉冲。结果，计数器280将计数4次，并使内部时钟选择信号282产生。
图5是示出一旦已产生四个替代时钟脉冲则输出至PWM时钟的同步电路的效果的时序图，PWM时钟首先包括外部时钟、然后包括替代时钟并最后包括内部时钟。图5也示出了在这些时钟迁变期间电压Vo的情况。图5首先示出从90微秒之前的时间直至100微秒的由时钟选择开关220所输出的产生PWM时钟脉冲的外部时钟。在时间100开始的漏失事件期间，时钟选择开关220输出由时钟替代电路270所产生的脉冲，作为PWM时钟脉冲。如前所述，当外部时钟在110％*Tsw期间发生漏失时，时钟脉冲替代电路270迅速地发布一个或多个替代时钟脉冲。PWM时钟发生的一些时延导致了所看到的时间100和大约时间104之间所图示的第五PWM时钟脉冲和第六PWM时钟脉冲之间的增大间隙。在一个实施例中，一旦产生了四个连续替代脉冲，电路200就切换回输出内部时钟作为PWM时钟。如图5所示，在这一时点作为PWM时钟而输出的脉冲对应于由内部时钟振荡器210所产生的脉冲。电源60的输出电压偏差是由这些不均匀迁变中的每一个所导致的，但这种偏差的量因此保持在最小值。
图6是根据本发明的稳定外部时钟检测电路240的一个实施例的方框图。如上所述，稳定时钟检测电路240判断何时已顺序地检测到具有基本相等切换周期的预定的多个外部时钟脉冲。如图6所示，外部同步时钟被馈送至逐循环切换周期测量电路300。电路300测量每个外部时钟脉冲的切换周期。电路300的输出被馈送至存储器310，该存储器310用于存储针对一个外部时钟周期的所测得的切换周期。切换周期比较电路320将当前外部时钟脉冲的切换周期与存储器310中的所存储的切换周期进行比较，并当两个切换周期基本相等时产生一匹配信号。比较电路320的输出被馈送至递增的第一计数器330。每当比较电路320产生匹配信号时，计数器330就递增。每当两个切换周期不基本相等时，计数器330就重置。外部时钟选择信号242是响应于第一计数器330到达预定计数(例如8)而产生的，该预定计数是由期望计数器限值电路340和门350所确定的。
图7是示出在同步电路200中的稳定时钟检测电路240检测到一连串稳定外部时钟之后从内部振荡器切换至外部时钟的时序图。如所见那样，在一个实施例中，在稳定时钟选择电路240检测到八个基本相等的外部时钟脉冲之后，电路240使外部时钟选择信号282产生。这使时钟选择器开关切换并开始将外部时钟脉冲而非内部时钟脉冲作为PWM时钟来输出。图7还给出了这种切换如何仅对电源60的输出电压Vo产生最小影响的例子。
图8A是替代电路400，用于检测何时已检测到预定的一连串稳定外部时钟脉冲。如图8A所示，在外部时钟的每个正常周期中，由固定频率时钟406产生多个脉冲。在计数器410中对这些脉冲进行计数，并将计数值馈送至第一寄存器420。每当接收到外部时钟脉冲，其重置计数器410。结果，在计数器410中则对在下一外部时钟周期中产生的脉冲进行计数，并将该计数馈送至第一寄存器420，而第一寄存器420中的计数值被馈送至第二寄存器430。对于每个所接收到的外部时钟脉冲，重复该过程。将存储在寄存器420、430中的计数在比较器440中进行比较，并经由逆变器444将输出馈送至另一计数器450。如果计数匹配，则计数器450递增。如果它们不匹配，则计数器450被重置为零。如果计数器450达到一预定值(例如8)，这表示外部时钟是稳定的，计数器450输出外部时钟选择信号产生并且电路200的时钟选择器开关220被相应地置位。图8B是示出针对一连串外部时钟的示例性计数器410输出的图表。
图9是图3所示的同步电路200中所使用的示例性时钟选择器开关500的示意图。如图9所示，外部时钟选择信号242连接至AND门520的一个输入。AND门520的另一输入连接至内部时钟。内部时钟选择信号282连接至一个输入530且AND门530的另一输入连接至外部时钟。这些AND门馈送至OR门540。该逻辑电路允许根据内部时钟选择信号和外部时钟选择信号的状态将内部时钟或外部时钟馈送至AND门550。当已经由电路270通过逆变器560产生替代时钟脉冲时，AND门550工作以屏蔽内部时钟脉冲和外部时钟脉冲两者。OR门570将替代时钟、内部时钟或外部时钟中的一个作为PWM时钟而耦合至电源。
图10是图3中的同步电路200中所使用的替代时钟选择器开关600的示意图。电路600确保了从内部时钟至外部时钟的平滑迁变，如参考图2中的状态110所描述的那样。如图10所示，电路600包括两个单触发单元，即单触发单元610和单触发单元620。第一单触发单元610由内部时钟驱动而第二单触发单元620由外部时钟驱动。这些单触发单元检测内部时钟和外部时钟的上升沿何时出现。包含第一和第二AND门630、640的逻辑电路被馈以单触发单元610、620的相应输出以及外部时钟选择信号。第一和第二单触发单元610、620被定时以使得：仅当每个时钟脉冲的上升沿处于彼此预定脉宽之内时AND门630才产生输出同步信号。AND门640确保置位-重置触发器650仅当外部时钟选择信号已产生时才置位，这指示外部时钟当前是稳定的。结果，电路600仅在生成外部时钟选择信号之后才从内部时钟切换至外部时钟以作为PWM时钟输出。经由逆变器644的内部时钟选择信号产生对触发器650进行重置。
换句话说，当单触发单元610、620的两个边沿彼此接近达一个量时(该量被认为是足够小以最小化输出电压漂移且足够大以确保以适时方式切换至外部时钟)，电路600将对锁存器650进行置位，并随后经由AND门660屏蔽内部时钟，同时使外部时钟经由AND门670和OR门680输出。上述的电路600的操作被收录于图7的模拟波形中。
本发明的诸个实施例允许内部时钟快速地接管电源的控制，且尽可能地接近于外部时钟。此外，诸个实施例提供了从内部时钟至外部时钟的平滑迁变并带来最小电源输出电压干扰。
应当记住，尽管上述的诸个实施例使用数字电路作为本发明的所描述的器件，然而本领域内技术人员同样明白模拟器件可取代各描述的数字器件。结果，本申请不仅限于所要求要素的数字实现。
已联系特定诸个示例对本发明的诸个实施例进行了说明，这在所有方面都旨在是解说的而非限定的。本领域内技术人员将理解，许多不同的电路组合将适于实践本发明。此外，本发明的其它实现通过考虑这里披露的本发明的说明书和实践对本领域内技术人员来说是明显的。这里的说明书和示例意图仅被视作示例性的，本发明的真实范围由下面的权利要求书所指定。

Claims (18)

1.一种在内部时钟和外部时钟之间切换时钟的方法，所述时钟控制开关模式电源，所述方法包括：
(a)确定何时已顺序地检测到具有基本相等切换周期的预定多个外部时钟脉冲并响应于此产生外部时钟选择信号；
(b)当所述外部时钟选择信号产生时，使所述电源的操作切换至所述外部钟；
(c)当所述外部时钟控制所述电源的操作时，监测所述外部时钟以确定所述外部时钟的切换周期是否超出预定漏失阈值；
(d)每当所述外部时钟切换周期超出所述漏失阈值时，产生替代时钟脉冲以运作所述电源；
(e)对顺序产生的替代时钟脉冲的数量进行计数，并当所述计数达到预定数量时产生重置信号；
(f)响应于所述重置信号，使所述电源的操作切换回所述内部时钟；以及
(g)重复(a)-(f)。
2.如权利要求1所述的方法，其特征在于，所述使操作切换至所述外部时钟包括：
检测所述内部时钟和外部时钟的上升沿何时出现在彼此的预定持续时间间隔内；以及
响应于所述检测，将所述电源的操作切换至所述外部时钟。
3.如权利要求1所述的方法，其特征在于，所述重置信号进一步使所述内部时钟重置。
4.如权利要求1所述的方法，其特征在于，确定何时已顺序地检测到具有基本相等切换周期的预定多个外部时钟脉冲包括：
测量每个外部时钟脉冲的切换周期；
将针对一个外部时钟周期的所述切换周期存储在存储器中；
将所述当前外部时钟脉冲的切换周期与所存储的切换周期进行比较，并当所述两个切换周期基本相等时产生匹配信号；
每当产生所述匹配信号时将向上计数器递增，且每当所述两个切换周期不基本相等时重置所述向上计数器；以及
响应于所述向上计数器达到预定计数而产生所述外部时钟选择信号。
5.如权利要求1所述的方法，其特征在于，确定何时已顺序检测到具有基本相等切换周期的预定多个外部时钟脉冲包括：
对在所述外部时钟的每个周期中产生的固定时钟所产生的脉冲的数量进行计数；
将每个计数存储在第一寄存器中；
将所述第一寄存器中在所述下一外部时钟周期结束时的计数存储在第二寄存器中；
比较所述第一和第二寄存器中的计数；
每当所述第一和第二寄存器中的计数相等时就进行计数，并且当所述计数不相等时重新开始计数为零；以及
当所述计数等于与所述预定多个外部时钟脉冲相对应的数目时，产生外部时钟选择信号。
6.如权利要求1所述的方法，其特征在于，当所述外部时钟控制所述电源的操作时监测所述外部时钟以确定所述外部时钟的切换周期是否超出预定漏失阈值包括：
产生锯齿波信号，所述锯齿波信号的振幅因变于当前外部时钟的周期时长而上升；
将该信号的峰值保存作为时钟至周期转换信号，直到所述下一外部时钟脉冲的周期结束为止；
将所述时钟至周期转换信号的振幅增加一个量，所述量因变于所述预定漏失阈值；以及
将所述时钟至周期转换信号的增加后的振幅与所述下一外部时钟脉冲的所述锯齿波信号的振幅作比较，以判断所述下一外部时钟脉冲的所述切换周期是否超出所述漏失阈值。
7.如权利要求1所述的方法，其特征在于，所述内部时钟的频率被设定为与所述外部时钟的频率相同。
8.一种在内部时钟和外部时钟之间切换以运作开关模式电源的同步电路，所述同步电路包括：
内部振荡器，用于产生内部时钟；
时钟选择器开关，用于在运作所述电源的所述外部时钟、所述内部时钟和替代时钟之间切换，在除了产生替代时钟脉冲之外的其它所有时间中，当产生内部时钟选择信号时，所述开关启用所述内部时钟运作所述电源，且当产生外部时钟选择信号时，所述开关启用所述外部时钟运作所述电源；
第一电路，用于检测何时存在稳定的外部时钟，并响应于所述检测产生所述外部时钟选择信号；
第二电路，用于检测外部时钟脉冲的周期何时比先前外部时钟脉冲的周期长出一预定漏失阈值，并作为响应产生一替代时钟脉冲；以及
第一计数器，用于对所述第二电路顺序地产生的替代时钟脉冲的数目进行计数，并当所述第一计数器已达到预定计数时使所述内部时钟选择信号产生，所述第一计数器由其周期不导致替代时钟脉冲产生的任何外部时钟脉冲所重置。
9.如权利要求8所述的电路，其特征在于，所述时钟选择器包括由所述内部时钟驱动的第一单触发单元、由所述外部时钟驱动的第二单触发单元以及逻辑电路，所述第一单触发单元和第二单触发单元被定时以仅当每个时钟脉冲的所述上升沿处于彼此预定脉宽内才产生输出同步信号，所述逻辑电路当所述输出同步信号产生时使所述时钟选择器开关切换至所述外部时钟。
10.如权利要求9所述的电路，其特征在于，当所述内部时钟选择信号产生时，所述逻辑电路使所述时钟选择器开关切换回所述内部时钟。
11.如权利要求8所述的电路，其特征在于，所述内部时钟选择信号进一步重置所述内部时钟。
12.如权利要求8所述的电路，其特征在于，检测何时存在稳定的外部时钟并响应于此产生所述外部时钟选择信号的所述第一电路包括：
测量电路，用于测量每个外部时钟的周期；
存储器，用于存储每个相继测得的外部时钟周期；
比较器，用于将当前外部时钟的周期与存储在所述存储器中的时钟周期比较；
第二计数器，每当所述当前外部时钟的周期与存储在所述存储器中的所述时钟周期匹配时递增所述第二计数器，并当两个时钟周期不匹配时将所述第二计数器重置为零；以及
第三电路，用于当所述第二计数器中的计数达到预定数时，产生所述外部时钟选择信号。
13.如权利要求8所述的电路，其特征在于，检测何时存在稳定的外部时钟并响应于此产生所述外部时钟选择信号的所述第一电路包括：
固定时钟，用于产生具有高于所述外部时钟的频率的预定频率的脉冲；
第二计数器，用于对在每个外部时钟周期内出现的所述固定时钟的脉冲数目进行计数；
第一寄存器，用于存储来自所述第二计数器的针对每个外部时钟周期的计数；
第二寄存器，用于存储所述第一寄存器中在下一外部时钟周期结束时所存储的所述计数；
比较器，用于将存储在所述第一和第二寄存器中的计数进行比较；
第三计数器，每当通过所述比较器比较的计数相等时进行计数，当所述计数不相等时所述第三计数器重置为零；以及
第三电路，用于在所述第二计数器中的计数达到预定数目时产生所述外部时钟选择信号。
14.如权利要求8所述的电路，其特征在于，检测外部时钟脉冲的周期何时比先前外部时钟脉冲的周期长出一预定漏失阈值并响应于此产生替代时钟脉冲的所述第二电路包括：
锯齿波发生器电路，用于产生锯齿波信号，所述锯齿波信号在每个外部时钟脉冲持续时间内其值向上斜变；
时钟至周期转换电路，用于在每个时钟脉冲结束时对所述锯齿波信号的所述峰值进行采样和保持；
乘法器，用于将所述峰值乘以与所述外部时钟的漏失阈值相对应的预定量；
比较器，所述比较器将所述相乘后的峰值与在下一外部时钟脉冲的持续时间结束时由所述锯齿波发生器电路所产生的峰值进行比较，并在由所述锯齿波发生器所产生的峰值高于所述相乘后的峰值时产生边界外信号；以及
时钟脉冲替代电路，用于每当产生所述边界外信号时产生所述时钟替代脉冲。
15.如权利要求14所述的电路，其特征在于，所述锯齿波发生器电路包括：
电流源；
电容器，所述电容器连接在所述电流源和接地端之间；
开关，所述开关跨所述电容器连接；以及
边沿检测电路，用于检测每个外部时钟脉冲的上升沿，并产生信号以使所述开关短暂地闭合并由此对所述电容器放电，由此允许跨所述电容器两侧的电压在每个所述外部时钟脉冲持续期间向上斜变。
16.如权利要求15所述的电路，其特征在于，所述锯齿波发生器电路进一步包括耦合至所述边沿检测电路的OR门，所述OR门的一个输入用于接收所述外部时钟脉冲且所述OR门的另一输入用于接收所述替代时钟脉冲。
17.一种电源，包括：
电压转换器；
脉宽调制控制电路，用于控制所述电压转换器的操作；
内部振荡器，用于产生内部时钟；
时钟选择器开关，用于将PWM时钟输出至所述脉宽调制控制电路；
第一电路，用于检测外部时钟何时产生预定稳定性的脉冲，所述时钟选择器开关响应于所述检测而操作以输出所述外部时钟，作为所述PWM时钟；
第二电路，用于检测所述外部时钟所产生的脉冲的周期何时比所述先前外部时钟脉冲的周期长出一预定漏失阈值，并使替代时钟脉冲产生，所述时钟选择器开关响应于此而操作，以输出所述替代时钟脉冲，作为所述PWM时钟；以及
计数器，用于判断何时已顺序地产生预定数目的替代时钟脉冲，所述时钟选择器开关响应于所述判断而操作，以输出所述内部时钟，作为所述PWM时钟。
18.一种电源系统，包括：
多个电源模块，所述电源模块的输出并联地耦合至负载；以及
外部时钟，耦合至每个所述电源模块；
其中每个所述电源模块包括：
第一电路，用于检测所述外部时钟何时正在产生预定稳定性的脉冲，并响应于所述检测而产生外部时钟选择信号；
第二电路，用于检测外部时钟脉冲的周期何时比所述先前外部时钟脉冲的周期长出一预定漏失阈值，并响应于此而产生替代时钟脉冲；以及
计数器，用于当已顺序地产生预定数目的替代时钟脉冲时，使内部时钟选择信号产生。
CN2012101423786A 2011-05-01 2012-04-28 开关模式电源的先进时钟同步电路 Pending CN102857201A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201161481229P 2011-05-01 2011-05-01
US61/481,229 2011-05-01
US13/198,179 US8570014B2 (en) 2011-05-01 2011-08-04 Advanced clock synchronization circuit for switch mode power supplies
US13/198,179 2011-08-04

Publications (1)

Publication Number Publication Date
CN102857201A true CN102857201A (zh) 2013-01-02

Family

ID=47067351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101423786A Pending CN102857201A (zh) 2011-05-01 2012-04-28 开关模式电源的先进时钟同步电路

Country Status (3)

Country Link
US (2) US8570014B2 (zh)
CN (1) CN102857201A (zh)
TW (1) TW201301725A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014113962A1 (zh) * 2013-01-23 2014-07-31 深圳市华星光电技术有限公司 时钟控制电路、驱动电路以及液晶显示装置
CN105187056A (zh) * 2015-09-06 2015-12-23 四川九洲电器集团有限责任公司 一种时钟信号生成装置及时钟信号生成方法
CN105677518A (zh) * 2016-02-05 2016-06-15 福建师范大学 一种嵌入式系统中时钟信号的冗余控制方法
CN106341106A (zh) * 2015-07-06 2017-01-18 恩智浦有限公司 双重采样状态保持触发器
CN110932719A (zh) * 2019-11-29 2020-03-27 深圳市皓文电子有限公司 开关电源的时钟信号切换方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8570014B2 (en) * 2011-05-01 2013-10-29 Intersil Americas, Llc Advanced clock synchronization circuit for switch mode power supplies
US8890588B2 (en) * 2013-03-28 2014-11-18 Texas Instruments Incorporated Circuits and methods for asymmetric aging prevention
JP6232726B2 (ja) * 2013-04-03 2017-11-22 富士通株式会社 半導体集積回路及び半導体集積回路の電源制御方法
TWI493315B (zh) * 2013-11-15 2015-07-21 友聲電子有限公司 電流產生裝置及其控制方法
US9292038B1 (en) * 2014-11-03 2016-03-22 Texas Instruments Incorporated Synchronization circuit
US9509318B2 (en) 2015-03-13 2016-11-29 Qualcomm Incorporated Apparatuses, methods, and systems for glitch-free clock switching
US10256801B2 (en) * 2016-08-31 2019-04-09 M31 Technology Corporation Integrated circuit with clock detection and selection function and related method and storage device
JP6826612B2 (ja) * 2016-11-28 2021-02-03 ヌヴォトンテクノロジージャパン株式会社 パルス周波数制御回路、マイコン、ｄｃｄｃコンバータ、及びパルス周波数制御方法
WO2018162054A1 (en) * 2017-03-08 2018-09-13 Telefonaktiebolaget Lm Ericsson (Publ) Synchronisation of switched mode power supplies
TWI631804B (zh) * 2017-07-05 2018-08-01 茂達電子股份有限公司 固定導通時間之切換式轉換裝置與時脈同步電路
TWI722518B (zh) * 2019-07-31 2021-03-21 洪祿有限公司 具１０ＭＨｚ時基之開關式交直流電源供應系統
US11011972B1 (en) * 2019-11-18 2021-05-18 Infineon Technologies Austria Ag Frequency alignment and switch-over in power supplies
CN112332811B (zh) * 2020-11-27 2023-03-14 温州大学 一种同步信号发生电路
US20230056382A1 (en) * 2021-08-19 2023-02-23 Texas Instruments Incorporated Clock sync input dropout protection
TWI809794B (zh) * 2022-03-30 2023-07-21 康辰股份有限公司 智慧型單火線控制裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1265479A (zh) * 1998-12-24 2000-09-06 英特赛尔公司 具有电感电流检测的直流－直流变换器和有关方法
US20020027461A1 (en) * 2000-09-04 2002-03-07 Mitsugu Kusunoki Semiconductor integrated circuit with suppressed clock skew
CN100426645C (zh) * 2004-04-23 2008-10-15 三菱电机株式会社 开关电源电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6473852B1 (en) * 1998-10-30 2002-10-29 Fairchild Semiconductor Corporation Method and circuit for performing automatic power on reset of an integrated circuit
JP2004046752A (ja) * 2002-07-16 2004-02-12 Fujitsu Ltd 半導体装置
JP2004088679A (ja) * 2002-08-29 2004-03-18 Elpida Memory Inc デューティ比検知回路
US6912139B2 (en) * 2002-11-14 2005-06-28 Fyre Storm, Inc. Multi-channel control methods for switched power converters
US7287177B2 (en) * 2003-12-04 2007-10-23 International Business Machines Corporation Digital reliability monitor having autonomic repair and notification capability
FR2885466B1 (fr) * 2005-05-04 2007-07-06 St Microelectronics Sa Dispositif de reception avec mecanisme de recuperation de donnees, adapte a un systeme de transmission utilisant un etalement de spectre a sequence directe
JP4745127B2 (ja) * 2006-05-23 2011-08-10 ルネサスエレクトロニクス株式会社 クロック切替回路
US7535210B2 (en) * 2006-10-18 2009-05-19 Texas Instruments Incorporated Predictive duty ratio generating circuit and method for synchronous boost converters operating in PFM mode
WO2008114446A1 (ja) * 2007-03-20 2008-09-25 Fujitsu Microelectronics Limited クロック信号選択回路
US8570014B2 (en) * 2011-05-01 2013-10-29 Intersil Americas, Llc Advanced clock synchronization circuit for switch mode power supplies
US8860468B1 (en) * 2013-06-06 2014-10-14 Freescale Semiconductor, Inc. Clock multiplexer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1265479A (zh) * 1998-12-24 2000-09-06 英特赛尔公司 具有电感电流检测的直流－直流变换器和有关方法
US20020027461A1 (en) * 2000-09-04 2002-03-07 Mitsugu Kusunoki Semiconductor integrated circuit with suppressed clock skew
CN100426645C (zh) * 2004-04-23 2008-10-15 三菱电机株式会社 开关电源电路

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014113962A1 (zh) * 2013-01-23 2014-07-31 深圳市华星光电技术有限公司 时钟控制电路、驱动电路以及液晶显示装置
CN106341106A (zh) * 2015-07-06 2017-01-18 恩智浦有限公司 双重采样状态保持触发器
CN106341106B (zh) * 2015-07-06 2022-02-11 恩智浦有限公司 双重采样状态保持触发器
CN105187056A (zh) * 2015-09-06 2015-12-23 四川九洲电器集团有限责任公司 一种时钟信号生成装置及时钟信号生成方法
CN105187056B (zh) * 2015-09-06 2019-02-26 四川九洲电器集团有限责任公司 一种时钟信号生成装置及时钟信号生成方法
CN105677518A (zh) * 2016-02-05 2016-06-15 福建师范大学 一种嵌入式系统中时钟信号的冗余控制方法
CN105677518B (zh) * 2016-02-05 2018-07-31 福建师范大学 一种嵌入式系统中时钟信号的冗余控制方法
CN110932719A (zh) * 2019-11-29 2020-03-27 深圳市皓文电子有限公司 开关电源的时钟信号切换方法
CN110932719B (zh) * 2019-11-29 2021-11-23 深圳市皓文电子有限公司 开关电源的时钟信号切换方法

Also Published As

Publication number Publication date
US9362927B2 (en) 2016-06-07
US20120274146A1 (en) 2012-11-01
US20150091621A1 (en) 2015-04-02
US8570014B2 (en) 2013-10-29
TW201301725A (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
CN102857201A (zh) 开关模式电源的先进时钟同步电路
EP2339726B1 (en) Power factor corrector with high power factor at low load or high mains voltage conditions
US10263518B2 (en) System and method for switched power supply with delay measurement
CN103117655B (zh) 用于开关功率变换器的emi频率扩展方法
US9780645B2 (en) Method and apparatus for providing power conversion using an interleaved flyback converter with reactive power control
US8270185B2 (en) Switching mode power supply with a spectrum shaping circuit
JP6047330B2 (ja) 電源監視回路、交直変換装置、および、電源監視回路の制御方法
US20110241634A1 (en) Method and systems for conduction mode control
CN103151912A (zh) 一种功率因数校正电路及其控制电路和控制方法
TW201345118A (zh) 交換式電源供應器改善變數輸入控制
US9515545B2 (en) Power conversion with external parameter detection
CN101039071A (zh) 基于时间测量来选择参数/模式的方法和设备
CN101499730A (zh) 检测功率转换器的切换电流的装置及其方法
CN103023283A (zh) 用于开关模式电源的控制器
US20110210712A1 (en) AC or DC POWER SUPPLY EMPLOYING SAMPLING POWER CIRCUIT
KR20140007892A (ko) 전환 및 불연속 모드 전력 변환기를 위한 입력 전류 성형
CN101656478A (zh) 开关电源设备
US9035636B2 (en) Digital peak detector with follower mode
CN103560783A (zh) 数字事件发生器、比较器、开关模式能量转换器和方法
CN103066831A (zh) 控制电路以及控制方法
US8134352B2 (en) Switched mode power supply including power supply units and controller
US20140145634A1 (en) Circuit and method for generating a reference voltage for a power converter
US10128737B1 (en) Constant on-time switching converter and clock synchronization circuit
US9542179B2 (en) System and method for energy aware program development
CN104038043B (zh) Pfc转换器的电源管理ic、控制方法、检测器及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130102