CN102831935B - 相变存储器单元的脉冲i-v特性测试方法和装置 - Google Patents

相变存储器单元的脉冲i-v特性测试方法和装置 Download PDF

Info

Publication number
CN102831935B
CN102831935B CN201210154941.1A CN201210154941A CN102831935B CN 102831935 B CN102831935 B CN 102831935B CN 201210154941 A CN201210154941 A CN 201210154941A CN 102831935 B CN102831935 B CN 102831935B
Authority
CN
China
Prior art keywords
phase
memory unit
pulse
changing memory
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210154941.1A
Other languages
English (en)
Other versions
CN102831935A (zh
Inventor
缪向水
李震
陈伟
彭菊红
邓宇帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201210154941.1A priority Critical patent/CN102831935B/zh
Publication of CN102831935A publication Critical patent/CN102831935A/zh
Application granted granted Critical
Publication of CN102831935B publication Critical patent/CN102831935B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了相变存储器单元的脉冲I-V特性测试方法及装置，将被测单元的下电极与CMOS管的漏极串接；向CMOS管的栅极施加等幅度等脉宽的脉冲序列，同时向相变存储器单元的上电极施加由零至设定电压值之间阶梯变化的直流扫描电压；在脉冲序列的作用下，CMOS管周期性地开启和关闭；CMOS管开启时，工作在线性区，相变存储器单元两端的电压等值于直流扫描电压，通过取样电阻测量单元的电流；在CMOS管周期性地开启和关闭过程中，实时记录单元两端电压和电流序列值，实现脉冲I-V特性的测试。本发明能精细表征相变存储器单元在脉冲作用下的电学特性，避免因直流I-V特性扫描中产生的自热效应和电荷势阱效应导致对被测微纳相变存储器件I-V特性的影响，甚至器件的损坏。

Description

相变存储器单元的脉冲I-V特性测试方法和装置
技术领域
本发明属于微电子学技术领域，涉及一种非易失性固态存储器单元的电特性测试方法，具体涉及一种相变存储器单元的脉冲I-V特性测试方法和装置。 
背景技术
相变存储器（PCRAM）是一种非易失性固态存储器，当电源供给中断时仍然能保存已存储的数据。这种存储器中的相变材料（例如Ge2Sb2Te5）能够在晶态与非晶态之间发生可逆转变，通过这两种稳定状态下具有不同的电阻值来记录数据“1”和“0”。图1是相变存储器单元的结构示意图，图2是八单元相变存储器的测试结构示意图。 
在相变随机存储器电学特性的测试领域中，I-V特性曲线是相变存储器单元电学特性的重要特征曲线。通过I-V特性曲线，可以判断所测的相变存储单元是否存在记忆特性，换言之，是否存在在晶态和非晶态之间可逆相变，可以获得从非晶态到晶态转变的阈值电压和阈值电流等。现在，在相变随机存储器测试领域里，一般是采用直流扫描的方式获得相变存储器单元的直流I-V特性曲线，图3a是直流扫描电压的直流I-V曲线示意图，图3b是直流电流扫描的直流I-V曲线示意图，上述两曲线是存储单元直流特性的表征。参见图4，直流扫描的方式是电压或者电流以阶梯状形式对相变单元持续地输入能量，由于相变存储单元具有储热能特性，那么每一个历史台阶产生的 热量对后施加的台阶产生的热量有叠加的影响，即自身热量产生的能量积累效应。这种现象会在两方面对相变存储器的测试造成不利影响：1）改变相变存储器存储单元晶态与非晶态相互转变的方法是由施加短脉冲产生的焦耳热来实现的，直流I-V特性并不能精确表征单元的脉冲特性，换言之，电压脉冲或电流脉冲的宽度也是单元的I-V特性不可或缺的参变量；2）对于微纳尺寸的相变存储器单元而言，直流扫描的每个台阶电压或电流一般持续20ms以上，并且持续到整个阶梯结束，这对于纳秒级即能相变的单元来说时间过长，长时间的电流激励容易对单元造成破坏性的不可逆的损伤，实验证明，经过多次直流I-V测试后大部分样品都会受到损坏，无法继续相变。 
为了表征相变存储单元脉冲作用下的I-V特性和避免因自热对微纳相变存储单元的损坏，需要发明一种适合于两端口的相变存储器以及两端口的微纳电子器件的脉冲I-V特性测试方法和装置，这正是本发明的出发点。 
发明内容
本发明的目的是提供一种相变存储器单元的脉冲I-V特性测试方法，能够精细地表征相变随机存储器单元脉冲作用下的电学特性，避免因直流I-V特性扫描中自热导致的能量积累效应对被测微纳相变存储器件的损坏。 
本发明的另一目的还在于提供实现上述方法的测试装置。 
相变存储器单元的脉冲I-V特性测试方法，具体为： 
将被测相变存储器单元的下电极与CMOS管的漏极串接； 
向CMOS管的栅极施加等幅度等脉宽的脉冲序列，并同时向相变存储器单元的上电极施加由零至设定电压值线性变化的直流扫描电压； 
在脉冲序列的作用下CMOS管周期性地开启和关闭；CMOS管开启时，工作在线性区，此时相变存储器单元两端的电压等值于直流扫描电压，同时通过取样电阻测量得到相变存储器单元的电流；在CMOS管周期性地开启和关闭过程中，实时记录相变存储器单元两端的电压和电流序列值，最终实现脉冲I-V特性的测试。 
进一步地，在I-V特性测试前还包括相变存储器单元的Set/Reset操作测试步骤，具体为： 
读取相变存储器单元的电阻，判断相变存储器单元是否为高阻态； 
如果相变存储器单元为高阻态，则采用直流扫描方式检测相变存储器单元是否有相变曲线，如果有相变曲线，则说明相变存储器单元的Set操作工作正常；或者向相变存储器单元施加Set脉冲，若相变存储器单元回到低阻态，则说明相变存储器单元的Set操作工作正常； 
如果相变存储器单元为低阻态，则向相变存储器单元施加Reset脉冲，若相变存储器单元回到高阻态，则说明相变存储器单元的Reset操作工作正常。 
实现所述的脉冲I-V特性测试方法的测试装置，包括CMOS管、DC模块、脉冲模块、转换器RBT头、示波器、功率分配器和处理器； 
处理器连接脉冲模块的输入端、DC模块的输入端和示波器的输出端，脉冲模块的输出端通过功率分配器连接CMOS管的栅极，CMOS管的漏极连接相变存储器单元的下电极，CMOS管的源极接地；DC模块的输出端连接转换器RBT头的直流激励输入端，转换器RBT头的输出端连接相变存储器单元的上电极；示波器的第一采样通道连接功率分配器，示波器的第二采样通道连接RBT头的交流输入端； 
处理器向脉冲模块发出脉冲指令，脉冲模块输出的等幅度等脉宽的脉冲序列通过功率分配器后施加在CMOS管的栅极；同时，处理器向DC模块发出直流扫描电压指令，DC模块输出的由零至设定电压值之间阶梯变化的直流扫描电压通过转换器RBT头施加在相变存储器单元的上电极；每向CMOS管的栅极施加一次脉冲，示波器第一采样通道实时检测该栅极脉冲幅值，示波器第二采样通道的50Ω内阻两端响应一个负脉冲并检测负脉冲幅值，示波器将检测到的栅极脉冲幅值和负脉冲幅值传送给处理器；处理器记录直流扫描电压指令中携带的直流扫描电压信息，根据负脉冲幅值计算通过相变存储器单元的电流，并依据栅极脉冲幅值和预存的CMOS管的漏源电流电压特性计算CMOS管的线性区电阻，若线性区电阻没有远小于相变存储器单元的晶态电阻，则调整脉冲序列的幅度。 
实现所述的脉冲I-V特性测试方法的测试装置，包括第一开关 S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、CMOS管、DC模块、脉冲模块、转换器RBT头、示波器、功率分配器和处理器； 
处理器连接脉冲模块的输入端、DC模块的输入端和示波器的输出端，脉冲模块的第一输出端依次通过功率分配器、第五开关S5连接CMOS管的栅极，CMOS管的漏极通过第一开关S1连接相变存储器单元的下电极，CMOS管的源极接地；DC模块的输出端连接转换器RBT头的直流激励输入端，转换器RBT头的输出端连接相变存储器单元的上电极；示波器的第一采样通道连接功率分配器，示波器的第二采样通道通过第四开关S4连接RBT头的交流输入端；脉冲模块的第二输出端通过第三开关S3连接RBT头的交流输入端；相变存储器单元的下电极通过第二开关S2接地； 
相变存储器单元的Set/Reset操作测试：第一、四、五开关S1、S4、S5断开，第二、三开关S2、S3闭合，处理器向DC模块发出测试指令，DC模块通过转换器RBT头向相变存储器单元的上电极施加读直流电压或电流激励，以读取相变存储器单元的电阻，处理器判断相变存储器单元是否为高阻态： 
如果相变存储器单元为高阻态，则控制DC模块通过转换器RBT头向相变存储器单元施加直流扫描电压或电流，以测试相变存储器单是否有相变曲线，如果有相变曲线，则说明相变存储器单元Set操作工作正常，或者控制脉冲模块通过转换器RBT头向相变存储器单元施加Set脉冲，若相变存储器单元回到低阻态，则说明相变存储器单 元Set操作工作正常； 
如果相变存储器单元为低阻态，则控制脉冲模块通过转换器RBT头向相变存储器单元施加Reset脉冲，若相变存储器单元回到高阻态，则说明相变存储器单元Reset操作工作正常； 
脉冲I-V特性测试：第一、四、五开关S1、S4、S5闭合，第二、三开关S2、S3断开，处理器向脉冲模块发出脉冲指令，脉冲模块输出的等幅度等脉宽的脉冲序列通过功率分配器后施加在CMOS管的栅极；同时，处理器向DC模块发出直流扫描电压指令，DC模块输出的由零至设定电压值之间阶梯变化的直流扫描电压通过转换器RBT头施加在相变存储器单元的上电极；每向CMOS管的栅极施加一次脉冲，示波器第一采样通道实时检测该栅极脉冲幅值，示波器第二采样通道的50Ω内阻两端响应一个负脉冲并检测负脉冲幅值，示波器将检测到的栅极脉冲幅值和负脉冲幅值传送给处理器；处理器记录直流扫描电压指令中的直流扫描电压幅值，根据负脉冲幅值计算通过相变存储器单元的电流，并依据栅极脉冲幅值和预存的CMOS管的漏源电流电压特性计算CMOS管的线性区电阻，若线性区电阻没有远小于相变存储器单元的晶态电阻，则调整脉冲序列的幅度。 
进一步地，所述CMOS管工作在线性区时的漏源电阻小于等于100Ω，开关响应速度时间小于等于10ns。 
进一步地，所述示波器的频带为100MHz或其以上，最小测试幅值在1mV或其以下。 
进一步地，所述脉冲模块输出的脉冲上升沿和下降沿时间小于等 于10ns，脉冲宽度小于等于100ns。 
进一步地，所述功率分配器是3个16.7Ω的电阻组成的三分头。 
本发明的技术效果体现在： 
将被测相变存储器单元与CMOS管的漏极串接，向相变存储器单元施加由零至设定电压值之间阶梯变化的直流扫描电压，保证CMOS管工作在线性区，则被测相变存储单元的两端电压也可以近似认为是由零至设定值之间阶梯变化，利用CMOS管的开关特性，在栅极上施加一个等幅度的脉冲序列，使在相变存储单元两端产生精密的幅度逐渐增加的脉冲电压序列，然后，通过取样电阻测量得到相变存储单元支路上的脉冲电流序列，即可实现脉冲I-V特性的测试。 
本发明测得的脉冲I-V特性曲线是脉宽的函数，所测得的阈值电压与阈值电流也是脉宽的函数，能够精细地表征相变随机存储器单元脉冲作用下的电学特性。本发明不仅能测试相变单元的一般电学特性，还能测得相变存储器单元在脉冲作用下的I-V特性曲线，避免因直流I-V特性扫描中自热导致的能量积累效应对被测微纳相变存储器件的损坏，且装置简单，操作方便。 
附图说明
图1是相变存储单元的结构示意图。 
图2是八单元相变存储的测试结构示意图。 
图3a是直流扫描电压的直流I-V曲线示意图。 
图3b是直流电流扫描的直流I-V曲线示意图。 
图4是直流扫描电压或电流激励示意图。 
图5a是本发明测试装置第一实施例结构图。 
图5b是本发明测试装置第二实施例结构图。 
图6是由4200-SCS搭建的脉冲I-V特性测试装置示意图。 
图7是4200-SCS所带RBT头的简易示意图。 
图8是测试单元一般电学特性的装置示意图。 
图9a是由4200-SCS搭建的测试脉冲I-V特性的装置示意图。 
图9b是由4200-SCS搭建的测试脉冲I-V特性的电路示意图。 
图10是脉冲I-V测试中的波形示意图。 
图11是脉冲I-V测试的小信号电路示意图。 
图12是脉冲I-V曲线和直流I-V曲线的对比示意图。 
具体实施方式
下面结合附图和实施例对本发明作进一步说明。 
一种相变存储器单元的脉冲I-V特性测试方法，具体为： 
将被测相变存储器单元的下电极与CMOS管的漏极串接； 
向CMOS管的栅极施加等幅度等脉宽的脉冲序列（幅度大小应保证CMOS管的线性区电阻远小于相变存储器单元的晶态电阻），并同时向相变存储器单元的上电极施加由零至设定电压值线性变化的直流扫描电压； 
在脉冲序列的作用下CMOS管周期性地开启和关闭；CMOS管开启时，工作在线性区，此时相变存储器单元两端的电压等值于直流扫描电压，同时通过取样电阻测量得到相变存储器单元的电流；在CMOS管周期性地开启和关闭过程中，实时记录相变存储器单元两端 的电压和电流序列值，最终实现脉冲I-V特性的测试。 
进一步地，在I-V特性测试前还包括相变存储器单元的Set/Reset操作测试步骤，具体为： 
读取相变存储器单元的电阻，判断相变存储器单元是否为高阻态； 
如果相变存储器单元为高阻态，则采用直流扫描方式检测相变存储器单元是否有相变曲线，如果有相变曲线，则说明相变存储器单元的Set操作工作正常；或者向相变存储器单元施加Set脉冲，若相变存储器单元回到低阻态，则说明相变存储器的Set操作工作性能正常； 
如果相变存储器单元为低阻态，则向相变存储器单元施加Reset脉冲，若相变存储器单元回到高阻态，则说明相变存储器单元的Reset操作工作正常。 
图5a给出本发明测试装置的一个实施例，包括CMOS管7、DC模块、脉冲模块、转换器RBT头6、示波器、功率分配器5和处理器。处理器连接脉冲模块的输入端、DC模块的输入端和示波器的输出端，脉冲模块的输出端通过功率分配器连接CMOS管的栅极，CMOS管的漏极连接相变存储器单元的下电极，CMOS管的源极接地；DC模块的输出端连接转换器RBT头的直流激励输入端，转换器RBT头的输出端连接相变存储器单元的上电极；示波器的第一采样通道连接功率分配器，示波器的第二采样通道连接RBT头的交流输入端。 
图5b给出本发明测试装置的一个优化实施例，实现上述方法的 装置包括第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、DC模块、脉冲模块、转换器RBT头6、示波器、功率分配器5、CMOS管7和处理器； 
处理器连接脉冲模块的输入端、DC模块的输入端和示波器的输出端，脉冲模块的第一输出端依次通过功率分配器、第五开关S5连接CMOS管的栅极，CMOS管的漏极通过第一开关S1连接相变存储器单元的下电极，CMOS管的源极接地；DC模块的输出端连接转换器RBT头的直流激励输入端，转换器RBT头的输出端连接相变存储器单元的上电极；示波器的第一采样通道连接功率分配器，示波器的第二采样通道通过第四开关S4连接RBT头的交流输入端；脉冲模块的第二输出端通过第三开关S3连接RBT头的交流输入端；相变存储器单元的下电极通过第二开关S2接地； 
相变存储器单元的Set/Reset操作测试：第一、四、五开关S1、S4、S5断开，第二、三开关S2、S3闭合，处理器向DC模块发出测试指令，DC模块输出的读直流电压或电流激励通过转换器RBT头施加于相变存储器单元的上电极，转换器RBT头将反馈相应的直流电流或电压给处理器，处理器依据反馈的直流电流或电压计算相变存储器单元的电阻，判断相变存储器单元是否为高阻态： 
如果相变存储器单元为高阻态，则控制DC模块通过转换器RBT头向相变存储器单元施加直流扫描电压或电流，以测试相变存储器单是否有相变曲线，如果有相变曲线，则说明相变存储器单元Set操作正常，或者控制脉冲模块通过转换器RBT头向相变存储器单元施加 Set脉冲，若相变存储器单元回到低阻态，则说明相变存储器单元Set操作正常； 
如果相变存储器单元为低阻态，则控制脉冲模块通过转换器RBT头向相变存储器单元施加Reset脉冲，若相变存储器单元回到高阻态，则说明相变存储器单元Reset操作正常。 
脉冲I-V特性测试：第一、四、五开关S1、S4、S5闭合，第二、三开关S2、S3断开，处理器向脉冲模块发出脉冲指令，脉冲模块输出的等幅度等脉宽的脉冲序列通过功率分配器后施加在CMOS管的栅极；同时，处理器向DC模块发出直流扫描电压指令（直流扫描电压指令包含直流扫描电压幅值和步进），DC模块输出的由零至设定电压值之间阶梯变化的直流扫描电压通过转换器RBT头施加在相变存储器单元的上电极；每向CMOS管的栅极施加一次脉冲，示波器第一采样通道实时检测该栅极脉冲幅值，示波器第二采样通道的50Ω内阻两端响应一个负脉冲并检测负脉冲幅值，示波器将检测到的栅极脉冲幅值和负脉冲幅值传送给处理器；处理器记录直流扫描电压指令中携带的直流扫描电压信息，根据负脉冲幅值计算通过相变存储器单元的电流，并依据栅极脉冲幅值和预存的CMOS管的漏源电流电压特性计算CMOS管的线性区电阻，若线性区电阻没有远小于相变存储器单元的晶态电阻，则调整脉冲序列的幅度。 
装置具体实例 
如图6所示，利用半导体参数分析仪4200-SCS中的部分硬件模块和软件测试模块KITE组成如图8所示的性能测试装置，就可以找 出存在相变的单元，然后再利用4200-SCS中的部分硬件模块和软件测试模块KITE组成如图9a所示的脉冲I-V特性测试装置，通过测试软件KITE调用脉冲I-V测试程序并运行，就可以进行脉冲I-V特性测试。 
所述的相变存储器单元的Set/Reset操作测试装置，其特征在于：如图8所示的性能测试装置，它包括4200-SCS测试系统中的几个模块（硬件：SMU2（直流模块）、脉冲模块4205-PG2、1个RBT头；软件：KITE、KPulse）、相变存储单元、开关S2，其中4200-SCS测试系统SMU2模块为测试提供直流电流和电压扫描的激励信号，脉冲4205-PG2模块为测试提供脉冲激励，各个模块通过高频电缆相连，再通过软件测试模块KITE就可以测得相变单元的一般电学特性，通过这个测试装置能寻找可Set/Reset操作的相变存储器单元。 
所述如何寻找可Set/Reset操作的相变存储器单元，采用相变存储器单元的Set/Reset操作测试装置，通过4200-SCS中的SMU2模块施加读电压或者电流扫描激励，初测电阻，若为高阻态，再通过直流扫描方法测试单元是否存在相变曲线或者施加Set脉冲看单元是否能回到低阻态，如果有以上现象，则单元Set操作工作正常；若为低阻态，施加Reset脉冲看单元能否变为高阻态，如果可以回到高阻态，再通过直流扫描方法测试单元是否存在相变曲线或者施加Set脉冲看单元是否能回到低阻态，如果有以上现象，则单元Reset操作工作正常，最后再施加Reset脉冲使单元回到高阻态。 
所述的脉冲I-V特性测试装置，其特征在于：如图9a所示的脉 冲I-V特性测试装置，它包括半导体参数分析仪4200-SCS测试系统中的几个模块（硬件：SMU1/SMU2（直流模块）、脉冲模块4205-PG2、2个RBT头、示波器；软件：KITE）、相变存储单元、开关S1、MOS管，功率分配器（三分头），其中SMU2模块为测试提供直流扫描电压的激励信号，作用在单元的上电极，SMU1模块为测试提供栅极直流偏置，4205-PG2为测试提供脉冲激励，作用在MOS管的栅极，这些模块之间用高频电缆相连接，通过软件测试模块KITE调用脉冲I-V程序并运行，就可以进行脉冲I-V特性测试。通过所编写的脉冲I-V程序，设置扫描的脉冲幅值、宽度和周期，以及相变单元上电极的直流扫描电压幅值和步进，每完成一次脉冲I-V特性测试，就要采用性能测试装置使单元回到非晶态，然后再进行下一次脉冲I-V特性测试，通过设置不同的脉冲周期和脉冲宽度，就可以测得一系列脉冲I-V特性曲线 
本实例相变存储单元的脉冲I-V特性测试方法，具体为：当单元接入了如图8所示的相变存储器单元的Set/Reset操作测试装置，首先通过测试模块KITE读取相变存储器单元的电阻，如果为高阻态，则采用直流扫描方式检测相变存储器单元是否有相变曲线，如果有相变曲线，则说明相变存储器单元Set操作正常；或者向相变存储器单元施加Set脉冲，检测相变存储器单元是否回到低阻态，如果回到低阻态，则说明相变存储器单元Set操作正常。相反，如果相变单元电阻为低阻态，则向相变存储器单元施加Reset脉冲，检测相变存储器单元是否回到高阻态，如果回到高阻态，则说明相变存储器单元Reset 操作正常。本实例中，高、低阻态的电阻为10倍以上。 
若相变存储器单元Set/Reset操作正常，则将相变存储器单元接入脉冲I-V特性测试装置，如图9a所示，这样就进行脉冲I-V扫描。图9b所示的电路图是图9a测试装置简化而来的电路图，图7为RBT头的简易示意电路图。如图10所示的波形，在CMOS管的栅极通过4205-PG2施加等幅值等脉宽的脉冲VgMeas，在相变存储器单元的上电极通过SMU2施加由零至设定电压值之间阶梯变化的直流扫描电压激励VdMeas（保证CMOS管工作在线性区即可）在程序中设置脉冲参数和直流扫描电压激励参数，然后通过测试模块KITE调用程序进行脉冲I-V扫描。当在CMOS管栅极施加一个开启脉冲时，漏源之间导通，同时转换器RBT2内的电容会充放电，示波器通道2中50Ω内阻上面会响应一个很小的负脉冲Vsense。这样漏源电阻Rds、示波器内阻Rsense、相变存储器单元电阻RPCRAM与VdMeas形成了一个闭合回路，如图11所示的小信号模型，这样通过相变单元的电流为IdArray=Vsense/Rsense，相变存储器单元两端的电压为VPCRAM=VdMeas-Vsense-Vds，但是由于Rsense<<RPCRAM,Rds<<RPCRAM，这样Vsense<<VPCRAM,Vds<<VPCRAM，从而VPCRAM≈VdMeas，这样就测试出来通过相变单元的电流和它两端的电压，从而可以测得相变单元的脉冲I-V曲线。 
测试具体实例： 
下面以相变存储八单元的脉冲I-V测试为例。 
图1所示为一个存储单元的结构图，它包括上电极层1、绝缘层 2、相变层3和下电极层4，图2所示为相变存储八单元阵列。各层薄膜的厚度为：下电极TiW薄膜100nm；第二层SiO2薄膜150nm；第三层GST薄膜75nm；第四层SiO2薄膜150nm；上电极TiW薄膜150nm。 
初测电阻。使单元处于如图8所示的相变存储器单元的Set/Reset操作测试装置，利用半导体特性测试仪的直流扫描电压功能，对单元从0V到0.2V进行扫描，步长0.1V，测出电阻0.4K，然后施加1.2V/40ns的Reset脉冲，单元回到非晶态，此时电阻为330K，然后再利用半导体特性测试仪的直流扫描电压功能，对单元从0V到0.9V进行扫描，步长0.03V，测得此单元有相变曲线，在施加Reset脉冲，单元又回高阻态330K，这说明此单元存在相变，可用用来做脉冲I-V测试。 
使单元处于如图9a所示脉冲I-V特性测试装置，在程序中设计脉冲扫描周期和宽度，周期设为200us，宽度设为200ns，利用4200-SCS测试模块KITE调用此程序并运行，就可以测得一条脉冲I-V曲线，然后利用第一种测试装置和方法使单元回到相同的非晶态阻值，再进行下一次扫描，调节脉宽，是脉宽变化从200ns到700ns，这样就测得如图12所示的一系列脉冲I-V曲线。 
通过上述实例，比较图12可以得知，脉冲I-V测试方法测试的曲线和直流I-V测试方法测试的曲线有很大的差异，直流I-V测试有能量累积效应存在，那么只要脉冲宽度足够短，脉冲周期足够长，这样就可以完全消除热量的累积，避免因直流I-V特性扫描中产生的自 热效应和电荷势阱效应导致对被测微纳相变存储器件I-V特性的影响，甚至器件的损坏；脉冲I-V扫描时，脉冲宽度越短，脉冲周期越大，所测得的阈值电压和阈值电流越大。 
以上所述为本发明的较佳实施例而已，但本发明不应该局限于该实施例和附图所公开的内容。所以凡是不脱离本发明所公开的精神下完成的等效或修改，都落入本发明保护的范围。 
本领域的技术人员容易理解以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。 

Claims (8)

1.相变存储器单元的脉冲I-V特性测试方法，具体为：
将被测相变存储器单元的下电极与CMOS管的漏极串接；
向CMOS管的栅极施加等幅度等脉宽的脉冲序列，并同时向相变存储器单元的上电极施加由零至设定电压值之间阶梯变化的直流扫描电压；
在脉冲序列的作用下CMOS管周期性地开启和关闭；CMOS管开启时，工作在线性区，此时相变存储器单元两端的电压等值于直流扫描电压，同时通过取样电阻测量得到相变存储器单元的电流；在CMOS管周期性地开启和关闭过程中，实时记录相变存储器单元两端电压和电流序列值，最终实现脉冲I-V特性的测试。
2.根据权利要求1所述的相变存储器单元的脉冲I-V特性测试方法，其特征在于，在脉冲I-V特性测试前还包括相变存储器单元的Set/Reset操作测试步骤，具体为：
读取相变存储器单元的电阻，判断相变存储器单元是否为高阻态；
如果相变存储器单元为高阻态，则采用直流扫描方式检测相变存储器单元是否有相变曲线，如果有相变曲线，则说明相变存储器单元的Set操作工作正常；或者向相变存储器单元施加Set脉冲，若相变存储器单元回到低阻态，则说明相变存储器单元的Set操作工作正常；
如果相变存储器单元为低阻态，则向相变存储器单元施加Reset脉冲，若相变存储器单元回到高阻态，则说明相变存储器单元的Reset操作工作正常。
3.实现权利要求1所述的脉冲I-V特性测试方法的测试装置，包括CMOS管、DC模块、脉冲模块、转换器RBT头、示波器、功率分配器和处理器；
处理器连接脉冲模块的输入端、DC模块的输入端和示波器的输出端，脉冲模块的输出端通过功率分配器连接CMOS管的栅极，CMOS管的漏极连接相变存储器单元的下电极，CMOS管的源极接地；DC模块的输出端连接转换器RBT头的直流激励输入端，转换器RBT头的输出端连接相变存储器单元的上电极；示波器的第一采样通道连接功率分配器，示波器的第二采样通道连接RBT头的交流输入端；
处理器向脉冲模块发出脉冲指令，脉冲模块输出的等幅度等脉宽的脉冲序列通过功率分配器后施加在CMOS管的栅极；同时，处理器向DC模块发出直流扫描电压指令，DC模块输出的由零至设定电压值之间阶梯变化的直流扫描电压通过转换器RBT头施加在相变存储器单元的上电极；每向CMOS管的栅极施加一次脉冲，示波器第一采样通道实时检测该栅极脉冲幅值，示波器第二采样通道的50Ω内阻两端响应一个负脉冲并检测负脉冲幅值，示波器将检测到的栅极脉冲幅值和负脉冲幅值传送给处理器；处理器记录直流扫描电压指令中携带的直流扫描电压信息，根据负脉冲幅值计算通过相变存储器单元的电流，并依据栅极脉冲幅值和预存的CMOS管的漏源电流电压特性计算CMOS管的线性区电阻，若线性区电阻没有远小于相变存储器单元的晶态电阻，则调整脉冲序列的幅度。
4.实现权利要求2所述的脉冲I-V特性测试方法的测试装置，包括第一开关S1、第二开关S2、第三开关S3、第四开关S4、第五开关S5、CMOS管、DC模块、脉冲模块、转换器RBT头、示波器、功率分配器和处理器；
处理器连接脉冲模块的输入端、DC模块的输入端和示波器的输出端，脉冲模块的第一输出端依次通过功率分配器、第五开关S5连接CMOS管的栅极，CMOS管的漏极通过第一开关S1连接相变存储器单元的下电极，CMOS管的源极接地；DC模块的输出端连接转换器RBT头的直流激励输入端，转换器RBT头的输出端连接相变存储器单元的上电极；示波器的第一采样通道连接功率分配器，示波器的第二采样通道通过第四开关S4连接RBT头的交流输入端；脉冲模块的第二输出端通过第三开关S3连接RBT头的交流输入端；相变存储器单元的下电极通过第二开关S2接地；
相变存储器单元的Set/Reset操作测试：第一、四、五开关S1、S4、S5断开，第二、三开关S2、S3闭合，处理器向DC模块发出测试指令，DC模块通过转换器RBT头向相变存储器单元的上电极施加读直流电压或电流激励，以读取相变存储器单元的电阻，处理器判断相变存储器单元是否为高阻态：
如果相变存储器单元为高阻态，则控制DC模块通过转换器RBT头向相变存储器单元施加直流扫描电压或电流，以测试相变存储器单是否有相变曲线，如果有相变曲线，则说明相变存储器单元的Set操作工作正常，或者控制脉冲模块通过转换器RBT头向相变存储器单元施加Set脉冲，若相变存储器单元回到低阻态，则说明相变存储器单元的Set操作工作正常；
如果相变存储器单元为低阻态，则控制脉冲模块通过转换器RBT头向相变存储器单元施加Reset脉冲，若相变存储器单元回到高阻态，则说明相变存储器单元的Reset操作工作正常；
脉冲I-V特性测试：第一、四、五开关S1、S4、S5闭合，第二、三开关S2、S3断开，处理器向脉冲模块发出脉冲指令，脉冲模块输出的等幅度等脉宽的脉冲序列通过功率分配器后施加在CMOS管的栅极；同时，处理器向DC模块发出直流扫描电压指令，DC模块输出的由零至设定电压值之间阶梯变化的直流扫描电压通过转换器RBT头施加在相变存储器单元的上电极；每向CMOS管的栅极施加一次脉冲，示波器第一采样通道实时检测该栅极脉冲幅值，示波器第二采样通道的50Ω内阻两端响应一个负脉冲并检测负脉冲幅值，示波器将检测到的栅极脉冲幅值和负脉冲幅值传送给处理器；处理器记录直流扫描电压指令中的直流扫描电压幅值，根据负脉冲幅值计算通过相变存储器单元的电流，并依据栅极脉冲幅值和预存的CMOS管的漏源电流电压特性计算CMOS管的线性区电阻，若线性区电阻没有远小于相变存储器单元的晶态电阻，则调整脉冲序列的幅度。
5.根据权利要求3或4所述的测试装置，其特征在于，所述CMOS管工作在线性区时的漏源电阻小于等于100Ω，开关响应速度时间小于等于10ns。
6.根据权利要求3或4所述的测试装置，其特征在于，所述示波器的频带为100MHz或其以上，最小测试幅值在1mV或其以下。
7.根据权利要求3或4所述的测试装置，其特征在于，所述脉冲模块输出的脉冲上升沿和下降沿时间小于等于10ns，脉冲宽度小于等于100ns。
8.根据权利要求3或4所述的测试装置，其特征在于：所述功率分配器是3个16.7Ω的电阻组成的三分头。
CN201210154941.1A 2012-05-18 2012-05-18 相变存储器单元的脉冲i-v特性测试方法和装置 Active CN102831935B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210154941.1A CN102831935B (zh) 2012-05-18 2012-05-18 相变存储器单元的脉冲i-v特性测试方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210154941.1A CN102831935B (zh) 2012-05-18 2012-05-18 相变存储器单元的脉冲i-v特性测试方法和装置

Publications (2)

Publication Number Publication Date
CN102831935A CN102831935A (zh) 2012-12-19
CN102831935B true CN102831935B (zh) 2014-12-17

Family

ID=47335028

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210154941.1A Active CN102831935B (zh) 2012-05-18 2012-05-18 相变存储器单元的脉冲i-v特性测试方法和装置

Country Status (1)

Country Link
CN (1) CN102831935B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103020371B (zh) * 2012-12-21 2017-12-08 上海华虹宏力半导体制造有限公司 自加热效应的模型参数提取方法
CN106558347B (zh) * 2015-09-25 2020-06-09 中芯国际集成电路制造(上海)有限公司 一种相变存储器的编程测试方法
CN107886993A (zh) * 2017-10-27 2018-04-06 中国科学院上海微系统与信息技术研究所 一种存储单元负载电压的测试方法及测试电路
CN108226739B (zh) * 2018-01-19 2020-09-08 河北工业大学 有机电致发光器件变温双脉冲瞬态光响应的测试方法
CN108597558B (zh) * 2018-04-23 2020-10-20 中国科学院上海微系统与信息技术研究所 优选相变存储器写操作电流的系统及方法
CN111948507A (zh) * 2020-07-08 2020-11-17 中国科学院上海微系统与信息技术研究所 一种不同写操作下相变存储芯片热稳定性预测方法
CN114217105A (zh) * 2022-02-22 2022-03-22 华中科技大学 一种波形可编程的超高速脉冲电流发生装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992735A (ja) * 1995-09-26 1997-04-04 Sony Corp 強誘電体メモリーの読み出し方法及び強誘電体メモリー
CN1933207A (zh) * 2006-10-13 2007-03-21 中国科学院上海微系统与信息技术研究所 相变存储器存储单元及其制备方法
CN101223449A (zh) * 2005-03-25 2008-07-16 威世通用半导体公司 测试电子元件的设备、系统和方法
JP2009065087A (ja) * 2007-09-10 2009-03-26 Seiko Epson Corp キャパシタの検査方法及び半導体装置の製造方法
CN101419836A (zh) * 2008-11-17 2009-04-29 华中科技大学 一种相变随机存储器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0992735A (ja) * 1995-09-26 1997-04-04 Sony Corp 強誘電体メモリーの読み出し方法及び強誘電体メモリー
CN101223449A (zh) * 2005-03-25 2008-07-16 威世通用半导体公司 测试电子元件的设备、系统和方法
CN1933207A (zh) * 2006-10-13 2007-03-21 中国科学院上海微系统与信息技术研究所 相变存储器存储单元及其制备方法
JP2009065087A (ja) * 2007-09-10 2009-03-26 Seiko Epson Corp キャパシタの検査方法及び半導体装置の製造方法
CN101419836A (zh) * 2008-11-17 2009-04-29 华中科技大学 一种相变随机存储器

Also Published As

Publication number Publication date
CN102831935A (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
CN102831935B (zh) 相变存储器单元的脉冲i-v特性测试方法和装置
CN102290106B (zh) 一种相变存储单元阵列的测试装置
US9196380B2 (en) Method for measuring data retention characteristic of resistive random access memory device
CN105336378B (zh) 相变存储单元测试结构及测试方法、相变存储器
CN107591186A (zh) 电压电流测试自动切换电路、相变单元测试系统及方法
CN108614203A (zh) 一种通过瞬态电流分析阻变存储器内部陷阱的方法
CN103531248A (zh) 一种对rram存储器脉冲参数进行测试的方法
CN103063950A (zh) 一种忆阻器器件单元的电学特性测试系统及其测试方法
Nguyen et al. Advanced 1T1R test vehicle for RRAM nanosecond-range switching-time resolution and reliability assessment
CN105334468A (zh) 太阳电池电容时域测试装置及测试方法
CN104134468B (zh) 对rram存储器耐久性参数进行测试的方法
Toffoli et al. Highly automated sequence for Phase Change Memory test structure characterization
Lee et al. Demonstration of chip level writability, endurance and data retention of an entire 8Mb STT-MRAM array
CN101943721B (zh) 一种快速测量铁电薄膜印刻效应的方法
CN104464801B (zh) 一种有效提高阻变存储器耐久性的方法
CN102568614A (zh) 一种相变存储器单元高速擦写测试系统
CN104575611A (zh) 一种相变存储器器件单元的皮秒级脉冲测试系统
Pan et al. Modeling and test for parasitic resistance and capacitance defects in PCM
Aziz et al. A three-terminal edge-triggered Mott switch
CN104569612B (zh) 片上任意波形的测量机构在建立时序库时的应用方法
CN104636548B (zh) 一种rram存储单元中可变电阻仿真建模电路
Walters et al. High-temperature and high-field cycling reliability of PZT films embedded within 130 nm CMOS
Ravi et al. Built-in self-configurable architecture for memristor based memories
US11417412B1 (en) Cell trace circuit for measuring I-V property of memory cell
Trotti et al. Experimental Set-Up For Novel Energy Efficient Charge-based Resistive RAM (RRAM) Switching

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant