CN104051021B - 一种相变存储器热串扰测试方法 - Google Patents

Abstract

本发明公开了一种相变存储器的热串扰测试方法，该方法利用相变存储单元中的相变材料本身作为温度探测器，通过在一个相变存储单元上施加激励信号，在另一个相邻的相变存储单元上施加测试信号，采集相邻的相变存储单元上的响应信号，利用相变材料在不同温度下电学性能及性质的差异来测量相变存储单元编程过程中相邻的单元所受到的热串扰影响大小，从而对相变存储器热串扰稳定性进行评估。本发明适用于一般的相变存储单元结构，不需要集成其他部件，提高了热串扰测试的可靠性。

Description

一种相变存储器热串扰测试方法

技术领域

本发明属于微电子器件领域，更具体地，涉及一种相变存储器热串扰测试方法。

背景技术

相变存储器(PCRAM)是目前发展最快的一种新型非挥发性存储器，它是利用相变材料在晶态和非晶态时表征的具有极大差异的电阻值来存储信息的。在现有的存储技术中，相变存储器由于具有高速读取、高可擦写次数、抗辐射、非易失性、元件尺寸小、可实现多级存储、以及与CMOS工艺兼容性好的优点，被国际半导体工业协会认为最有可能取代目前的闪存存储器而成为未来存储器主流产品之一，也是最先可能商用化的下一代存储器件。

传统相变存储器的编程过程分为写入过程(RESET)和擦除过程(SET)。写入过程(RESET)是对相变存储单元施加一个具有较高幅值，较窄宽度并具有陡峭下降沿的电压或电流脉冲，在脉冲作用下相变材料的温度升高到熔点温度以上，并迅速冷却至结晶温度以下，使相变材料处于高阻的非晶态，记为“1”。擦除过程(SET)是对相变存储单元施加一个幅度较低脉宽较长的脉冲，使相变材料的温度升高到晶化温度与熔点温度之间并持续一段时间，脉冲之后相变材料被固定于低阻的晶态，记为“0”。

由于相变存储器是根据热效应来转换状态工作的，在每次操作的过程中相变存储单元中心温度都会达到一个较高的温度点，热扩散严重的情况下，相邻单元的温度可能会直接升高到晶化温度之上，这时如果该单元处于非晶态(高阻态)，单元会被部分晶化、阻值降低，甚至降低至晶态(低阻态)，导致该单元上存储的数据被擦除。这就是热串扰所带来的主要而直接的可靠性问题，这也是热串扰明显的表现。即使热串扰没有严重到直接将单元中存储的数据擦除，那扩散的热量让相邻单元的温度升高，带来的影响也会使单元电学性能或性质产生变化，如set操作时的晶化过程加速、阈值电压漂移等，具体表现出来就是晶化时间的缩短或者所需set电流/电压的降低、阈值电压改变。因此单元与单元之间的热干扰是不得不考虑的问题，而且随着存储容量和存储密度的不断提升，相邻单元之间的距离不断减小，阵列中单元之间热串扰的影响将尤为突出。因此，邻近单元的热串扰是制约着相变存储器商用化的一个重要因素。

但是目前对与相变存储器单元之间的热串扰问题的研究还比较少，提出的模型及理论并没有实验数据支持，也没有提出确实的实验方法来测出热串扰。因此，对于相变存储器阵列中的热串扰的模型及实验问题有待于进一步深入的研究。

发明内容

针对现有技术的以上缺陷或技术需求，本发明的目的在于提供一种相变存储器的热串扰测试方法。

本发明提供了一种相变存储器热串扰的测试方法，其特征在于，分别给相邻的两个相变存储单元施加激励信号与测试信号，其中一相变存储单元接收激励信号，接收测试信号的相邻相变存储单元中自身的相变材料作为温度探测器，获得该相变存储单元所受到的来自的相邻的相变存储单元的热串扰下测试信号的响应信号；

进一步地，所述测试方法包括两个阶段，预测试阶段和测试阶段；所述预测试阶段，对相变存储单元施加一定数目的激励信号脉冲，测量相邻的相变存储单元的电阻值；所述测试阶段，对相变存储单元施加单个或连续的激励信号脉冲脉冲，测量相邻的相变存储单元的电学参数；

其中在执行所述预测试阶段时，若被施加测试信号的相变存储器单元的电阻值下降至原电阻值的二分之一以下，则预测试阶段不通过，不执行测试阶段的操作。

进一步地，所述激励信号脉冲为相变存储单元进行正常操作时的RESET脉冲。

进一步地，所述测试信号和响应信号用来测试得到包括相变存储单元在不同温度下的阈值电压、晶化脉冲幅度、晶化脉冲宽度、晶化时间。

进一步地，所述预测试阶段中，被施加测试信号的相变存储器单元的初态电阻值被预先设置为高阻。

本发明使用相变存储器中的相变材料本身作为温度探测器，利用相变材料在不同温度下电学性能及性质的差异来测量相变存储器编程过程中相邻的单元所受到的热串扰影响大小，从而对相变存储器热串扰稳定性进行评估。由于在不同温度下，相变存储单元电学性能或性质变化的程度是不同的，因此在相变存储器工作过程中对相邻单元电学性能或性质进行测试可以反推出相变存储单元在热串扰影响下的温度变化。

本发明适用于一般的相变存储单元结构，不需要集成其他部件，用于对相变存储器中的热串扰问题进行测试。

附图说明

图1是根据本发明的相变存储器热串扰测试中的相变存储单元的示意图；

图2是执行本发明实施例一的相变存储器热串扰测试方法的测试装置示意图；

图3是按照本发明的相变存储器热串扰测试方法操作示意图；

图4是按照本发明的相变存储器热串扰测试方法流程框图；

图5是相变存储单元在不同温度下的性能仿真比较图；

图6是按照本发明的相变存储器热串扰测试方法实施例一；

图7是按照本发明的相变存储器热串扰测试方法实施例二；

图8是按照本发明的相变存储器热串扰测试方法实施例三；

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1为按照本发明的热串扰测试的相邻的相变存储单元的结构框图。图中包括相变存储阵列中的两个相邻的相变存储器单元，被编程单元11以及其相邻单元12。两个相变存储器单元均由上电极101、相变材料层102、下电极103构成。对被编程单元11进行激励信号的施加操作，同时对相邻单元12进行测试。

此测试方法其实质就是将相邻单元12中的存储材料层102作为温度感应器，利用相变存储材料在不同温度下的电学性能及性质差异，来确定出在相变存储器工作过程中，被编程单元11产生的热量对相邻单元12的影响，并且得出相邻单元12在此影响下升高的温度范围。

图2是根据本发明实施例一的相变存储器热串扰测试方法的测试装置示意图。测试装置包括信号产生装置一21产生信号源一用以提供激励信号、信号产生装置二22产生信号源二用以提供测试信号、温控探针台23、样品24；控制装置20用来控制信号产生装置一21、信号产生装置二22发出所需的激励或测试信号，以及两路信号的时序，当然也可由信号产生装置一21和信号产生装置二22分别控制自己的激励信号和测试信号的时序，对于激励信号和测试信号的产生方式和控制方式是本领域技术人员根据现有的控制技术所能够实现的，在此不再赘述。

两路信号产生装置均集成有脉冲发生卡、SMU、4200-RBT，可以发出脉冲信号或直流信号以及其它可以根据测试需要调整的信号；信号产生装置一21、信号产生装置二22的输出通过温控探针台23分别与样品24中的被编程单元11以及相邻单元12的上电极相连，其中信号产生装置一21与被编程单元11相连，信号产生装置二22与相邻单元12相连，被编程单元11相邻单元12的下电极共同接地。

在热串扰严重时，相变存储单元的电阻值会有很明显的变化，而一般情况下，相变存储单元在热串扰严重时表现不明显，且测试较复杂，因此将测试分为两个阶段，预测试阶段与测试阶段，利用这两个阶段，对相变存储单元的热串扰的影响进行区分，预测试阶段对于相变存储器的热串扰影响做一个初步的判断，对于热串扰影响严重的，不需要进一步进行测试，而直接被认定为劣质品。

图3为按照本发明的相变存储器热串扰测试方法操作示意图。预测试阶段，首先用信号产生装置二22产生测试信号将相邻单元12写至高阻态，并读取电阻值；然后用信号产生装置一21对被编程单元11施加连续的n个写脉冲，其中写脉冲的脉宽、间隔、幅值、个数n均可根据需要调节；脉冲激励施加完后，再次读取相邻单元12的电阻值，若电阻值下降幅度大，则表明热串扰影响严重，一般取下降到原电阻值的幅度的1/2以下。测试阶段，首先用信号产生装置二22将相邻单元12写至高阻态，并读取电阻值；然后用信号产生装置一21对被编程单元11施加连续的n个写脉冲，其中写脉冲的脉宽、间隔、幅值、个数n均可根据需要调节；在对编程单元11进行操作的同时，对相邻单元进行测试；为使被编程单元充分加热，对相邻单元12的测试操作开始时间相对于连续写脉冲的开始时间有一定时延；测试完成后停止对编程单元11施加写脉冲。对相邻单元12的测试可以为SET脉冲测试、阈值电压测试等，每个测试的项目在测试阶段之前要在不同温度下进行测试并记录数据，用来与测试阶段中所得的数据进行对比，以确定相邻单元达到的大致温度范围。图4是按照本发明的相变存储器热串扰测试方法流程框图。

图5是模拟的相变存储单元在不同温度下的性能比较图；图中结果为使用HSPICE模型对相变存储器在不同温度下所需的SET脉冲宽度进行模拟，结果表明，相变存储器的性能在不同温度之下确实会有一定差异，因此验证了用本发明来进行热串扰的测试的可行性。

图6是按照本发明的相变存储器热串扰测试方法实施例一；在对编程单元11施加连续写脉冲的同时，对相邻单元12所需的SET脉冲进行测试：在一定的脉宽下确定其幅度或者在一定的幅度下确定其脉宽；测量不同温度下相变存储单元的SET脉冲参数进行对比。

图7是按照本发明的相变存储器热串扰测试方法实施例二；在对编程单元11施加连续写脉冲的同时，对相邻单元12进行IV扫描，以测试出阈值电压；与不同温度下相变存储单元的阈值电压进行对比。

图8是按照本发明的相变存储器热串扰测试方法实施例三；在对编程单元11施加连续写脉冲的同时，对相邻单元12施加一个较小的电流，该电流小于相变存储器阈值电流和SET脉冲幅值，并检测单元两端电压，电压降至1/2时停止，记录时间t；与不同温度下的t进行对比。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种相变存储器热串扰的测试方法，其特征在于，分别给相邻的两个相变存储单元施加激励信号与测试信号，其中一相变存储单元接收激励信号，接受测试信号的相邻相变存储单元中自身的相变材料作为温度探测器，获得该相变存储单元所受到的来自的相邻的相变存储单元的热串扰下测试信号的响应信号；所述测试方法包括两个阶段，预测试阶段和测试阶段；所述预测试阶段，对相变存储单元施加一定数目的激励信号脉冲，测量相邻的相变存储单元的电阻值；所述测试阶段，对相变存储单元施加单个或连续的激励信号脉冲，测量相邻的相变存储单元的电学参数，该电学参数包括相变存储单元在不同温度下的阈值电压、晶化脉冲幅度、晶化脉冲宽度和晶化时间；其中在执行所述预测试阶段时，若被施加测试信号的相变存储器单元的电阻值下降至原电阻值的二分之一以下，则预测试阶段不通过，不执行测试阶段的操作。

2.如权利要求1所述的相变存储器热串扰的测试方法，其特征在于，所述激励信号脉冲为相变存储单元进行正常操作时的RESET脉冲。

3.如权利要求2所述的相变存储器热串扰的测试方法，其特征在于，所述预测试阶段中，被施加测试信号的相变存储器单元的初态电阻值被预先设置为高阻。